半導体発振回路および携帯電話
【課題】基準周波数生成回路は、ロジック回路の電源ノイズの影響を受けて、周波数偏差やピリオドジッターの悪化を引き起こしていた。
【解決手段】ＣＰＵや周辺回路などのロジック回路１２の電源はレギュレータ１３より供給し、基準周波数生成回路１１の電源には電源の高周波ノイズを１０ｄＢ以上の減衰量を持つローパスフィルター１０を介してから供給する。これによりロジック回路１２で発生する高周波ノイズ起因での周波数偏差やジッターの悪化を抑えることができ、この基準周波数をＵＡＲＴシリアル回路に接続して通信ができる。
【解決手段】ＣＰＵや周辺回路などのロジック回路１２の電源はレギュレータ１３より供給し、基準周波数生成回路１１の電源には電源の高周波ノイズを１０ｄＢ以上の減衰量を持つローパスフィルター１０を介してから供給する。これによりロジック回路１２で発生する高周波ノイズ起因での周波数偏差やジッターの悪化を抑えることができ、この基準周波数をＵＡＲＴシリアル回路に接続して通信ができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイコンに搭載する基準クロックを生成する基準周波数生成回路を有する半導体発振回路に係り、さらに詳しくは、基準周波数生成回路におけるノイズ対策、量産課題対策に対応した半導体発振回路と、これを用いた携帯電話に関するものである。
【背景技術】
【０００２】
従来より、マイコンは基準周波数生成回路を内蔵し、その基準周波数に基づいてＣＰＵや周辺回路のロジックを動作させている。その基準周波数生成回路は一例として特許文献１に開示されている。
【０００３】
図９は、従来における基準周波数生成回路の搭載の一例である。
【０００４】
マイコン内部には基準電源を発生するレギュレータ１３があり、電源電位１０１と接地電位２０１を発生する。また、外部または内部のクロックに同期して動作するＣＰＵや周辺回路などのロジック回路１２と、基準周波数生成回路１１を備える。
【０００５】
電源電位１０１はパッド１０３がワイヤー１０４を介して半導体端子１０５と接続され、外部で安定化容量１４に接続される。また、接地電位２０１はパッド２０３がワイヤー２０４を介して半導体端子２０５と接続され、外部で安定化容量１４に接続される。
【０００６】
この安定化容量１４はバイパスコンデンサの役割を果たし、電源電位と接地電位の安定化を目的としている。しかしながら、パッド、ワイヤー、半導体端子には抵抗成分やインダクタ成分が含まれるため、電源電位１０１の安定を十分に行うことができない。
【０００７】
ロジック回路１２はクロック１００と同期して動作する。そのため、クロック１００の変化点でロジック回路１２に電流が流れ、電源電圧降下を引き起こす。そのためロジック回路１２の電源の電源電位１０１は図１０の２段目のようになり、クロック１００に同期して電源に高周波の電源ノイズを発生する。この高周波の電源ノイズの大きさはロジック動作によって変わるため、毎回同じ大きさではなくランダムな大きさの高周波の電源ノイズとなっている。
【０００８】
基準周波数生成回路１１の電源はロジック回路１２の電源と共有しているため、この高周波の電源ノイズは基準周波数生成回路１１に回り込んでおり、周波数偏差やジッターの悪化を引き起こしていた。
【０００９】
次に、経時劣化について考える。
【００１０】
基準周波数生成回路１１には常に電源が与えられており、時間の経過とともにＭＯＳトランジスタのＩｄｓ特性が図１１に示すように変動する。そのためＭＯＳトランジスタの経時劣化によって基準周波数が変化していた。基準周波数生成回路１１はモード信号１１０によって制御される２つのモードを持ち、動作時と停止時を持つ。この経時劣化は停止時のときに顕著であり、この対策には内部回路に多くの付加回路必要としている。
【００１１】
次に、温度特性の補正について考える。
【００１２】
温度補正において、温度勾配の違う２種類の抵抗をブレンドすることで、あたかも温度勾配のない抵抗に見せることは特許文献２にも示すようによく知られている。しかしながら、わざとその温度勾配の直線性を利用して他の回路の特性を補完する場合、ＭＯＳトランジスタのＯＮ抵抗は低いインピーダンスでないと、ＭＯＳトランジスタのＯＮ抵抗の温度特性が増幅されて補完される回路の特性を阻害してしまうことが多かった。
【００１３】
図１２に従来のリファレンス電位発生回路を示す。
【００１４】
電源電位に第１の温度勾配を示す抵抗３０ｂ、３１ｂ、３２ｂが直列接続され、さらに、第２の温度勾配を示す抵抗６１ｂ、６２ｂ、７１ｂ、７２ｂ、７３ｂ、８１ｂが直列に接続され、最終端は接地電位に接続される。リファレンス電位Ｖｒｅｆ９１ｂは抵抗６１ｂと６２ｂの間から取り出している。また、抵抗３１ｂと並列にＭＯＳトランジスタ４１ｂのソースとドレインが接続され、ゲートにはトリミングの値が入力される。以下同様に抵抗３２ｂに並列にＭＯＳトランジスタ４２ｂ、７１ｂに４４ｂ、７２ｂに４５ｂ、７３ｂに４６ｂが接続されている。
【００１５】
トリミング値はＴＡＤＪ４，５に与えられ、第１の温度勾配を示すブレンド量が最大の場合はＴＡＤＪ４、ＴＡＤＪ５ともＯＦＦになるように制御される。逆に第１の温度勾配を示すブレンド量が最小の場合はＴＡＤＪ４、ＴＡＤＪ５ともＯＮになるように制御され、抵抗３１ｂ、３２ｂはバイパスされる。すなわち、ブレンド量により、ＭＯＳトランジスタを通過する個数が最小０個と最大２個と差があり、この個数差の影響を防ぐため、ＭＯＳトランジスタのＯＮ抵抗を低くする必要があった。ＭＯＳトランジスタ４４ｂ、４５ｂ，４６ｂにおいてＩＮＩＡＤＪ４〜６もＭＯＳトランジスタを通過する個数については全く同様の論理であるので、ＭＯＳトランジスタの抵抗を低くする必要がある。
【特許文献１】特願２００８−２０４７２１号
【特許文献２】米国特許第５８８９４４１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図９において基準周波数生成回路１１は、前記ロジック回路１２の電源ノイズの影響を受けて、周波数偏差やジッターの悪化を引き起こしていた。ジッターの影響の例を図１３に示す。基準周波数に対して１／２以上の電源ノイズがジッターを急激に悪化させていることがわかる。
【００１７】
このため、図１４に示すように、周波数精度を確保するためには、基準周波数生成回路１１に独立したレギュレータ１３ａが必要であり、また、そのレギュレータ１３ａを安定化させる安定化容量１６が必要となり半導体装置の面積増大、コスト増を招いていた。
【００１８】
さらに、経時劣化においては、停止時の劣化を回避するために回路内部の付加回路の面積増大と付加回路のリークや温度特性により基準周波数生成回路１１そのものの特性を悪化させるという問題を抱えていた。
【００１９】
また、リファレンス電位の発生においては、トリミングの値によってＭＯＳトランジスタのＯＮ抵抗が積算され、期待するリファレンス電圧に無視できない誤差が発生し、このＯＮ抵抗は温度が高いほどＯＮ抵抗が増大するため、特に高温時での特性劣化を招く結果となっていた。
【００２０】
本発明は、前記従来技術の問題を解決するものであり、基準周波数生成回路の電源ノイズ、経時劣化、プロセスばらつきを抑制し高精度な基準周波数生成回路を備えた半導体発振回路と、これを用いた携帯電話を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記の目的を達成するために、本発明に係る半導体発振回路は、外部または内部のクロックに同期して動作するＣＰＵや周辺回路などのロジック回路の電源はレギュレータより供給し、基準周波数生成回路の電源には電源の高周波ノイズを低減するフィルター回路（ローパスフィルター）を介してから供給する。これによりロジック回路で発生する高周波ノイズで周波数偏差やジッターの悪化を抑えることができる。
【００２２】
前記ローパスフィルターの入力電源電位と出力電源電位の間には抵抗とＭＯＳトランジスタによるスイッチを含み、基準周波数生成回路が動作時にはＭＯＳトランジスタが導通状態であり、停止時にはＭＯＳトランジスタが遮断状態にすることにより、停止時のときに顕著である経時劣化を防止することができる。そのため、従来必要であった内部回路対策の付加回路は不要となり、面積削減によるコスト削減効果がある。
【００２３】
また、前記付加回路のリークや温度特性により基準周波数生成回路そのものの特性を悪化させるという問題を回避できる。また、ＭＯＳトランジスタのＯＮ抵抗を前記抵抗の一部、または、すべてと兼用することで抵抗とＭＯＳトランジスタの面積削減によるコスト削減効果がある。
【００２４】
特許文献１に記載の内部回路の温度周波数特性は図１５に示すとおり、直線性があることに特徴がある。そのため、基準周波数生成回路は電源電位と接地電位を抵抗分割することによって、リファレンス電位を生成するリファレンス電位生成回路を備え、ＭＯＳトランジスタのスイッチによって抵抗の組合せを変えることでリファレンス電位を図１６に示すように直線性を持って可変する。これにより、リファレンス電位と周波数の特性は図１７に示すようになり、基準周波数生成回路の温度特性を図１８のように温度に依存しない周波数出力が可能となる。
【００２５】
また、リファレンス電位生成回路の電源電位と接地電位間に直列に接続されているＭＯＳトランジスタのスイッチの数は、リファレンス電位を可変したときにも同じ数にすることで、従来、数が違っても同じ抵抗値にするためにＭＯＳトランジスタのＯＮ抵抗は低いインピーダンスが必要であったが、ＯＮ抵抗が高くても問題が少なくなり、ＭＯＳトランジスタの面積を縮小することができる。
【００２６】
また、リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている第１の抵抗と第２の抵抗のうち抵抗部分のブレンド量の調整において、ブレンド量を切り替えても第１の抵抗部分と第２の抵抗の和が常温においてほぼ一致するよう設計することで、温度トリミングを実施しても初期ばらつきトリミングの値を変えずに済むためプロセスばらつき抑制、検査精度の向上が期待できる。
【００２７】
また、リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている配線とコンタクトに寄生する抵抗値がリファレンス電位を可変したときにも同じ抵抗値にする、または可変した比率と同じ比率で変化させることでトリミングによる補正幅を均一にすることができる。
【発明の効果】
【００２８】
本発明によれば、基準周波数生成回路の電源ノイズ、経時劣化、プロセスばらつきを抑制することができ、さらにコスト削減を同時に実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３０】
（実施形態１）
（ローパスフィルター）
図１は本発明の実施形態１における基準周波数生成回路の構成を示す図である。図１に示すように、マイコン内部には基準電源を発生するレギュレータ１３があり、ロジック回路１２の電源電位１０１と接地電位２０１を発生する。また、外部または内部のクロック１００に同期して動作するＣＰＵや周辺回路などのロジック回路１２を備え、基準周波数生成回路１１、ローパスフィルター１０を備える。
【００３１】
電源電位１０１はパッド１０３がワイヤー１０４を介して半導体端子１０５と接続され、外部で安定化容量１４に接続される。また、接地電位２０１はパッド２０３がワイヤー２０４を介して半導体端子２０５と接続され、外部で安定化容量１４に接続される。
【００３２】
また、基準周波数生成回路１１の電源電位１０２と接地電位２０２は、ローパスフィルター１０を介してロジック回路１２の電源電位１０１と接地電位２０１に接続される。
【００３３】
安定化容量１４はバイパスコンデンサの役割を果たし、電源電位１０１と接地電位２０１の安定化を目的としている。しかしながら、パッド、ワイヤー、半導体端子には抵抗成分やインダクタ成分が含まれるため、ロジック回路１２の電源電位１０１の安定を十分に行うことができない。
【００３４】
ロジック回路１２はクロック１００と同期して動作する。そのため、クロック１００の変化点でロジック回路１２に電流が流れ、電源電圧降下を引き起こす。そのためロジック回路１２の電源電位１０１は図１０の２段目のようになり、クロック１００に同期して電源に高周波の電源ノイズを発生する。この高周波の電源ノイズの大きさはロジック動作によって変わるため、毎回同じ大きさではなくランダムな大きさの高周波の電源ノイズとなっている。
【００３５】
ロジック回路１２の電源電位１０１はローパスフィルター１０を介して基準周波数生成回路１１の電源電位２０１に接続されている。そのため、ローパスフィルター１０の特性によって、高周波ノイズを図１０の３段目のように低減することができ、基準周波数を安定して出力することができる。
【００３６】
ここでローパスフィルター１０に求められる特性を説明する。
【００３７】
まず、基準周波数生成回路１１の電源ノイズによるピリオドジッターの特性を図１３に示す。なおピリオドジッターは基準周波数生成回路１１の特性の１つであり、周波数偏差等の影響も同様であるので、ここでは代表してピリオドジッターで説明する。
【００３８】
横軸は電源電位２０１に重畳させたノイズの周波数である。縦軸はピリオドジッターである。基準周波数の出力はＨＩ区間とＬＯ区間があり、基準周波数の１／２毎に切り替わり、時間を作り出す。この区間内にノイズが発生するとこの区間の時間が影響を受け変化するためにジッターは悪化する。すなわち、高周波のノイズが重畳されるほどノイズが多く発生されるためジッターが悪化する特性となる。また、このノイズの周波数と生成している基準周波数との依存関係も存在し、細かく高周波の周波数を変化させていくと波を打ったような特性であることがわかった。
【００３９】
この高周波ノイズによるピリオドジッターの悪化を見ると基準周波数１／２の周波数の辺りからジッターの劣化が顕著になっていることがわかった。これは前記区間内に多くノイズが発生するほどジッターは劣化する前記理論と一致する。
【００４０】
そこで、ローパスフィルター１０の特性を、基準周波数の１／２以上で１０ｄＢの減衰量を持つローパスフィルターとする。これを図２に示す。このローパスフィルター１０は図３に示すように、単に抵抗と容量で簡単に構成することができる。これにより、図１３で示したピリオドジッターの特性は図４に示す特性に変えることができる。すなわち、高周波ノイズによるピリオドジッターの悪化は見られなくなる。ここでは、減衰量を１０ｄＢとしたが、２０ｄＢ、３０ｄＢとすることでさらなるピリオドジッターの改善ができる。
【００４１】
なお、前記ローパスフィルターの特性は基準周波数以上で１０ｄＢの減衰量を持つローパスフィルターでも構わない。この場合でも基準周波数の１／２以上で１０ｄＢの減衰量を持つローパスフィルターには劣るが、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）シリアル回路で通信を成立させるための周波数偏差１％以下を得ることができ、実用上問題ない特性を望むことができる。
【００４２】
しかしながら、基準周波数生成回路にフィルターをつけると、フィルターの効果により基準周波数生成回路自体が発生する電源電流による特性悪化が課題となる。
【００４３】
１点目は基準周波数生成回路の電源電流による電圧降下である。ここには最適値が存在する。今回の基準電圧生成回路の平均電流が数百μＡのため、基準周波数の１／２以上で１０ｄＢの減衰量での電圧降下を５０ｍＶと小さく抑えることができ、基準周波数生成回路の特性劣化には至らなかった。したがって、基準周波数発生回路にローパスフィルターを付帯することは、基準周波数発生回路の特性の劣化につながり、従来は実施されていなかった。今回、フィルターの特性を最適に設定することにより、実施できるようになったものである。
【００４４】
また、２点目は基準周波数生成回路の電源電流のＡＣ的な変化であるが、基準周波数生成回路の電源電流はランダム性がない規則正しい変化のため、基準周波数生成回路自身体はノイズでなく規則正しい信号の扱いとなりＳＰＩＣＥに代表される回路シミュレーションで確認できるレベルのものである。
【００４５】
なお、ここではローパスフィルターとしたが、バンドパスフィルター等、高周波を取り除く機能を有していれば置き換えてもかまわない。
【００４６】
図５は、本実施形態１によるローパスフィルター１０の構成を示す図である。
【００４７】
ロジック回路１２の電源電位１０１には抵抗２１の一端が接続され、多端にはＭＯＳスイッチ２３の一端が接続される。ＭＯＳスイッチ２３の他端は、基準周波数生成回路１１の電源電位１０２となる。電源電位１０２と接地電位２０２の間には容量２２が接続される。
【００４８】
ローパスフィルター１０の特性となる抵抗値は、ＭＯＳスイッチ２３のＯＮ抵抗と抵抗２１との和で示されるため、ＭＯＳスイッチ２３のＯＮ抵抗の分だけ抵抗２１の値を小さくすることができ、ローパスフィルター１０の面積削減、すなわち、コスト削減が可能である。
【００４９】
基準周波数生成回路１１が動作しているとき、ＭＯＳスイッチ２３は導通状態にあり、ロジック回路１２の電源電位１０１が抵抗２１、ＭＯＳスイッチ２３を介して供給される。すなわち、抵抗２１とＭＯＳスイッチ２３のＯＮ抵抗の和と容量２２でローパスフィルター１０の特性となり、高周波ノイズを減衰することができる。この効果は前記に示したとおりである。
【００５０】
いま、基準周波数生成回路１１が停止しているとき、ＭＯＳスイッチ２３は非導通状態にあり、基準周波数生成回路１１の電源電位１０２はフローティング状態となる。このため、基準周波数生成回路１１には電圧によるストレスがかからない。すなわち、基準周波数生成回路１１のトランジスタの経時劣化を起こさないようにすることができる。これは基準周波数生成回路１１が動作時と停止時の２モードしか存在しないために非常に有効な手段であり、この組合せ、並びにローパスフィルター１０と一体化したことに価値がある。
【００５１】
（リファレンス電位生成回路）
図６は、本発明の実施形態１による基準周波数生成回路１１の内部ブロック図である。内部回路１７は周波数出力９２を出力するが、その周波数はフィードバック回路構成でオペアンプＡ１０５に入力されるＶｒｅｆ９１ａによって決定される。
【００５２】
Ｖｒｅｆ９１ａが一定のときの内部回路１７の周波数は図１５に示すように、温度が高くなるほど周波数出力９２が高くなる特性を示す。そこで、リファレンス電位生成回路１５の特性を図１６に示すように、温度が高くなるほどＶｒｅｆ９１ａが高くなる特性にする。温度が一定のときの内部回路１７の周波数は図１７に示すように、Ｖｒｅｆ９１ａが高くなるほど周波数出力９２が低くなる特性を示す。そのため、図１５に示した特性と、図１７で示した特性により温度による周波数出力の変化は相殺され、基準周波数生成回路１１の特性は図１８に示すように温度に依存せず一定の値となる。これは、特許文献１に示していることと同じである。
【００５３】
図７は、本発明の実施形態１による基準周波数生成回路１１の内部におけるリファレンス電位生成回路１５の構成図である。電源電位に第１の温度勾配を示す抵抗３０ａ，３１ａ，３２ａが直列接続される。また、第２の温度勾配を示す抵抗５１ａ，５２ａ，６１ａ，６２ａ，７１ａ，７２ａが直列に接続され、抵抗８１ａは接地電位に接続される。リファレンス電位Ｖｒｅｆ９１ａは抵抗６１ａと６２ａの間から取り出している。また、抵抗３０ａと３１ａの間のノードと抵抗５１ａの開放端にＭＯＳトランジスタ４１ａのソースとドレインが接続され、ゲートには温度トリミングの値ＴＡＤＪ１が入力される。以下同様に抵抗３１ａと３２ａの間のノードと抵抗５１ａと５２ａの間のノードにＭＯＳトランジスタ４２ａ、抵抗３２ａの開放端と抵抗５２ａと６１ａの間のノードにＭＯＳトランジスタ４３ａが接続される。
【００５４】
また、抵抗６２ａと７１ａの間のノードと抵抗８１ａの開放端にＭＯＳトランジスタ４４ａのソースとドレインが接続され、ゲートにはイニシャルトリミングの値ＩＮＩＡＤＪ１が入力される。以下同様に、抵抗７１ａと７２ａの間のノードと抵抗８１ａの開放端にＭＯＳトランジスタ４５ａ、抵抗７２ａの開放端と抵抗８１ａの開放端にＭＯＳトランジスタ４６ａが接続される。
【００５５】
温度トリミング値はＴＡＤＪ１，２，３に与えられ、第１の温度勾配を示すブレンド量が最大の場合はＴＡＤＪ３がＯＮ、ＴＡＤＪ１，２がＯＦＦになるように排他的に制御される。すなわち、電源電位からリファレンス電位Ｖｒｅｆ９１ａを通過した抵抗の和は抵抗３０ａ，３１ａ，３２ａ、ＭＯＳトランジスタ４３ａ、抵抗６１ａとなる。逆に第１の温度勾配を示すブレンド量が最小の場合はＴＡＤＪ１がＯＮ，ＴＡＤＪ２，３がＯＦＦになるように排他的に制御される。すなわち、電源電位からリファレンス電位Ｖｒｅｆ９１ａを通過した抵抗の和は抵抗３０ａ、ＭＯＳトランジスタ４１ａ、抵抗５１ａ，５２ａ，６１ａとなる。
【００５６】
ここで、ブレンド量にかかわる抵抗３１ａ，３２ａ，５１ａ，５２ａは常温で同じ抵抗になるように設計する。あえて、あいまいに表現している理由は常温の定義が不明確なためと、実際には量産のばらつきが存在するため完全には同じ値にならないためである。
【００５７】
これにより、電源電位からリファレンス電位Ｖｒｅｆ９１ａを追加した抵抗の和はブレンド量によらず抵抗４本とＭＯＳトランジスタのＯＮ抵抗１つとなり常温において一定値となる。したがって、前記従来例で示したようにＭＯＳトランジスタの個数が違うためにＭＯＳトランジスタのＯＮ抵抗を低くする必要はなくなり、ＭＯＳトランジスタ４１ａ，４２ａ，４３ａのミスマッチのみを考慮するだけで済む。また、この間に存在する配線やコンタクトの寄生抵抗値もブレンド量を変えても一定にするよう設計することで、さらなるばらつき抑制効果を望むことができる。
【００５８】
イニシャルトリミング値はＩＮＩＡＤＪ１，２，３に与えられ、リファレンス電位Ｖｒｅｆ９１ａが最大電位の場合はＩＮＩＡＤＪ３がＯＮ、ＩＮＩＡＤＪ１，２がＯＦＦになるように排他的に制御される。すなわち、リファレンス電位Ｖｒｅｆ９１ａから接地電位を通過した抵抗の和は抵抗６２ａ、７１ａ、７２ａ、ＭＯＳトランジスタ４６ａ、抵抗８１ａとなる。逆にリファレンス電位Ｖｒｅｆ９１ａが最小電位の場合はＩＮＩＡＤＪ１がＯＮ，ＩＮＩＡＤＪ２，３がＯＦＦになるように排他的に制御される。すなわち、リファレンス電位Ｖｒｅｆ９１ａから接地電位を通過した抵抗の和は抵抗６２ａ、ＭＯＳトランジスタ４４ａ、抵抗８１ａとなる。
【００５９】
これにより、リファレンス電位Ｖｒｅｆ９１ａから接地電位を追加した抵抗の和は、ブレンド量に比例した抵抗本数と固定となるＭＯＳトランジスタのＯＮ抵抗１つとなり、純粋に抵抗本数の変化となる。したがって、前記従来例で示したようにＭＯＳトランジスタの個数が違うためにＭＯＳトランジスタのＯＮ抵抗を低くする必要はなくなり、ＭＯＳトランジスタ４４ａ，４５ａ，４６ａのミスマッチのみを考慮するだけで済む。また、抵抗７１ａ、７２ａに存在する配線やコンタクトの寄生抵抗値もブレンド量を変えても比例にするよう設計することでさらなるばらつき抑制効果を望むことができる。
【００６０】
（携帯電話への応用）
図８は携帯電話への応用例である。携帯電話には入力装置であるキーボード３１３とＬＥＤや液晶、バックライトなどの簡易表示機能３１２がある。制御用コントローラー３０１は、キーボード３１３の情報をＩ／Ｏ３０３を介して読み取り、その情報をＣＰＵ３０２で加工し、ＵＡＲＴシリアル回路３０４で非同期式シリアル通信により送信することで処理チップ３１１に情報を伝達する。また、処理チップ３１１から非同期通信で受信した情報をＣＰＵ３０２において加工し、Ｉ／Ｏ３０３を介して簡易表示機能３１２に表示する。
【００６１】
この際、ＵＡＲＴシリアル回路３０４では通信を成立させるために１％以下の周波数偏差の基準周波数が必要となる。そのため、実施形態１で説明した基準周波数生成回路１１の周波数出力をＵＡＲＴシリアル回路３０４に接続し通信規格を満足する携帯電話を提供する。また、ＣＰＵ３０２にも基準周波数生成回路１１の出力で動作させることにより、従来必要であった外付け発振子を削除することができ、携帯電話としてコスト削減を実現することができる。
【産業上の利用可能性】
【００６２】
以上説明したように、本発明による基準周波数生成回路は、周波数の高い基準クロックを精度良く生成できるので、半導体集積回路のタイマー用途，動作クロック用途，サンプリングクロック用途などに有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態１による基準周波数生成回路の構成図。
【図２】ローパスフィルターの特性を示すグラフ
【図３】従来のローパスフィルターの構成図
【図４】図１に示した基準周波数生成回路のジッターと電源ノイズの相関を示すグラフ
【図５】本発明の実施形態１によるローパスフィルターの構成図
【図６】本発明の実施形態１による内部回路のブロック図。
【図７】本発明の実施形態１によるリファレンス電位生成回路の構成図
【図８】携帯電話への応用構成図
【図９】従来の基準周波数生成回路の構成図１
【図１０】基準周波数生成回路による電源ノイズについて説明するためのタイミングチャート
【図１１】トランジスタの経時劣化示すグラフ
【図１２】従来のリファレンス電位生成回路の構成図
【図１３】基準周波数生成回路のジッターと電源ノイズの相関を示すグラフ
【図１４】従来の基準周波数生成回路の構成図２
【図１５】内部回路およびリファレンス電位発生回路の周波数出力と温度の特性グラフ
【図１６】基準電圧生成回路でリファレンス電位を可変した特性グラフ
【図１７】リファレンス電位と周波数出力の特性グラフ
【図１８】基準周波数生成回路の温度に依存しない周波数出力を示す特性グラフ
【符号の説明】
【００６４】
１０ ローパスフィルター
１１ 基準周波数生成回路
１２ ロジック回路
１３，１３ａ レギュレータ
１４，１６ 安定化容量
１５ リファレンス電位生成回路
１７ 内部回路
２１ 抵抗
２２ 容量
２３ ＭＯＳスイッチ
３０ａ〜８１ａ、３０ｂ〜８１ｂ 抵抗
４１ａ〜４６ａ，４１ｂ〜４６ｂ ＭＯＳトランジスタ
３０１ 制御コントローラー
３０２ ＣＰＵ
３０３ Ｉ／Ｏ
３０４ ＵＡＲＴシリアル回路
３１１ 処理チップ
３１２ 簡易表示機能
３１３ キーボード
【技術分野】
【０００１】
本発明は、マイコンに搭載する基準クロックを生成する基準周波数生成回路を有する半導体発振回路に係り、さらに詳しくは、基準周波数生成回路におけるノイズ対策、量産課題対策に対応した半導体発振回路と、これを用いた携帯電話に関するものである。
【背景技術】
【０００２】
従来より、マイコンは基準周波数生成回路を内蔵し、その基準周波数に基づいてＣＰＵや周辺回路のロジックを動作させている。その基準周波数生成回路は一例として特許文献１に開示されている。
【０００３】
図９は、従来における基準周波数生成回路の搭載の一例である。
【０００４】
マイコン内部には基準電源を発生するレギュレータ１３があり、電源電位１０１と接地電位２０１を発生する。また、外部または内部のクロックに同期して動作するＣＰＵや周辺回路などのロジック回路１２と、基準周波数生成回路１１を備える。
【０００５】
電源電位１０１はパッド１０３がワイヤー１０４を介して半導体端子１０５と接続され、外部で安定化容量１４に接続される。また、接地電位２０１はパッド２０３がワイヤー２０４を介して半導体端子２０５と接続され、外部で安定化容量１４に接続される。
【０００６】
この安定化容量１４はバイパスコンデンサの役割を果たし、電源電位と接地電位の安定化を目的としている。しかしながら、パッド、ワイヤー、半導体端子には抵抗成分やインダクタ成分が含まれるため、電源電位１０１の安定を十分に行うことができない。
【０００７】
ロジック回路１２はクロック１００と同期して動作する。そのため、クロック１００の変化点でロジック回路１２に電流が流れ、電源電圧降下を引き起こす。そのためロジック回路１２の電源の電源電位１０１は図１０の２段目のようになり、クロック１００に同期して電源に高周波の電源ノイズを発生する。この高周波の電源ノイズの大きさはロジック動作によって変わるため、毎回同じ大きさではなくランダムな大きさの高周波の電源ノイズとなっている。
【０００８】
基準周波数生成回路１１の電源はロジック回路１２の電源と共有しているため、この高周波の電源ノイズは基準周波数生成回路１１に回り込んでおり、周波数偏差やジッターの悪化を引き起こしていた。
【０００９】
次に、経時劣化について考える。
【００１０】
基準周波数生成回路１１には常に電源が与えられており、時間の経過とともにＭＯＳトランジスタのＩｄｓ特性が図１１に示すように変動する。そのためＭＯＳトランジスタの経時劣化によって基準周波数が変化していた。基準周波数生成回路１１はモード信号１１０によって制御される２つのモードを持ち、動作時と停止時を持つ。この経時劣化は停止時のときに顕著であり、この対策には内部回路に多くの付加回路必要としている。
【００１１】
次に、温度特性の補正について考える。
【００１２】
温度補正において、温度勾配の違う２種類の抵抗をブレンドすることで、あたかも温度勾配のない抵抗に見せることは特許文献２にも示すようによく知られている。しかしながら、わざとその温度勾配の直線性を利用して他の回路の特性を補完する場合、ＭＯＳトランジスタのＯＮ抵抗は低いインピーダンスでないと、ＭＯＳトランジスタのＯＮ抵抗の温度特性が増幅されて補完される回路の特性を阻害してしまうことが多かった。
【００１３】
図１２に従来のリファレンス電位発生回路を示す。
【００１４】
電源電位に第１の温度勾配を示す抵抗３０ｂ、３１ｂ、３２ｂが直列接続され、さらに、第２の温度勾配を示す抵抗６１ｂ、６２ｂ、７１ｂ、７２ｂ、７３ｂ、８１ｂが直列に接続され、最終端は接地電位に接続される。リファレンス電位Ｖｒｅｆ９１ｂは抵抗６１ｂと６２ｂの間から取り出している。また、抵抗３１ｂと並列にＭＯＳトランジスタ４１ｂのソースとドレインが接続され、ゲートにはトリミングの値が入力される。以下同様に抵抗３２ｂに並列にＭＯＳトランジスタ４２ｂ、７１ｂに４４ｂ、７２ｂに４５ｂ、７３ｂに４６ｂが接続されている。
【００１５】
トリミング値はＴＡＤＪ４，５に与えられ、第１の温度勾配を示すブレンド量が最大の場合はＴＡＤＪ４、ＴＡＤＪ５ともＯＦＦになるように制御される。逆に第１の温度勾配を示すブレンド量が最小の場合はＴＡＤＪ４、ＴＡＤＪ５ともＯＮになるように制御され、抵抗３１ｂ、３２ｂはバイパスされる。すなわち、ブレンド量により、ＭＯＳトランジスタを通過する個数が最小０個と最大２個と差があり、この個数差の影響を防ぐため、ＭＯＳトランジスタのＯＮ抵抗を低くする必要があった。ＭＯＳトランジスタ４４ｂ、４５ｂ，４６ｂにおいてＩＮＩＡＤＪ４〜６もＭＯＳトランジスタを通過する個数については全く同様の論理であるので、ＭＯＳトランジスタの抵抗を低くする必要がある。
【特許文献１】特願２００８−２０４７２１号
【特許文献２】米国特許第５８８９４４１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図９において基準周波数生成回路１１は、前記ロジック回路１２の電源ノイズの影響を受けて、周波数偏差やジッターの悪化を引き起こしていた。ジッターの影響の例を図１３に示す。基準周波数に対して１／２以上の電源ノイズがジッターを急激に悪化させていることがわかる。
【００１７】
このため、図１４に示すように、周波数精度を確保するためには、基準周波数生成回路１１に独立したレギュレータ１３ａが必要であり、また、そのレギュレータ１３ａを安定化させる安定化容量１６が必要となり半導体装置の面積増大、コスト増を招いていた。
【００１８】
さらに、経時劣化においては、停止時の劣化を回避するために回路内部の付加回路の面積増大と付加回路のリークや温度特性により基準周波数生成回路１１そのものの特性を悪化させるという問題を抱えていた。
【００１９】
また、リファレンス電位の発生においては、トリミングの値によってＭＯＳトランジスタのＯＮ抵抗が積算され、期待するリファレンス電圧に無視できない誤差が発生し、このＯＮ抵抗は温度が高いほどＯＮ抵抗が増大するため、特に高温時での特性劣化を招く結果となっていた。
【００２０】
本発明は、前記従来技術の問題を解決するものであり、基準周波数生成回路の電源ノイズ、経時劣化、プロセスばらつきを抑制し高精度な基準周波数生成回路を備えた半導体発振回路と、これを用いた携帯電話を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記の目的を達成するために、本発明に係る半導体発振回路は、外部または内部のクロックに同期して動作するＣＰＵや周辺回路などのロジック回路の電源はレギュレータより供給し、基準周波数生成回路の電源には電源の高周波ノイズを低減するフィルター回路（ローパスフィルター）を介してから供給する。これによりロジック回路で発生する高周波ノイズで周波数偏差やジッターの悪化を抑えることができる。
【００２２】
前記ローパスフィルターの入力電源電位と出力電源電位の間には抵抗とＭＯＳトランジスタによるスイッチを含み、基準周波数生成回路が動作時にはＭＯＳトランジスタが導通状態であり、停止時にはＭＯＳトランジスタが遮断状態にすることにより、停止時のときに顕著である経時劣化を防止することができる。そのため、従来必要であった内部回路対策の付加回路は不要となり、面積削減によるコスト削減効果がある。
【００２３】
また、前記付加回路のリークや温度特性により基準周波数生成回路そのものの特性を悪化させるという問題を回避できる。また、ＭＯＳトランジスタのＯＮ抵抗を前記抵抗の一部、または、すべてと兼用することで抵抗とＭＯＳトランジスタの面積削減によるコスト削減効果がある。
【００２４】
特許文献１に記載の内部回路の温度周波数特性は図１５に示すとおり、直線性があることに特徴がある。そのため、基準周波数生成回路は電源電位と接地電位を抵抗分割することによって、リファレンス電位を生成するリファレンス電位生成回路を備え、ＭＯＳトランジスタのスイッチによって抵抗の組合せを変えることでリファレンス電位を図１６に示すように直線性を持って可変する。これにより、リファレンス電位と周波数の特性は図１７に示すようになり、基準周波数生成回路の温度特性を図１８のように温度に依存しない周波数出力が可能となる。
【００２５】
また、リファレンス電位生成回路の電源電位と接地電位間に直列に接続されているＭＯＳトランジスタのスイッチの数は、リファレンス電位を可変したときにも同じ数にすることで、従来、数が違っても同じ抵抗値にするためにＭＯＳトランジスタのＯＮ抵抗は低いインピーダンスが必要であったが、ＯＮ抵抗が高くても問題が少なくなり、ＭＯＳトランジスタの面積を縮小することができる。
【００２６】
また、リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている第１の抵抗と第２の抵抗のうち抵抗部分のブレンド量の調整において、ブレンド量を切り替えても第１の抵抗部分と第２の抵抗の和が常温においてほぼ一致するよう設計することで、温度トリミングを実施しても初期ばらつきトリミングの値を変えずに済むためプロセスばらつき抑制、検査精度の向上が期待できる。
【００２７】
また、リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている配線とコンタクトに寄生する抵抗値がリファレンス電位を可変したときにも同じ抵抗値にする、または可変した比率と同じ比率で変化させることでトリミングによる補正幅を均一にすることができる。
【発明の効果】
【００２８】
本発明によれば、基準周波数生成回路の電源ノイズ、経時劣化、プロセスばらつきを抑制することができ、さらにコスト削減を同時に実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３０】
（実施形態１）
（ローパスフィルター）
図１は本発明の実施形態１における基準周波数生成回路の構成を示す図である。図１に示すように、マイコン内部には基準電源を発生するレギュレータ１３があり、ロジック回路１２の電源電位１０１と接地電位２０１を発生する。また、外部または内部のクロック１００に同期して動作するＣＰＵや周辺回路などのロジック回路１２を備え、基準周波数生成回路１１、ローパスフィルター１０を備える。
【００３１】
電源電位１０１はパッド１０３がワイヤー１０４を介して半導体端子１０５と接続され、外部で安定化容量１４に接続される。また、接地電位２０１はパッド２０３がワイヤー２０４を介して半導体端子２０５と接続され、外部で安定化容量１４に接続される。
【００３２】
また、基準周波数生成回路１１の電源電位１０２と接地電位２０２は、ローパスフィルター１０を介してロジック回路１２の電源電位１０１と接地電位２０１に接続される。
【００３３】
安定化容量１４はバイパスコンデンサの役割を果たし、電源電位１０１と接地電位２０１の安定化を目的としている。しかしながら、パッド、ワイヤー、半導体端子には抵抗成分やインダクタ成分が含まれるため、ロジック回路１２の電源電位１０１の安定を十分に行うことができない。
【００３４】
ロジック回路１２はクロック１００と同期して動作する。そのため、クロック１００の変化点でロジック回路１２に電流が流れ、電源電圧降下を引き起こす。そのためロジック回路１２の電源電位１０１は図１０の２段目のようになり、クロック１００に同期して電源に高周波の電源ノイズを発生する。この高周波の電源ノイズの大きさはロジック動作によって変わるため、毎回同じ大きさではなくランダムな大きさの高周波の電源ノイズとなっている。
【００３５】
ロジック回路１２の電源電位１０１はローパスフィルター１０を介して基準周波数生成回路１１の電源電位２０１に接続されている。そのため、ローパスフィルター１０の特性によって、高周波ノイズを図１０の３段目のように低減することができ、基準周波数を安定して出力することができる。
【００３６】
ここでローパスフィルター１０に求められる特性を説明する。
【００３７】
まず、基準周波数生成回路１１の電源ノイズによるピリオドジッターの特性を図１３に示す。なおピリオドジッターは基準周波数生成回路１１の特性の１つであり、周波数偏差等の影響も同様であるので、ここでは代表してピリオドジッターで説明する。
【００３８】
横軸は電源電位２０１に重畳させたノイズの周波数である。縦軸はピリオドジッターである。基準周波数の出力はＨＩ区間とＬＯ区間があり、基準周波数の１／２毎に切り替わり、時間を作り出す。この区間内にノイズが発生するとこの区間の時間が影響を受け変化するためにジッターは悪化する。すなわち、高周波のノイズが重畳されるほどノイズが多く発生されるためジッターが悪化する特性となる。また、このノイズの周波数と生成している基準周波数との依存関係も存在し、細かく高周波の周波数を変化させていくと波を打ったような特性であることがわかった。
【００３９】
この高周波ノイズによるピリオドジッターの悪化を見ると基準周波数１／２の周波数の辺りからジッターの劣化が顕著になっていることがわかった。これは前記区間内に多くノイズが発生するほどジッターは劣化する前記理論と一致する。
【００４０】
そこで、ローパスフィルター１０の特性を、基準周波数の１／２以上で１０ｄＢの減衰量を持つローパスフィルターとする。これを図２に示す。このローパスフィルター１０は図３に示すように、単に抵抗と容量で簡単に構成することができる。これにより、図１３で示したピリオドジッターの特性は図４に示す特性に変えることができる。すなわち、高周波ノイズによるピリオドジッターの悪化は見られなくなる。ここでは、減衰量を１０ｄＢとしたが、２０ｄＢ、３０ｄＢとすることでさらなるピリオドジッターの改善ができる。
【００４１】
なお、前記ローパスフィルターの特性は基準周波数以上で１０ｄＢの減衰量を持つローパスフィルターでも構わない。この場合でも基準周波数の１／２以上で１０ｄＢの減衰量を持つローパスフィルターには劣るが、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）シリアル回路で通信を成立させるための周波数偏差１％以下を得ることができ、実用上問題ない特性を望むことができる。
【００４２】
しかしながら、基準周波数生成回路にフィルターをつけると、フィルターの効果により基準周波数生成回路自体が発生する電源電流による特性悪化が課題となる。
【００４３】
１点目は基準周波数生成回路の電源電流による電圧降下である。ここには最適値が存在する。今回の基準電圧生成回路の平均電流が数百μＡのため、基準周波数の１／２以上で１０ｄＢの減衰量での電圧降下を５０ｍＶと小さく抑えることができ、基準周波数生成回路の特性劣化には至らなかった。したがって、基準周波数発生回路にローパスフィルターを付帯することは、基準周波数発生回路の特性の劣化につながり、従来は実施されていなかった。今回、フィルターの特性を最適に設定することにより、実施できるようになったものである。
【００４４】
また、２点目は基準周波数生成回路の電源電流のＡＣ的な変化であるが、基準周波数生成回路の電源電流はランダム性がない規則正しい変化のため、基準周波数生成回路自身体はノイズでなく規則正しい信号の扱いとなりＳＰＩＣＥに代表される回路シミュレーションで確認できるレベルのものである。
【００４５】
なお、ここではローパスフィルターとしたが、バンドパスフィルター等、高周波を取り除く機能を有していれば置き換えてもかまわない。
【００４６】
図５は、本実施形態１によるローパスフィルター１０の構成を示す図である。
【００４７】
ロジック回路１２の電源電位１０１には抵抗２１の一端が接続され、多端にはＭＯＳスイッチ２３の一端が接続される。ＭＯＳスイッチ２３の他端は、基準周波数生成回路１１の電源電位１０２となる。電源電位１０２と接地電位２０２の間には容量２２が接続される。
【００４８】
ローパスフィルター１０の特性となる抵抗値は、ＭＯＳスイッチ２３のＯＮ抵抗と抵抗２１との和で示されるため、ＭＯＳスイッチ２３のＯＮ抵抗の分だけ抵抗２１の値を小さくすることができ、ローパスフィルター１０の面積削減、すなわち、コスト削減が可能である。
【００４９】
基準周波数生成回路１１が動作しているとき、ＭＯＳスイッチ２３は導通状態にあり、ロジック回路１２の電源電位１０１が抵抗２１、ＭＯＳスイッチ２３を介して供給される。すなわち、抵抗２１とＭＯＳスイッチ２３のＯＮ抵抗の和と容量２２でローパスフィルター１０の特性となり、高周波ノイズを減衰することができる。この効果は前記に示したとおりである。
【００５０】
いま、基準周波数生成回路１１が停止しているとき、ＭＯＳスイッチ２３は非導通状態にあり、基準周波数生成回路１１の電源電位１０２はフローティング状態となる。このため、基準周波数生成回路１１には電圧によるストレスがかからない。すなわち、基準周波数生成回路１１のトランジスタの経時劣化を起こさないようにすることができる。これは基準周波数生成回路１１が動作時と停止時の２モードしか存在しないために非常に有効な手段であり、この組合せ、並びにローパスフィルター１０と一体化したことに価値がある。
【００５１】
（リファレンス電位生成回路）
図６は、本発明の実施形態１による基準周波数生成回路１１の内部ブロック図である。内部回路１７は周波数出力９２を出力するが、その周波数はフィードバック回路構成でオペアンプＡ１０５に入力されるＶｒｅｆ９１ａによって決定される。
【００５２】
Ｖｒｅｆ９１ａが一定のときの内部回路１７の周波数は図１５に示すように、温度が高くなるほど周波数出力９２が高くなる特性を示す。そこで、リファレンス電位生成回路１５の特性を図１６に示すように、温度が高くなるほどＶｒｅｆ９１ａが高くなる特性にする。温度が一定のときの内部回路１７の周波数は図１７に示すように、Ｖｒｅｆ９１ａが高くなるほど周波数出力９２が低くなる特性を示す。そのため、図１５に示した特性と、図１７で示した特性により温度による周波数出力の変化は相殺され、基準周波数生成回路１１の特性は図１８に示すように温度に依存せず一定の値となる。これは、特許文献１に示していることと同じである。
【００５３】
図７は、本発明の実施形態１による基準周波数生成回路１１の内部におけるリファレンス電位生成回路１５の構成図である。電源電位に第１の温度勾配を示す抵抗３０ａ，３１ａ，３２ａが直列接続される。また、第２の温度勾配を示す抵抗５１ａ，５２ａ，６１ａ，６２ａ，７１ａ，７２ａが直列に接続され、抵抗８１ａは接地電位に接続される。リファレンス電位Ｖｒｅｆ９１ａは抵抗６１ａと６２ａの間から取り出している。また、抵抗３０ａと３１ａの間のノードと抵抗５１ａの開放端にＭＯＳトランジスタ４１ａのソースとドレインが接続され、ゲートには温度トリミングの値ＴＡＤＪ１が入力される。以下同様に抵抗３１ａと３２ａの間のノードと抵抗５１ａと５２ａの間のノードにＭＯＳトランジスタ４２ａ、抵抗３２ａの開放端と抵抗５２ａと６１ａの間のノードにＭＯＳトランジスタ４３ａが接続される。
【００５４】
また、抵抗６２ａと７１ａの間のノードと抵抗８１ａの開放端にＭＯＳトランジスタ４４ａのソースとドレインが接続され、ゲートにはイニシャルトリミングの値ＩＮＩＡＤＪ１が入力される。以下同様に、抵抗７１ａと７２ａの間のノードと抵抗８１ａの開放端にＭＯＳトランジスタ４５ａ、抵抗７２ａの開放端と抵抗８１ａの開放端にＭＯＳトランジスタ４６ａが接続される。
【００５５】
温度トリミング値はＴＡＤＪ１，２，３に与えられ、第１の温度勾配を示すブレンド量が最大の場合はＴＡＤＪ３がＯＮ、ＴＡＤＪ１，２がＯＦＦになるように排他的に制御される。すなわち、電源電位からリファレンス電位Ｖｒｅｆ９１ａを通過した抵抗の和は抵抗３０ａ，３１ａ，３２ａ、ＭＯＳトランジスタ４３ａ、抵抗６１ａとなる。逆に第１の温度勾配を示すブレンド量が最小の場合はＴＡＤＪ１がＯＮ，ＴＡＤＪ２，３がＯＦＦになるように排他的に制御される。すなわち、電源電位からリファレンス電位Ｖｒｅｆ９１ａを通過した抵抗の和は抵抗３０ａ、ＭＯＳトランジスタ４１ａ、抵抗５１ａ，５２ａ，６１ａとなる。
【００５６】
ここで、ブレンド量にかかわる抵抗３１ａ，３２ａ，５１ａ，５２ａは常温で同じ抵抗になるように設計する。あえて、あいまいに表現している理由は常温の定義が不明確なためと、実際には量産のばらつきが存在するため完全には同じ値にならないためである。
【００５７】
これにより、電源電位からリファレンス電位Ｖｒｅｆ９１ａを追加した抵抗の和はブレンド量によらず抵抗４本とＭＯＳトランジスタのＯＮ抵抗１つとなり常温において一定値となる。したがって、前記従来例で示したようにＭＯＳトランジスタの個数が違うためにＭＯＳトランジスタのＯＮ抵抗を低くする必要はなくなり、ＭＯＳトランジスタ４１ａ，４２ａ，４３ａのミスマッチのみを考慮するだけで済む。また、この間に存在する配線やコンタクトの寄生抵抗値もブレンド量を変えても一定にするよう設計することで、さらなるばらつき抑制効果を望むことができる。
【００５８】
イニシャルトリミング値はＩＮＩＡＤＪ１，２，３に与えられ、リファレンス電位Ｖｒｅｆ９１ａが最大電位の場合はＩＮＩＡＤＪ３がＯＮ、ＩＮＩＡＤＪ１，２がＯＦＦになるように排他的に制御される。すなわち、リファレンス電位Ｖｒｅｆ９１ａから接地電位を通過した抵抗の和は抵抗６２ａ、７１ａ、７２ａ、ＭＯＳトランジスタ４６ａ、抵抗８１ａとなる。逆にリファレンス電位Ｖｒｅｆ９１ａが最小電位の場合はＩＮＩＡＤＪ１がＯＮ，ＩＮＩＡＤＪ２，３がＯＦＦになるように排他的に制御される。すなわち、リファレンス電位Ｖｒｅｆ９１ａから接地電位を通過した抵抗の和は抵抗６２ａ、ＭＯＳトランジスタ４４ａ、抵抗８１ａとなる。
【００５９】
これにより、リファレンス電位Ｖｒｅｆ９１ａから接地電位を追加した抵抗の和は、ブレンド量に比例した抵抗本数と固定となるＭＯＳトランジスタのＯＮ抵抗１つとなり、純粋に抵抗本数の変化となる。したがって、前記従来例で示したようにＭＯＳトランジスタの個数が違うためにＭＯＳトランジスタのＯＮ抵抗を低くする必要はなくなり、ＭＯＳトランジスタ４４ａ，４５ａ，４６ａのミスマッチのみを考慮するだけで済む。また、抵抗７１ａ、７２ａに存在する配線やコンタクトの寄生抵抗値もブレンド量を変えても比例にするよう設計することでさらなるばらつき抑制効果を望むことができる。
【００６０】
（携帯電話への応用）
図８は携帯電話への応用例である。携帯電話には入力装置であるキーボード３１３とＬＥＤや液晶、バックライトなどの簡易表示機能３１２がある。制御用コントローラー３０１は、キーボード３１３の情報をＩ／Ｏ３０３を介して読み取り、その情報をＣＰＵ３０２で加工し、ＵＡＲＴシリアル回路３０４で非同期式シリアル通信により送信することで処理チップ３１１に情報を伝達する。また、処理チップ３１１から非同期通信で受信した情報をＣＰＵ３０２において加工し、Ｉ／Ｏ３０３を介して簡易表示機能３１２に表示する。
【００６１】
この際、ＵＡＲＴシリアル回路３０４では通信を成立させるために１％以下の周波数偏差の基準周波数が必要となる。そのため、実施形態１で説明した基準周波数生成回路１１の周波数出力をＵＡＲＴシリアル回路３０４に接続し通信規格を満足する携帯電話を提供する。また、ＣＰＵ３０２にも基準周波数生成回路１１の出力で動作させることにより、従来必要であった外付け発振子を削除することができ、携帯電話としてコスト削減を実現することができる。
【産業上の利用可能性】
【００６２】
以上説明したように、本発明による基準周波数生成回路は、周波数の高い基準クロックを精度良く生成できるので、半導体集積回路のタイマー用途，動作クロック用途，サンプリングクロック用途などに有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態１による基準周波数生成回路の構成図。
【図２】ローパスフィルターの特性を示すグラフ
【図３】従来のローパスフィルターの構成図
【図４】図１に示した基準周波数生成回路のジッターと電源ノイズの相関を示すグラフ
【図５】本発明の実施形態１によるローパスフィルターの構成図
【図６】本発明の実施形態１による内部回路のブロック図。
【図７】本発明の実施形態１によるリファレンス電位生成回路の構成図
【図８】携帯電話への応用構成図
【図９】従来の基準周波数生成回路の構成図１
【図１０】基準周波数生成回路による電源ノイズについて説明するためのタイミングチャート
【図１１】トランジスタの経時劣化示すグラフ
【図１２】従来のリファレンス電位生成回路の構成図
【図１３】基準周波数生成回路のジッターと電源ノイズの相関を示すグラフ
【図１４】従来の基準周波数生成回路の構成図２
【図１５】内部回路およびリファレンス電位発生回路の周波数出力と温度の特性グラフ
【図１６】基準電圧生成回路でリファレンス電位を可変した特性グラフ
【図１７】リファレンス電位と周波数出力の特性グラフ
【図１８】基準周波数生成回路の温度に依存しない周波数出力を示す特性グラフ
【符号の説明】
【００６４】
１０ ローパスフィルター
１１ 基準周波数生成回路
１２ ロジック回路
１３，１３ａ レギュレータ
１４，１６ 安定化容量
１５ リファレンス電位生成回路
１７ 内部回路
２１ 抵抗
２２ 容量
２３ ＭＯＳスイッチ
３０ａ〜８１ａ、３０ｂ〜８１ｂ 抵抗
４１ａ〜４６ａ，４１ｂ〜４６ｂ ＭＯＳトランジスタ
３０１ 制御コントローラー
３０２ ＣＰＵ
３０３ Ｉ／Ｏ
３０４ ＵＡＲＴシリアル回路
３１１ 処理チップ
３１２ 簡易表示機能
３１３ キーボード
【特許請求の範囲】
【請求項１】
基準周波数生成回路とロジック回路を含む半導体装置の発振回路であって、
前記半導体装置の内部または外部より、電源電位と接地電位が供給され、前記ロジック回路の電源には前記電源電位と接地電位が接続され、前記基準周波数生成回路の電源にはフィルター回路を介して電源電位と接地電位が接続され、前記ロジック回路で発生する電源電流の変動によって、前記基準周波数生成回路のピリオドジッターが悪化することを抑えられることを特徴とする半導体発振回路。
【請求項２】
前記フィルター回路はローパスフィルターもしくはバンドパスフィルターで構成され、高周波成分を取り除く特性を持つことを特徴とする請求項１記載の半導体発振回路。
【請求項３】
前記ローパスフィルターもしくはバンドパスフィルターは、前記基準周波数生成回路の生成する周波数以上で１０ｄＢ以上の減衰量を持つことを特徴とする請求項２記載の半導体発振回路。
【請求項４】
前記ローパスフィルターもしくはバンドパスフィルターは、前記基準周波数生成回路の生成する１／２の周波数以上で１０ｄＢ以上の減衰量を持つことを特徴とする請求項２記載の半導体発振回路。
【請求項５】
前記基準周波数生成回路の電源電位と接地電位は、半導体装置内部のレギュレータによって生成され、半導体装置外部に電位安定のための容量が接続されたことを特徴とする請求項１〜４のいずれか１項に記載の半導体発振回路。
【請求項６】
前記フィルター回路の入力電源電位と出力電源電位の間には抵抗とＭＯＳトランジスタによるスイッチを含み、基準周波数生成回路が動作時には前記ＭＯＳトランジスタが導通状態であり、停止時には前記ＭＯＳトランジスタが遮断状態にあることを特徴とする請求項１〜５のいずれか１項に記載の半導体発振回路。
【請求項７】
前記ＭＯＳトランジスタが導通状態のとき、前記ＭＯＳトランジスタのＯＮ抵抗を前記抵抗の一部、またはすべてと兼用していることを特徴とする請求項６記載の半導体発振回路。
【請求項８】
前記フィルター回路の入力接地電位と出力接地電位は同じのノードであり、出力電源電位と出力接地電位の間には容量を接続しローパス機能が含まれることを特徴とする請求項６または７記載の半導体発振回路。
【請求項９】
前記基準周波数生成回路は、電源電位と接地電位を抵抗分割することによってリファレンス電位を生成するリファレンス電位生成回路を備え、前記リファレンス電位の基準電圧は、ＭＯＳトランジスタのスイッチによって抵抗の組合せを変えることにより、可変できることを特徴とする請求項１〜８のいずれか１項に記載の半導体発振回路。
【請求項１０】
前記リファレンス電位生成回路の抵抗は、２種類の違う温度勾配を持つ第１の抵抗と第２の抵抗を含むことを特徴とする請求項９記載の半導体発振回路。
【請求項１１】
前記リファレンス電位生成回路の電源電位と接地電位間に直列に接続されているＭＯＳトランジスタのスイッチの数は、前記リファレンス電位を可変したときにも同じ数にすることを特徴とする請求項９または１０記載の半導体発振回路。
【請求項１２】
前記リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている第１の抵抗と第２の抵抗のうち抵抗部分のブレンド量の調整において、前記ブレンド量を切り替えても前記第１の抵抗と第２の抵抗の和が常温において一致するよう設計されたことを特徴とする請求項１０または１１記載の半導体発振回路。
【請求項１３】
前記リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている配線とコンタクトに寄生する抵抗値が、リファレンス電位を可変したときにも同じ抵抗値にする、または可変した比率と同じ比率で変化することを特徴とする請求項９〜１２のいずれか１項に記載の半導体発振回路。
【請求項１４】
請求項１〜１３のいずれか１項に記載の半導体発振回路と、ＵＡＲＴシリアル回路をと備え、前記半導体発振回路に同期して、前記ＵＡＲＴシリアル回路が動作することを特徴とする携帯電話。
【請求項１】
基準周波数生成回路とロジック回路を含む半導体装置の発振回路であって、
前記半導体装置の内部または外部より、電源電位と接地電位が供給され、前記ロジック回路の電源には前記電源電位と接地電位が接続され、前記基準周波数生成回路の電源にはフィルター回路を介して電源電位と接地電位が接続され、前記ロジック回路で発生する電源電流の変動によって、前記基準周波数生成回路のピリオドジッターが悪化することを抑えられることを特徴とする半導体発振回路。
【請求項２】
前記フィルター回路はローパスフィルターもしくはバンドパスフィルターで構成され、高周波成分を取り除く特性を持つことを特徴とする請求項１記載の半導体発振回路。
【請求項３】
前記ローパスフィルターもしくはバンドパスフィルターは、前記基準周波数生成回路の生成する周波数以上で１０ｄＢ以上の減衰量を持つことを特徴とする請求項２記載の半導体発振回路。
【請求項４】
前記ローパスフィルターもしくはバンドパスフィルターは、前記基準周波数生成回路の生成する１／２の周波数以上で１０ｄＢ以上の減衰量を持つことを特徴とする請求項２記載の半導体発振回路。
【請求項５】
前記基準周波数生成回路の電源電位と接地電位は、半導体装置内部のレギュレータによって生成され、半導体装置外部に電位安定のための容量が接続されたことを特徴とする請求項１〜４のいずれか１項に記載の半導体発振回路。
【請求項６】
前記フィルター回路の入力電源電位と出力電源電位の間には抵抗とＭＯＳトランジスタによるスイッチを含み、基準周波数生成回路が動作時には前記ＭＯＳトランジスタが導通状態であり、停止時には前記ＭＯＳトランジスタが遮断状態にあることを特徴とする請求項１〜５のいずれか１項に記載の半導体発振回路。
【請求項７】
前記ＭＯＳトランジスタが導通状態のとき、前記ＭＯＳトランジスタのＯＮ抵抗を前記抵抗の一部、またはすべてと兼用していることを特徴とする請求項６記載の半導体発振回路。
【請求項８】
前記フィルター回路の入力接地電位と出力接地電位は同じのノードであり、出力電源電位と出力接地電位の間には容量を接続しローパス機能が含まれることを特徴とする請求項６または７記載の半導体発振回路。
【請求項９】
前記基準周波数生成回路は、電源電位と接地電位を抵抗分割することによってリファレンス電位を生成するリファレンス電位生成回路を備え、前記リファレンス電位の基準電圧は、ＭＯＳトランジスタのスイッチによって抵抗の組合せを変えることにより、可変できることを特徴とする請求項１〜８のいずれか１項に記載の半導体発振回路。
【請求項１０】
前記リファレンス電位生成回路の抵抗は、２種類の違う温度勾配を持つ第１の抵抗と第２の抵抗を含むことを特徴とする請求項９記載の半導体発振回路。
【請求項１１】
前記リファレンス電位生成回路の電源電位と接地電位間に直列に接続されているＭＯＳトランジスタのスイッチの数は、前記リファレンス電位を可変したときにも同じ数にすることを特徴とする請求項９または１０記載の半導体発振回路。
【請求項１２】
前記リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている第１の抵抗と第２の抵抗のうち抵抗部分のブレンド量の調整において、前記ブレンド量を切り替えても前記第１の抵抗と第２の抵抗の和が常温において一致するよう設計されたことを特徴とする請求項１０または１１記載の半導体発振回路。
【請求項１３】
前記リファレンス電位生成回路の電源電位と接地電位間に直列に接続されている配線とコンタクトに寄生する抵抗値が、リファレンス電位を可変したときにも同じ抵抗値にする、または可変した比率と同じ比率で変化することを特徴とする請求項９〜１２のいずれか１項に記載の半導体発振回路。
【請求項１４】
請求項１〜１３のいずれか１項に記載の半導体発振回路と、ＵＡＲＴシリアル回路をと備え、前記半導体発振回路に同期して、前記ＵＡＲＴシリアル回路が動作することを特徴とする携帯電話。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１０−２００２３８（Ｐ２０１０−２００２３８Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−４５６４２（Ｐ２００９−４５６４２）
【出願日】平成２１年２月２７日（２００９．２．２７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２７日（２００９．２．２７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]