【課題】発振回路内で構成要素を接続するオプションコンダクタの使用を可能とする技術の提供。
【解決手段】発振回路２００は、第１の伝導層内でルーティングコンダクタを介して相互結合されるトランジスタを含む。発振回路はまた、第２の伝導層内に、バラクタ２０３〜２０６、コンデンサ２２１〜２２６、及びオプションコンダクタ２０７、２０８，２１２〜２１６も含む。オプションコンダクタは、トランジスタのうちの１つとコンデンサまたはバラクタとの間の接続の少なくとも一部を形成する。上記発振回路は、第１の伝導層内のルーティングコンダクタを介して前記複数の第１のトランジスタのうちの１つに結合されるインダクタと、該インダクタの第１の部分を形成する、前記第２の伝導層内の第２のオプションコンダクタとをさらに備え得る。 （もっと読む）

【課題】発振周波数遠方の雑音を低減することが可能なディジタル制御発振装置、ならびに高周波信号処理装置を提供する。
【解決手段】例えば、複数の単位容量ユニットＣＩＵ［１］〜ＣＩＵ［ｋ］を用いて分数容量を実現する。ＣＩＵ［１］では、容量素子ＣＦＸｐ［１］，ＣＦＸｍ［１］の一端がそれぞれ発振出力ノードＯｓｃＰ，ＯｓｃＭに接続される。一方、ＣＩＵ［２］〜ＣＩＵ［ｋ］では、容量素子ＣＦＸｐ（［２］〜［ｋ］），ＣＦＸｍ（［２］〜［ｋ］）の一端が固定電圧Ｖ６に接続される。ＣＩＵ［１］〜ＣＩＵ［ｋ］の一方の容量素子の他端は共通接続され（ＳＷＦＤ）、他方の容量素子の他端も共通接続される（ＳＷＦＳ）。そして、ＣＩＵ［１］〜ＣＩＵ［ｋ］内の各スイッチ（ＳＷＦ１〜ＳＷＦ３）のオン・オフは共通に制御される。 （もっと読む）

【課題】位相雑音および出力が改善された電圧制御発振器および関連システムを提供する。
【解決手段】電圧制御発振器は、第１の可変静電容量素子（１２０）と、第２の可変静電容量素子（１２２）と、可変静電容量素子（１２０、１２２）間に結合され、出力ノード（１０４）において、発振信号の振動周波数において可変静電容量素子（１２０、１２２）の間にインダクタンスを提供する誘導素子（１３２）とを含む。第１の可変静電容量素子（１２０）は第１の制御電圧ノード（１１０）および出力ノード（１０４）の間に結合され、第２の可変静電容量素子（１２２）は第１の制御電圧ノード（１１０）に結合され、第２の誘導素子（１３４）は第２の可変静電容量素子（１２２）および第２の制御電圧ノード（１１２）の間に結合される。 （もっと読む）

【課題】低消費電流を実現できる定電圧回路及びそれを用いた水晶発振回路を提供する。
【解決手段】定電圧回路１０に温度特性調整素子を備えることにより、定電圧の温度変化に対して負となる傾きと、水晶発振回路２０における発振可能な最低動作電圧の温度変化に対して負となる傾きとの差を極小にできるので、水晶発振回路２０の消費電流を小さくでき、さらに定電圧回路１０で生成する定電流を小さくすることにより、定電圧回路１０の消費電流を小さくでき、発振装置１００全体の消費電流を小さくできる。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、ＶＣＯの発振周波数を広い範囲で変化させることができるＰＬＬ回路及びその制御方法を提供すること。
【解決手段】本発明にかかるＰＬＬ回路１は、ＶＣＯ１１と、制御ロジック１４と、位相比較器１３と、を備える。ＶＣＯ１１は、両端の電位差に応じて容量値が変化する可変容量素子を有し、電位差に応じた発振周波数の出力信号を出力する。制御ロジック１４は、可変容量素子の一端に所定の電圧を印加した状態で、基準信号と出力信号との周波数差に基づいて、当該可変容量素子の他端に印加する制御電圧Ｖｔｃを決定する。位相比較器１３は、可変容量素子の他端の電圧を制御ロジック１４により決定された制御電圧Ｖｔｃに固定した状態で、基準信号と出力信号との位相差に基づいて、可変容量素子の一端に印加する制御電圧Ｖｔａを決定する。 （もっと読む）

【課題】コンパレータの消費電力を抑えつつ、高周波の発振出力の振幅を検出できる、発振回路を提供すること。
【解決手段】水晶振動子１を共振器として使用して発振出力Ｖｘを生成する発振出力生成回路１１と、発振出力Ｖｘの振幅を検出する振幅検出回路１５と、振幅検出回路１５の出力Ｖｓに応じて発振出力Ｖｘをブーストするブースト回路１６とを有する発振回路であって、振幅検出回路１５は、発振出力Ｖｘが入力される絶対値回路１２と、絶対値回路１２の出力を入力とするローパスフィルタ１３と、ローパスフィルタ１３の出力を入力とするコンパレータ１４とを備えることを特徴とする、発振回路。 （もっと読む）

【課題】回路規模を小型化する注入同期発振器を得る。
【解決手段】発振周波数ｆｏの注入同期信号を発生する基準発振器１と、注入同期信号を検波し、注入同期信号の高周波電力に応じた直流電圧を発生すると共に発振周波数ｆｏの高調波を発生する検波回路２とを備え、検波回路２は、注入同期信号の高周波電力に応じた直流電圧および発振周波数ｆｏの高調波を、発振器３を構成するＦＥＴ８のドレインに供給するので、ＦＥＴ８に注入同期信号を注入する回路と、ＦＥＴ８に直流バイアスを印加するバイアス回路とを検波回路２で共用することができ、注入同期発振器の回路規模を小型化することができる。
また、発振周波数ｆｏの高調波をＦＥＴ８のドレインに供給するので、注入同期発振器として同期を容易にすることができる。 （もっと読む）

【課題】基準周波数信号を用いることなく、温度変動、電源電圧変動および回路定数のばらつきにかかわらず高精度な発振周波数を得る。
【解決手段】出荷検査時において、発振動作の環境温度と電源電圧を変化させながら発振周波数が目標周波数に一致するのに必要な抵抗５の抵抗値を順次求め、環境温度と電源電圧に対して当該抵抗値を対応付けたデータテーブルをメモリ１８に記憶する。ＣＲ発振回路の実際の使用状態では、制御回路１７は、所定の制御周期ごとに温度検出回路１５と電源電圧検出回路１６から電圧Ｖａ、Ｖｂを入力しＡ／Ｄ変換する。メモリ１８に予め記憶されたデータテーブルから電圧Ｖａ、Ｖｂに対応した抵抗５の抵抗値を読み出し、抵抗５の抵抗値Ｒが当該読み出した指定値に等しくなるようにスイッチ７ａ〜７ｃを切り替える。 （もっと読む）

【課題】自励発振回路周辺の状態変化による発振周波数の変化を抑えることができる周波数自動調整機能付自励発振回路およびそれを用いた半導体集積回路を提供する。
【解決手段】周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。 （もっと読む）

【課題】良好な位相雑音特性を有し、かつ広帯域な発振周波数範囲を有する電圧制御発振器を提供することを目的とする。
【解決手段】本発明に係る電圧制御発振器１は、電源と、少なくとも３つのポート１０ａ〜１０ｄを備えるインダクタ１１と、少なくとも３つのポートから選択される異なるポート対にそれぞれ接続される少なくとも２つの負性抵抗回路１２及び１４と、を有し、インダクタは、少なくとも２つの負性抵抗回路に接続されるポート対の間でそれぞれインダクタとして動作可能であることを特徴とする。 （もっと読む）

【課題】改良された電圧制御発振器を提供する。
【解決手段】電圧制御発振器（１６）は複数の直列に接続された合成利得段（４２、４４、４６）を含む。合成利得段はトランスコンダクタンス段（４８）及びトランスインピーダンス段（５０）を含む。トランスコンダクタンス段は第１電源電圧端子から第２電源電圧端子への第１電流経路（５２、５６、６４）及び第２電流経路（５４、５８、６６）を有する。第１可変抵抗（６２）は第１電流経路と第２電流経路との間に接続される。トランスインピーダンス段は、第１電流経路の出力に接続された入力端子と、出力端子とを有する第１インバータ（６８、７２）及び第２電流経路の出力に接続された入力端子と、出力端子とを有する第２インバータ（７０、７４）を有する。第２可変抵抗（７６）は第１インバータの入力端子と出力端子との間に、第３可変抵抗（７８）は第２インバータの入力端子と出力端子との間に接続される。 （もっと読む）

【課題】位相誤差を補償しながら設定可能な位相オフセットで多相信号を生成するための方法等を提供する。
【解決手段】一実施形態において、回路は、第１の周波数及び第１の位相を有する第１の周期信号を生成する第１のＬＣ型電圧制御発振器（ＬＣＶＣＯ）と、第２の周波数及び第２の位相を有する第２の周期信号を生成する第２のＬＣＶＣＯとを有し、第２の位相は、９０度オフセットで第１の位相に対してオフセットされる。 （もっと読む）

【課題】温度変化に対して発振周波数が安定である発振装置を提供すること。
【解決手段】所定の周波数で発振する発振装置１０において、増幅素子を有し、当該増幅素子の動作点によって発振周波数が変化する発振回路１１と、温度に応じて発振回路の動作点を調整することにより、発振回路の温度による発振周波数のずれを調整する調整回路１５と、を有することを特徴とする発振装置。 （もっと読む）

【課題】発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化すること。
【解決手段】準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置１において、入力端子から入力された信号を出力端子から出力する増幅素子（ＨＥＭＴ１０）と、増幅素子の出力端子から入力端子に信号を帰還するための帰還回路（帰還回路４０）と、増幅素子の出力端子と電源の間に挿入され、持続発振時に増幅素子に流れるバイアス電流を制限する抵抗素子（抵抗素子３５）と、を有する。 （もっと読む）

【課題】無駄な電力消費やノイズの悪影響等を抑制できる回路装置及び電子機器等の提供。
【解決手段】回路装置は発振回路１０とバッファー回路２０を含む。バッファー回路２０は、プリバッファーＰＢＦと第１、第２の出力バッファーＱＢＦ１、ＱＢＦ２を含む。第１のモードでは、第１の出力バッファーＱＢＦ１が動作イネーブル状態に設定され、第２の出力バッファーＱＢＦ２が動作ディスエーブル状態に設定される。第２のモードでは、第１の出力バッファーＱＢＦ１及び第２の出力バッファーＱＢＦ２が動作イネーブル状態に設定される。第１のモードでは、プリバッファーＰＢＦの駆動能力が、第２のモードに比べて低い駆動能力に設定される。 （もっと読む）

【課題】電圧制御発振器の制御利得を発振周波数に対して比較的一定に維持し、位相ノイズを低減したプログラマブルバラクタ装置を提供する。
【解決手段】プログラマブルバラクタ装置１００は、複数のデジタルバラクタビットＢ０、Ｂ１、Ｂ２によって制御される複数のバイナリ重み付けバラクタ１０４，１０６，１０８を含み得る。プログラマブルバラクタ装置は、複数のバイナリ重み付けバラクタと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとする制御とを含み得る。プログラマブルバラクタ装置の実効容量を変化させる方法は、複数のバイナリ重み付けバラクタを設けることと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとすることとを含み得る。 （もっと読む）

【課題】安定駆動に達するまでの時間を短縮した圧電発振器を提供する。
【解決手段】本発明の水晶発振器（圧電発振器）５０は、水晶振動子（圧電振動子）１と、水晶振動子１に接続されて発振ループを形成して発振信号を出力する水晶発振部（圧電発振部）２４、及び水晶発振部２４の起動時に自励発振する自励発振部２５により構成された発振回路と、を備え、自励発振部２５の周波数が水晶発振部２４の周波数よりも高く設定されている。尚、自励発振部２５は、複数のコンデンサー（容量素子）Ｃ、インバーター５及び抵抗素子４により構成され、複数のコンデンサーＣの合成容量の値を調整するために、調整手段６を備えている。 （もっと読む）

【課題】発振器の出力端子間に直接寄生する容量Ｃparaの大きさが無視できない場合でも温度特性を補償する発振器及び発振器を内蔵する半導体集積回路装置を提供する。
【解決手段】インダクタンス素子Ｌと、容量素子Ｃと、増幅器３０と、をそれぞれ第１の端子と第２の端子との間に並列に接続し、インダクタンス素子と容量素子とによって生じる共振を増幅器によって増幅し、第１の端子と第２の端子とから出力する発振器であって、第１の端子と第２の端子との間にインダクタンス素子の寄生抵抗Ｒ_Ｌより抵抗値の大きな第１の抵抗素子Ｒｃが第１の端子と第２の端子との間に容量素子と直列に接続されている。 （もっと読む）

【課題】低消費電力でキャリブレーションができる回路装置及び電子機器等を提供すること。
【解決手段】回路装置は、無線による送信処理を行う送信回路１００と、送信回路１００を制御する制御部１１０とを含む。制御部１１０は、第１の送信期間では、送信回路１００のキャリブレーションパラメーターＣＬＰとして、第１のキャリブレーションパラメーターＣＬＰ１を設定し、送信回路１００は、第１の送信期間では、第１のキャリブレーションパラメーターＣＬＰ１に基づく第１の送信処理を行う。制御部１１０は、第２の送信期間では、キャリブレーションパラメーターＣＬＰとして、第１の送信処理での送信状態の検出結果に基づいて更新された第２のキャリブレーションパラメーターＣＬＰ２を設定し、送信回路１００は、第２の送信期間では、第２のキャリブレーションパラメーターＣＬＰ２に基づく第２の送信処理を行う。 （もっと読む）

【課題】少ない電流で必要な負性抵抗が得られることにより、安定に動作することのできる発振器を提供する。
【解決手段】互いに並列に配設された容量素子１３４，２３４およびインダクタ１３３，２３３を有する共振回路１３，２３と、共振回路１３，２３の損失を打ち消す負性抵抗が生じるように配設された複数のトランジスタを有する負性抵抗発生器１４，２４と、第１バイアス端子１５，２５と、第２バイアス端子１６，２６と、を備えた複数の発振部１０，２０と、各共振回路１３，２３が互いに等価的に並列に接続されるように、複数の発振部１０，２０を電気的に結合する結合部３０Ａと、を備え、複数の発振部１０，２０は、それぞれの第１バイアス端子２５および第２バイアス端子１６において互いに直列に接続され、複数の発振部１０，２０における複数のトランジスタ１４３，１４４，２４３，２４４は、互いに同じ導電型で構成されている。 （もっと読む）