周波数自動調整機能付自励発振回路およびそれを用いた半導体集積回路
【課題】自励発振回路周辺の状態変化による発振周波数の変化を抑えることができる周波数自動調整機能付自励発振回路およびそれを用いた半導体集積回路を提供する。
【解決手段】周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【解決手段】周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準クロックを生成する自励発振回路に関するもので、特に自励発振回路周辺の状態変化に対する自励発振特性の変動の制御に関するものである。
【背景技術】
【０００２】
従来の自励発振回路は、抵抗および容量を含む受動素子で構成されたＲＣ発振器や、全体として負（−１以下）のゲインを持つ複数個の遅延要素をリング状に結合した構成をもつ発振回路が知られている。特にＲＣ発振器は、特許文献１に示されている通り、時定数を作る抵抗素子Ｒおよび容量素子Ｃのうち、特性変動の大きい抵抗素子Ｒについて特性の異なる２種類の抵抗素子Ｒ１と抵抗素子Ｒ２とを組み合わせて使用し互いの特性を打ち消しあうことで、高性能な発振周波数精度を保証できることが知られている。
【０００３】
以下、従来の自励発振回路について図を用いて説明する。
【０００４】
図２５Ａは、例えば特許文献１に記載の従来の自励発振回路の構成を示す図である。
【０００５】
この自励発振回路３００は、温度特性の異なる抵抗素子で構成され、自励発振周波数を決定する整合抵抗器３０２と、充電コンデンサ３０４と、比較器３０８と、ラッチ３１０と、パルス発生器３１２と、放電スイッチ３１４とから構成されている。
【０００６】
以上のように構成された自励発振回路３００について、以下でその動作を説明する。
【０００７】
整合抵抗器３０２と充電コンデンサ３０４とは、充電コンデンサ３０４を充電するとともに振動信号ＶＲＡＭＰを作る。比較器３０８は、振動信号ＶＲＡＭＰを受け取る。振動信号ＶＲＡＭＰがＶＤＤ／２の値に達すると、比較器３０８は、ラッチ３１０のＳＥＴ入力が受け取る比較器信号を発生する。ラッチ３１０は、クロツクパルス信号を発生させるパルス発生器３１２に信号を出力する。クロツクパルス信号が発生されると、放電スイッチ３１４に信号が送られ、充電コンデンサ３０４が放電される。これらのプロセスを繰り返し自励発振動作が行われている。
【０００８】
次に整合抵抗器３０２について図２５Ｂを用いて詳細に説明する。
【０００９】
整合抵抗器３０２は、抵抗器Ｒ１＋、Ｒ１−、Ｒ２＋、Ｒ２−、Ｒ３＋、Ｒ３−、Ｒ４＋およびＲ４−を含む。整合抵抗器３０２の各抵抗器は、正あるいは負の温度係数をもつ。正の温度係数をもつ抵抗器の抵抗は、温度の増加とともに上昇する。反対に、負の温度係数をもつ抵抗器の抵抗は、温度の増加とともに減少する。また整合抵抗器３０２は、ＮＭＯＳデバイス４０２Ａ〜４０２Ｃを含む。各ＮＭＯＳデバイス４０２Ａ〜４０２Ｃに信号ビットが入力されると、信号ビットが入力されたＮＭＯＳデバイス４０２Ａ〜４０２Ｃが導通し、結果として抵抗器が短絡して整合抵抗器３０２の全抵抗値が変更される。この信号ビットは、整合抵抗器３０２の抵抗値が各抵抗器の動作温度および供給電圧レベルの変動に無関係な一定の抵抗値になるように入力されていた。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５８８９４４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記の構成では、自励発振回路を搭載した半導体集積回路をパッケージ封止し、製造出荷時に発振周波数を調整しても、出荷後に、基板セット等への取り付け時の半田リフローによる熱が発生する。また、周囲温度および周囲湿度の変化等の周囲の環境の変化による基板の反り、ならびにパッケージ自身からの曲げおよび引っ張りによる応力の変化も発生する。これらにより、自励発振回路内の時定数を生成する抵抗素子Ｒにピエゾ効果による特性変動が生じ、自励発振回路の発振周波数が変動する。従って、従来の自励発振回路は、Ｕ−ＡＲＴ（Universal Asynchronous Receiver Transmitter）通信等で必要な高精度な発振周波数を維持することが難しいという問題点を有している。
【００１２】
本発明は、上記従来の問題点を解決するもので、自励発振回路周辺の状態変化による発振周波数の変化を抑えることができる周波数自動調整機能付自励発振回路およびそれを用いた半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様に係る周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路と、前記基準信号の周波数を調整する発振周波数調整回路とを有する自励発振回路と、互いに特性の異なる１組の抵抗素子を含み、前記１組の抵抗素子の抵抗値の変化の違いにより前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する検出回路と、前記検出回路の出力信号に基づいて前記発振周波数調整回路による周波数調整を制御する制御部とを備えることを特徴とする。
【００１４】
このような構成により、自励発振回路の周辺状態を検出する特性変動検出回路を有し、検出結果に基づいて自励発振回路の発振周波数を調整することにより、高精度な発振周波数精度を実現するという効果を得ることができる。
【発明の効果】
【００１５】
本発明による周波数自動調整機能付自励発振回路は、高精度な発振周波数精度を実現するという効果を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【図２】本発明の第１の実施形態における自励発振回路の構成を示す図である。
【図３Ａ】本発明の第１の実施形態における自励発振回路の発振周波数調整回路の詳細な構成を示す図である。
【図３Ｂ】本発明の第１の実施形態における発振周波数調整回路の抵抗素子の抵抗値の変化を示す真理値表である。
【図３Ｃ】本発明の第１の実施形態における発振周波数調整回路の抵抗素子の抵抗値の変化を示す真理値表である。
【図４】本発明の第１の実施形態における特性変動検出回路の構成を示す図である。
【図５】本発明の第１の実施形態における抵抗素子に加わる応力による抵抗値の変動の相関を示す図である。
【図６Ａ】本発明の第１の実施形態における特性変動検出回路の詳細な構成を示す図である。
【図６Ｂ】本発明の第１の実施形態における特性変動検出回路の詳細な構成を示す図である。
【図７】本発明の第１の実施形態における自励発振回路の経時変化による出荷時の発振周波数からの変動率を示す図である。
【図８】本発明の第１の実施形態における特性変動検出回路の内部動作を説明するための図である。
【図９】本発明の第１の実施形態における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図１０】本発明の第１の実施形態における半導体集積回路における自励発振回路および特性変動回路の物理的な配置を示すレイアウト図である。
【図１１】本発明の第１の実施形態の変形例１における周波数自動調整機能付自励発振回路の構成を示す図である。
【図１２】本発明の第１の実施形態の変形例１における特性変動検出回路の構成を示す図である。
【図１３】本発明の第１の実施形態の変形例１における特性変動検出回路の内部動作を説明するための図である。
【図１４Ａ】本発明の第１の実施形態の変形例１における特性変動検出回路の詳細な構成を示す図である。
【図１４Ｂ】本発明の第１の実施形態の変形例１における特性変動検出回路の詳細な構成を示す図である。
【図１５】本発明の第１の実施形態の変形例１における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図１６Ａ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１６Ｂ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１７Ａ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１７Ｂ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１８】本発明の第２の実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【図１９】本発明の第２の実施形態における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図２０】本発明の第２の実施形態の変形例３における周波数自動調整機能付自励発振回路の構成を示す図である。
【図２１】本発明の第２の実施形態の変形例３における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図２２】本発明の第３の実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【図２３】本発明の第３の実施形態における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図２４】本発明の実施形態の変形例における自励発振回路の構成を示す図である。
【図２５Ａ】従来の自励発振回路の構成を示す図である。
【図２５Ｂ】従来の自励発振回路の整合抵抗器の構成を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照しながら以下で説明する。なお、以下の実施形態において同じ符号を付した構成要素の同様の動作については再度の説明を省略する場合がある。
【００１８】
（第１の実施形態）
本発明の第１の実施形態に係る周波数自動調整機能付自励発振回路について説明する。
【００１９】
図１は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【００２０】
図１において、周波数自動調整機能付自励発振回路は、基準信号（基準クロック）を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子（抵抗変化素子）を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号（デジタル信号）を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御するＰＬＣ（Programmable Logic Circuit）等の制御部１０３とを備える。
【００２１】
周波数自動調整機能付自励発振回路は、さらに、特性変動検出回路１０２＿１の出力信号と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル（第１テーブル）１０４ａとを保持するメモリ等の記憶部１０４を備える。
【００２２】
特性変動検出回路１０２＿１は、自励発振回路１０１の近傍もしくは内部に配置される。
【００２３】
制御部１０３は、特性変動検出回路１０２＿１の出力信号に対応する発振周波数調整値を発振周波数調整テーブル１０４ａから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。言い換えると、制御部１０３は、発振周波数調整テーブル１０４ａのデータを発振周波数調整回路１０１ａに入力する。
【００２４】
発振周波数調整回路１０１ａは、特性変動検出回路１０２＿１の１組の抵抗素子のうちの少なくとも１つと同じ構成の抵抗素子を含む。
【００２５】
特性変動検出回路１０２＿１の１組の抵抗素子は、Ｐ型拡散層より構成される抵抗素子と、Ｎ型拡散層より構成される抵抗素子とを含む。
【００２６】
特性変動検出回路１０２＿１の１組の抵抗素子の抵抗値は、抵抗素子にかかる応力に対して異なる変化を示し、特性変動検出回路１０２＿１は、周辺状態として自励発振回路１０１周辺で発生する応力を検出する。
【００２７】
記憶部１０４は、不揮発性のメモリで構成される。なお、記憶部１０４は、ＳＲＡＭやＤＲＡＭのような揮発性メモリでも構成できるが、フラッシュメモリ、ＥＥＰＲＯＭおよびＦｅＲＡＭ等の不揮発性メモリをもちいることにより、非動作時に記憶部１０４に電源を供給する必要がなくなるという効果を有する。
【００２８】
図１の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。
【００２９】
図２は、本実施形態における自励発振回路１０１の構成を示す図である。
【００３０】
自励発振回路１０１は、制御部１０３の出力信号（情報）に基づいて、発振周波数調整回路１０１ａの特性の異なる２種類の抵抗素子１０１ａ１および１０１ａ２の抵抗値を変更し、任意の時定数を得る。
【００３１】
基準信号生成回路１０１ｂは、抵抗素子２１０と容量素子２２０とで構成された時定数発生回路（ＲＣ発振回路）と、時定数発生回路で発生した電圧と基準電圧とを比較するコンパレータ２３０とを有する。基準信号生成回路１０１ｂでは、コンパレータ２３０からの出力信号により容量素子２２０にチャージされた電荷をディスチャージすることで一定のタイミングでチャージとディスチャージとが繰り返され、一定のタイミングで信号が波形整形回路２４０に入力されることで基準信号が生成される。
【００３２】
図３Ａは、本実施形態における自励発振回路１０１の発振周波数調整回路１０１ａの詳細な構成を示す図である。
【００３３】
発振周波数調整回路１０１ａは、直列接続された抵抗１０１ａ１と抵抗１０１ａ２とを有する。抵抗１０１ａ１は、スイッチ２５１および２５２と、インバータ２５３および２５４と、第１の種類の抵抗素子としての同じ構成の抵抗値Ｒａの抵抗素子２５５、２５６および２５７とを有する。同様に、抵抗１０１ａ２は、スイッチ２６１および２６２と、インバータ２６３および２６４と、第２の種類の抵抗素子としての同じ構成の抵抗値Ｒｂの抵抗素子２６５、２６６および２６７とを有する。
【００３４】
抵抗１０１ａ１の抵抗値の変更は、入力１と入力２とに入力されるデジタル信号により行われ、スイッチ２５１および２５２により抵抗素子２５５、２５６および２５７を選択し、１つの抵抗１０１ａ１当たりの抵抗値を０からＲａ×３まで選択することにより行われる。このときの入力１および入力２による抵抗１０１ａ１の抵抗値の変化は図３Ｂの真理値表で示される。また同様に、抵抗１０１ａ２の抵抗値の変更は、入力３と入力４と入力されるデジタル信号により行われ、スイッチ２６１および２６２により抵抗素子２６５、２６６および２６７を選択し、１つの抵抗１０１ａ２当たりの抵抗値を０からＲｂ×３まで選択することにより行われる。このときの入力３および入力４による抵抗１０１ａ２の抵抗値の変化は図３Ｃの真理値表で示される。
【００３５】
なお、抵抗素子２５５、２５６および２５７として異なる構成の抵抗素子、例えば抵抗値の異なる抵抗素子が用いられてもよいし、抵抗素子２６５、２６６および２６７として異なる構成の抵抗素子が用いられてもよい。
【００３６】
図４は、本実施形態における特性変動検出回路１０２＿１の構成を示す図である。
【００３７】
特性変動検出回路１０２＿１は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿１ａおよび１０２＿１ｂを有する。
【００３８】
検出回路ユニット１０２＿１ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿１とを有している。
【００３９】
検出回路ユニット１０２＿１ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１の抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿２とを有している。
【００４０】
検出回路ユニット１０２＿１ａでは、第１の電源から抵抗素子１０１ａ１＿１、抵抗素子１０１ａ２＿１および第２の電源がシリアルに接続され、かつ第１の電源から抵抗素子１０１ａ２＿１、抵抗素子１０１ａ１＿１および第２の電源がシリアルに接続されている。
【００４１】
検出回路ユニット１０２＿１ａは、抵抗素子１０１ａ１＿１と抵抗素子１０１ａ２＿１との分圧出力電圧１０２＿１ｃが一方の入力端子に入力されるコンパレータ１０２＿１ｂ１を有する。コンパレータ１０２＿１ｂ１の他方の入力端子には、抵抗素子１０１ａ１＿１と抵抗素子１０１ａ２＿１との分圧出力電圧１０２＿１ｄが基準電圧入力として入力されている。コンパレータ１０２＿１ｂ１は、２つの入力端子に入力された分圧出力電圧を比較し、比較結果としての出力（比較値）１０２＿１ｅをその出力端子から出力している。
【００４２】
検出回路ユニット１０２＿１ｂでは、第１の電源から抵抗素子１０１ａ１＿２、抵抗素子１０１ａ２＿２および第２の電源がシリアルに接続され、かつ第１の電源から抵抗素子１０１ａ２＿２、抵抗素子１０１ａ１＿２および第２の電源がシリアルに接続されている。
【００４３】
検出回路ユニット１０２＿１ｂは、抵抗素子１０１ａ１＿２と抵抗素子１０１ａ２＿２との分圧出力電圧１０２＿１ｆが一方の入力端子に入力されるコンパレータ１０２＿１ｂ２を有する。コンパレータ１０２＿１ｂ２の他方の入力端子には、抵抗素子１０１ａ１＿２と抵抗素子１０１ａ２＿２との分圧出力電圧１０２＿１ｇが基準電圧入力として入力されている。コンパレータ１０２＿１ｂ２は、２つの入力端子に入力された分圧出力電圧を比較し、比較結果としての出力（比較値）１０２＿１ｈをその出力端子から出力している。
【００４４】
半導体集積回路をパッケージ封止し組み立てることにより、基板反りやパッケージの伸縮による応力が発生する。その結果、半導体集積回路内のＲＣ発振回路の抵抗素子（半導体集積回路が形成されたチップの自励発振回路の抵抗素子が形成された箇所）に応力が発生する。しかしながら、この応力による抵抗素子への影響は、パッケージおよび基板に対する熱や温度等の周囲環境により常に変化するため、抵抗素子により時定数を生成する自励発振回路においては、常に時定数が微小に変化して、発振周波数が変動することになる。このため、抵抗素子の特性変動を検出する特性変動検出回路１０２＿１で微小な特性変化を検出するべく、特性変動検出回路１０２＿１を図４の構成としている。つまり、特性変動検出回路１０２＿１を、分圧出力電圧１０２＿１ｄを基準電圧入力とし分圧出力電圧１０２＿１ｃをもう一方の入力として電圧を比較するコンパレータ１０２＿１ｂ１と、分圧出力電圧１０２＿１ｇを基準電圧入力とし分圧出力電圧１０２＿１ｆをもう一方の入力として電圧を比較するコンパレータ１０２＿１ｂ２とを用いた構成としている。この構成により、特性の異なる２種類の抵抗素子の微小な特性変動を２倍にして検出することができる。
【００４５】
本実施形態の自励発振回路１０１および特性変動検出回路１０２＿１にて使用している特性の異なる２種類の抵抗素子について、加わる応力による特性変動の相関について図５に示す。つまり、同じ応力が加わったときの第１の種類の抵抗素子の抵抗値の変動と第２の種類の抵抗素子の抵抗値の変動との関係を図５に示す。
【００４６】
なお、図５では、第１の種類の抵抗素子の抵抗値の変動率をｘ軸にとり、第２の種類の抵抗素子の抵抗値の変動率をｙ軸に示している。
【００４７】
図５より、第１の種類の抵抗素子の抵抗値が１％変動した場合、第２の種類の抵抗素子の抵抗値が−０．８５％変動し、第１の種類の抵抗素子および第２の種類の抵抗素子の抵抗値が逆方向に異なる変動率で変動している。
【００４８】
図６Ａは、本実施形態における特性変動検出回路１０２＿１の詳細な構成を示す図である。
【００４９】
図６Ａに示されるように、抵抗素子１０１ａ１＿１および１０１ａ２＿２がＰ型抵抗素子であり、その抵抗層がＰ型拡散層により構成されている。同様に、抵抗素子１０１ａ２＿１および１０１ａ１＿２がＮ型抵抗素子であり、その抵抗層がＮ型拡散層により構成されている。これは、Ｐ型拡散層およびＮ型拡散層の抵抗値が拡散層への応力の変化に対して逆方向に変化する特性を持つことを利用したものである。従って、図６Ｂに示されるように、抵抗素子１０１ａ１＿１および１０１ａ２＿２がＮ型抵抗素子であり、抵抗素子１０１ａ２＿１および１０１ａ１＿２がＰ型抵抗素子であってもよい。
【００５０】
これにより、抵抗素子１０１ａ１＿１および１０１ａ２＿２と抵抗素子１０１ａ２＿１および１０１ａ１＿２とが抵抗値の変動について図５に示されるような相関を持つ。よって、本実施形態における自励発振回路１０１を内蔵した半導体集積回路をパッケージ封止し組み立てた後（製品出荷後）に、自励発振回路１０１の抵抗素子の抵抗値が変動し、発振周波数が図７に示されるような変動率で経時変化したときでも、抵抗値の微小な変動を検出することができる。
【００５１】
なお、図７の縦軸は自励発振回路１０１の発振周波数の変動率を示し、横軸は製品出荷後からの経過時間を示している。
【００５２】
また、図６Ａおよび図６Ｂの抵抗素子の横の「＋」は対応する抵抗素子が正の応力特性を持つ、つまり応力の増加とともにその抵抗値が上昇する特性を持つことを示し、「−」は対応する抵抗素子が負の応力特性を持つ、つまり応力の増加とともにその抵抗値が減少する特性を持つことを示している。
【００５３】
図８は、本実施形態における特性変動検出回路１０２＿１の内部動作を説明するための図である。図８では、抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率と、抵抗素子１０１ａ２＿２および１０１ａ１＿２の抵抗値の比率と、分圧出力電圧１０２＿１ｃ、１０２＿１ｄ、１０２＿１ｆおよび１０２＿１ｇと、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅとコンパレータ１０２＿１ｂ２の出力１０２＿１ｈとが、初期設定状態（図８のＡ）、−方向変動状態（図８のＢ）および＋方向変動状態（図８のＣ）のそれぞれで示されている。
【００５４】
なお、初期設定状態とは、自励発振回路を内蔵した半導体集積回路をパッケージ封止し組み立てた時期、具体的には製品出荷時などの所定の時期の状態である。そして、−方向変動状態とは初期状態から抵抗値（特性変動検出回路１０２＿１の特性の異なる２種類の抵抗素子のいずれか一方の抵抗値の比率）が−方向に変動した状態であり、＋方向変動状態は初期状態から抵抗値（特性変動検出回路１０２＿１の特性の異なる２種類の抵抗素子のいずれか他方の抵抗値の比率）が＋方向に変動した状態である。
【００５５】
また、図８の分圧出力電圧は、第１の電源と第２の電源との電圧差を１とした時の数値である。以降特に説明のない限りは第１の電源と第２の電源との電圧差を１とする。
【００５６】
初期設定状態において、抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率を１．００１：０．９９９に設定すると、分圧出力電圧１０２＿１ｃが０．４９９５、分圧出力電圧１０２＿１ｄが０．５００５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが１となる。そして、抵抗素子１０１ａ１＿１の抵抗値の比率が抵抗素子１０１ａ２＿１より小さくなった場合（−方向変動状態となった場合）に、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが０に変動する。
【００５７】
初期設定状態において、抵抗素子１０１ａ１＿２および１０１ａ２＿２の抵抗値の比率を０．９９９：１．００１に設定すると、分圧出力電圧１０２＿１ｆが０．５００５、分圧出力電圧１０２＿１ｇが０．４９９５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが０となる。そして、抵抗素子１０１ａ１＿２の抵抗値の比率が抵抗素子１０１ａ２＿２より大きくなった場合（＋方向変動状態となった場合）に、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが１に変動する。
【００５８】
図８のＢのように、抵抗素子１０１ａ１＿１の抵抗値の比率が初期設定状態から０．００３小さくなった場合、抵抗素子１０１ａ１＿１の抵抗値の比率は０．９９８となり、分圧出力電圧１０２＿１ｃが０．５００２５、分圧出力電圧１０２＿１ｄが０．４９９７５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが０となり、初期設定状態の出力１０２＿１ｅと比べて値が変化する。
【００５９】
図８のＢのように、抵抗素子１０１ａ１＿２の抵抗値の比率が初期設定状態から０．００３小さくなった場合、抵抗素子１０１ａ１＿２の抵抗値の比率は０．９９６となり、分圧出力電圧１０２＿１ｆが０．５０１２３、分圧出力電圧１０２＿１ｇが０．４９８７５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが０となり、初期設定状態の出力１０２＿１ｈと比べて値が変化しない。
【００６０】
図８のＣのように、抵抗素子１０１ａ１＿１の抵抗値の比率が初期設定状態から０．００３大きくなった場合、抵抗素子１０１ａ１＿１の抵抗値の比率は１．００４となり、分圧出力電圧１０２＿１ｃが０．４９８７５、分圧出力電圧１０２＿１ｄが０．５０１２５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが１となり、初期設定状態の出力１０２＿１ｅと比べて値が変化しない。
【００６１】
図８のＣのように、抵抗素子１０１ａ１＿２の抵抗値の比率が初期設定状態から０．００３大きくなった場合、抵抗素子１０１ａ１＿２の抵抗値の比率は１．００２となり、分圧出力電圧１０２＿１ｆが０．４９９７５、分圧出力電圧１０２＿１ｇが０．５００２５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが１となり、初期設定状態の出力１０２＿１ｈと比べて値が変化する。
【００６２】
図９は、特性変動検出回路１０２＿１つまり検出回路ユニット１０２＿１ａおよび１０２＿１ｂのそれぞれから独立に出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【００６３】
特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は制御部１０３の変換テーブル１０３ａにより予め設定された記憶部１０４のアドレスに変換される。制御部１０３は、この記憶部１０４の指定されたアドレスに格納された４ビットの発振周波数調整値を発振周波数調整回路１０１ａに入力し、自励発振回路１０１の発振周波数を決定する。
【００６４】
図１０は、本実施形態における半導体集積回路（チップ）、具体的には周波数自動調整機能付自励発振回路における自励発振回路１０１および特性変動検出回路１０２＿１の物理的な配置を示すレイアウト図である。
【００６５】
図１０に示されるように、特性変動検出回路１０２＿１は自励発振回路１０１の近傍（自励発振回路１０１の外縁から１００μｍの範囲内）に配置される。自励発振回路１０１で使用している特性の異なる２種類の抵抗素子の抵抗値の変動値を検出するべく、特性変動検出回路１０２＿１に自励発振回路１０１の２種類の抵抗素子と同様の構成の抵抗素子を使用しているため、面内ばらつき等の影響を極力排除することで、検出する変動値の誤差を無くすことができる。これにより、自励発振回路１０１の２種類の抵抗素子の抵抗値の変動を少ない誤差で特性変動検出回路１０２＿１により、検出することができる。なお、特性変動検出回路１０２＿１は自励発振回路１０１の内部に配置されてもよい。
【００６６】
以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１により検出された情報を発振周波数調整回路１０１ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【００６７】
（変形例１）
本実施形態の変形例１に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。
【００６８】
図１１は、本変形例における周波数自動調整機能付自励発振回路の構成を示す図である。
【００６９】
図１１において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４と、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【００７０】
周波数自動調整機能付自励発振回路は、さらに、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力信号と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル１０４ａを保持する記憶部１０４を備える。
【００７１】
本変形例の周波数自動調整機能付自励発振回路は、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４を備え、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４では、１組の抵抗素子の抵抗値の比が異なり、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は、個別に、自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する、という点で本実施形態の構成と異なる。言い換えると、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４が備えられ、発振周波数調整テーブル１０４ａでは、特性変動検出回路１０２＿１の出力値、特性変動検出回路１０２＿２の出力値、特性変動検出回路１０２＿３の出力値および特性変動検出回路１０２＿４の出力値の組み合わせ毎に発振周波数調整値が対応付けられている、という点で本実施形態の構成と異なる。
【００７２】
図１１の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１については、本実施形態と同じなので説明を省略する。
【００７３】
図１２は本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の構成を示す図である。
【００７４】
特性変動検出回路１０２＿１は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿１ａおよび１０２＿１ｂを有する。
【００７５】
特性変動検出回路１０２＿２は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿２ａおよび１０２＿２ｂを有する。
【００７６】
特性変動検出回路１０２＿３は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿３ａおよび１０２＿３ｂを有する。
【００７７】
特性変動検出回路１０２＿４は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿４ａおよび１０２＿４ｂを有する。
【００７８】
検出回路ユニット１０２＿１ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿１とを有している。
【００７９】
検出回路ユニット１０２＿１ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿２とを有している。
【００８０】
検出回路ユニット１０２＿２ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ４＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ３＿１とを有している。
【００８１】
検出回路ユニット１０２＿２ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ４＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ３＿２とを有している。
【００８２】
検出回路ユニット１０２＿３ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ６＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ５＿１とを有している。
【００８３】
検出回路ユニット１０２＿３ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ６＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ５＿２とを有している。
【００８４】
検出回路ユニット１０２＿４ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ８＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ７＿１とを有している。
【００８５】
検出回路ユニット１０２＿４ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ８＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ７＿２とを有している。
【００８６】
図１３は、本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の内部動作を説明するための図である。
【００８７】
図１３では、抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率と、抵抗素子１０１ａ３＿１および１０１ａ４＿１の抵抗値の比率と、抵抗素子１０１ａ５＿１および１０１ａ６＿１の抵抗値の比率と、抵抗素子１０１ａ７＿１および１０１ａ８＿１の抵抗値の比率と、抵抗素子１０１ａ２＿２および１０１ａ１＿２の抵抗値の比率と、抵抗素子１０１ａ４＿２および１０１ａ３＿２の抵抗値の比率と、抵抗素子１０１ａ６＿２および１０１ａ５＿２の抵抗値の比率と、抵抗素子１０１ａ８＿２および１０１ａ７＿２の抵抗値の比率と、分圧出力電圧１０２＿１ｃ、１０２＿１ｄ、１０２＿２ｃ、１０２＿２ｄ、１０２＿３ｃ、１０２＿３ｄ、１０２＿４ｃ、１０２＿４ｄ、１０２＿１ｆ、１０２＿１ｇ、１０２＿２ｆ、１０２＿２ｇ、１０２＿３ｆ、１０２＿３ｇ、１０２＿４ｆおよび１０２＿４ｇと、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅと、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈと、コンパレータ１０２＿２ｂ１の出力１０２＿２ｅと、コンパレータ１０２＿２ｂ２の出力１０２＿２ｈと、コンパレータ１０２＿３ｂ１の出力１０２＿３ｅと、コンパレータ１０２＿３ｂ２の出力１０２＿３ｈと、コンパレータ１０２＿４ｂ１の出力１０２＿４ｅと、コンパレータ１０２＿４ｂ２の出力１０２＿４ｈとが、初期設定状態（図１３のＡ）、−方向０．００３変動状態（図１３のＢ）、−方向０．００６変動状態（図１３のＣ）、−方向０．００９変動状態（図１３のＤ）、＋方向０．００３変動状態（図１３のＥ）、＋方向０．００６変動状態（図１３のＦ）および＋方向０．００９変動状態（図１３のＧ）のそれぞれで示されている。
【００８８】
なお、初期設定状態とは、自励発振回路を内蔵した半導体集積回路をパッケージ封止し組み立てた時期、具体的には製品出荷時などの所定の時期の状態である。そして、−方向０．００３変動状態とは初期状態から抵抗値（特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の特性の異なる２種類の抵抗素子のいずれか一方の抵抗値の比率）が−方向に０．００３変動した状態であり、＋方向０．００３変動状態とは初期状態から抵抗値（特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の特性の異なる２種類の抵抗素子のいずれか他方の抵抗値の比率）が＋方向に０．００３変動した状態である。同様に、−方向０．００６変動状態とは初期状態から抵抗値が−方向に０．００６変動した状態であり、＋方向０．００６変動状態とは初期状態から抵抗値が＋方向に０．００６変動した状態である。−方向０．００９変動状態とは初期状態から抵抗値が−方向に０．００９変動した状態であり、＋方向０．００９変動状態とは初期状態から抵抗値が＋方向に０．００９変動した状態である。
【００８９】
初期設定状態において、特性変動検出回路１０２＿１の抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率を１．００１：０．９９９に設定すると、分圧出力電圧１０２＿１ｃが０．４９９５、分圧出力電圧１０２＿１ｄが０．５００５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが１となる。
【００９０】
初期設定状態において、特性変動検出回路１０２＿１の抵抗素子１０１ａ１＿２および１０１ａ２＿２の抵抗値の比率を０．９９９：１．００１に設定すると、分圧出力電圧１０２＿１ｆが０．５００５、分圧出力電圧１０２＿１ｇが０．４９９５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが０となる。
【００９１】
特性変動検出回路１０２＿２の抵抗素子１０１ａ３＿１および１０１ａ４＿１の抵抗値の比率を１．００２：０．９９８に設定すると、分圧出力電圧１０２＿２ｃが０．４９９、分圧出力電圧１０２＿２ｄが０．５０１となる。その結果、コンパレータ１０２＿２ｂ１の出力１０２＿２ｅが１となる。
【００９２】
初期設定状態において、特性変動検出回路１０２＿２の抵抗素子１０１ａ３＿２および１０１ａ４＿２の抵抗値の比率を０．９９８：１．００２に設定すると、分圧出力電圧１０２＿２ｆが０．５０１、分圧出力電圧１０２＿２ｇが０．４９９となる。その結果、コンパレータ１０２＿２ｂ２の出力１０２＿２ｈが０となる。
【００９３】
特性変動検出回路１０２＿３の抵抗素子１０１ａ５＿１および１０１ａ６＿１の抵抗値の比率を１．００３：０．９９７に設定すると、分圧出力電圧１０２＿３ｃが０．４９８５、分圧出力電圧１０２＿３ｄが０．５０１５となる。その結果、コンパレータ１０２＿３ｂ１の出力１０２＿３ｅが１となる。
【００９４】
初期設定状態において、特性変動検出回路１０２＿３の抵抗素子１０１ａ５＿２および１０１ａ６＿２の抵抗値の比率を０．９９７：１．００３に設定すると、分圧出力電圧１０２＿３ｆが０．５０１５、分圧出力電圧１０２＿３ｇが０．４９８５となる。その結果、コンパレータ１０２＿３ｂ２の出力１０２＿３ｈが０となる。
【００９５】
特性変動検出回路１０２＿４の抵抗素子１０１ａ７＿１および１０１ａ８＿１の抵抗値の比率を１．００４：０．９９６に設定すると、分圧出力電圧１０２＿４ｃが０．４９８、分圧出力電圧１０２＿４ｄが０．５０２となる。その結果、コンパレータ１０２＿４ｂ１の出力１０２＿４ｅが１となる。
【００９６】
初期設定状態において、特性変動検出回路１０２＿４の抵抗素子１０１ａ７＿２および１０１ａ８＿２の抵抗値の比率を０．９９６：１．００４に設定すると、分圧出力電圧１０２＿４ｆが０．５０２、分圧出力電圧１０２＿４ｇが０．４９８となる。その結果、コンパレータ１０２＿４ｂ２の出力１０２＿４ｈが０となる。
【００９７】
初期設定状態における比較値を特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の順で出力し、出力１０２＿１ｅ、１０２＿２ｅ、１０２＿３ｅ、１０２＿４ｅ、１０２＿１ｈ、１０２＿２ｈ、１０２＿３ｈおよび１０２＿ｈの順で８ビットの信号を構成すると信号は１１１１００００となって制御部１０３に入力される。
【００９８】
ここで、抵抗値の比率が初期設定状態から０．００３小さくなった場合、図１３のＢに示されるように、０１１１００００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００６小さくなった場合、図１３のＣに示されるように、０００１００００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００９小さくなった場合、図１３のＤに示されるように、００００００００の信号が制御部１０３に入力される。
【００９９】
一方、抵抗値の比率が初期設定状態から０．００３大きくなった場合、図１３のＥに示されるように、１１１１１０００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００６大きくなった場合、図１３のＦに示されるように、１１１１１１００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００９大きくなった場合、図１３のＧに示されるように、１１１１１１１１の信号が制御部１０３に入力される。
【０１００】
図１４Ａは、本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の詳細な構成を示す図である。
【０１０１】
図１４Ａに示されるように、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２がＰ型抵抗素子であり、その抵抗層がＰ型拡散層により構成されている。抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２がＮ型抵抗素子であり、その抵抗層がＮ型拡散層により構成されている。
【０１０２】
なお、図１４Ｂに示されるように、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２がＮ型抵抗素子であり、抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２がＰ型抵抗素子であってもよい。
【０１０３】
これにより、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２と抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２とが抵抗値の変動について図５に示されるような相関を持つ。よって、製品出荷後に、自励発振回路１０１の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。
【０１０４】
図１５は、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４つまり検出回路ユニット１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａおよび１０２＿４ｂのそれぞれから独立に出力された８ビット信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１０５】
特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力から構成される８ビットの信号が制御部１０３にデジタル信号として入力される。この入力されたデジタル信号は制御部１０３の変換テーブル１０３ａにより予め設定された記憶部１０４のアドレスに変換され、記憶部１０４の指定されたアドレスに記載された４ビットの発振周波数調整値が発振周波数調整回路１０１ａに入力されることで、自励発振回路１０１の発振周波数が決定される。
【０１０６】
以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４により検出された情報を発振周波数調整回路１０１ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１０７】
また、４つの特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４が備えられ、それぞれには抵抗値の比が変えられた抵抗素子の組が設けられるため、抵抗値の変化の方向だけでなく変化量を検出することができる。従って、微小な変化量毎に詳細に自励発振回路１０１の発振周波数を変更することができる。
【０１０８】
（変形例２）
本実施形態の変形例２に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。
【０１０９】
図１６Ａは、本変形例における特性変動検出回路１０２＿１の詳細な構成を示す図である。
【０１１０】
図１６Ａにおいて、特性変動検出回路１０２＿１の１組の抵抗素子は、異なる導電型でなく、異なる不純物濃度の拡散層より構成される異なる抵抗素子を含んでいる点で本実施形態と異なっている。つまり、抵抗素子１０１ａ１＿１および１０１ａ２＿２が不純物濃度Ａの抵抗素子であり、その抵抗層が不純物濃度Ａの拡散層により構成され、抵抗素子１０１ａ２＿１および１０１ａ１＿２が不純物濃度Ａと異なる不純物濃度Ｂの抵抗素子であり、その抵抗層が不純物濃度Ｂの拡散層により構成されている点で本実施形態と異なっている。不純物濃度を調整して拡散層を形成することで抵抗値が応力の変化に対して逆方向に異なる変化量で変化する拡散層を形成できる。
【０１１１】
なお、図１６Ｂに示されるように、抵抗素子１０１ａ１＿１および１０１ａ２＿２が不純物濃度Ｂの抵抗素子であり、抵抗素子１０１ａ２＿１および１０１ａ１＿２が不純物濃度Ａの抵抗素子であってもよい。
【０１１２】
ここで、図１６Ａの構成を変形例１の周波数自動調整機能付自励発振回路に適用した場合、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は図１７Ａに示される構成となる。つまり、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２が不純物濃度Ａの拡散層より構成され、抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２が不純物濃度Ｂの拡散層より構成されるものとなる。
【０１１３】
また、図１６Ｂの構成を変形例１の周波数自動調整機能付自励発振回路に適用した場合、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は図１７Ｂに示される構成となる。つまり、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２が不純物濃度Ｂの拡散層で構成され、抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２が不純物濃度Ａの拡散層で構成されるものとなる。
【０１１４】
以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２と抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２とが抵抗値の変動について図５に示されるような相関を持つ。よって、製品出荷後に、自励発振回路１０１の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。
【０１１５】
（第２の実施形態）
本発明の第２の実施形態の周波数自動調整機能付自励発振回路について第１の実施形態と異なる点を中心に説明する。
【０１１６】
図１８は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【０１１７】
図１８において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【０１１８】
周波数自動調整機能付自励発振回路は、記憶部１０６が、出荷検査時（所定の時期）の特性変動検出回路１０２＿１の出力信号である出荷時検出信号（第１信号）１０４ｃと出荷後検査時（所定の時期より後の時期）の特性変動検出回路１０２＿１の出力信号である出荷後検出信号（第２信号）との演算結果と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル（第２テーブル）１０４ｂと、出荷時検出信号１０４ｃと、出荷時検出信号１０４ｃと対応付けられた基準信号の発振周波数調整値１０４ｄとを保持する点で第１の実施形態と異なる。
【０１１９】
従って、制御部１０３は、出荷後検査時において、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御し、出荷検査時において、出荷時検出信号１０４ｃと対応付けられた基準信号の周波数の発振周波数調整値１０４ｄに基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。
【０１２０】
言い換えると、周波数自動調整機能付自励発振回路は、記憶部１０６が、出荷検査時の特性変動検出回路１０２＿１の出力値（デジタル信号）である出荷時検出信号１０４ｃが格納された出荷検査時特性変動検出記録記憶部１０６ｃと、出荷検査後の特性変動検出回路１０２＿１の出力値と出荷時検出信号１０４ｃとの演算結果毎に発振周波数調整値が対応付けられた発振周波数調整テーブル１０４ｂが格納された変動周波数補正値変換テーブル記憶部１０６ａと、出荷検査時に発振周波数調整回路１０１ａに入力する発振周波数調整値１０４ｄが格納された出荷検査時発振周波数調整値記憶部１０６ｂとを有する点で第１の実施形態と異なる。
【０１２１】
従って、制御部１０３は、特性変動検出回路１０２＿１から出力された出荷時検出信号１０４ｃを出荷検査時に出荷検査時特性変動検出記録記憶部１０６ｃに入力する機能と、出荷検査後に特性変動検出回路１０２＿１から出力された出荷後検出信号と出荷検査時特性変動検出記録記憶部１０６ｃの出荷時検出信号１０４ｃとを演算し、演算結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂの発振周波数調整値との演算処理を行い、演算結果を発振周波数調整回路１０１ａへ入力する機能とを有する。
【０１２２】
ここで、制御部１０３は、出荷検査時以降の一定期間毎（例えば、秒、分又は日単位の期間毎）に、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。言い換えると、制御部１０３は、リアルタイムで特性変動検出回路１０２＿１の状態を検出して自励発振回路１０１の周波数調整を行う。
【０１２３】
図１８の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１および特性変動検出回路１０２＿１については、第１の実施形態と同じなので説明を省略する。
【０１２４】
図１９は、本実施形態における特性変動検出回路１０２＿１から出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１２５】
出荷検査時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの出力の値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は、制御部１０３の変換テーブル１０３ｂにより予め設定された記憶部１０６のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部１０６ｃに出荷時検出信号１０４ｃとして格納される。また、自励発振回路１０１の所望の発振周波数を実現する発振周波数調整値１０４ｄが出荷時検出信号１０４ｃに対応付けて４ビットの信号で出荷検査時発振周波数調整値記憶部１０６ｂに格納される。
【０１２６】
出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は出荷後検出信号として出荷時検出信号１０４ｃとの間で制御部１０３により演算処理される。この演算結果は制御部１０３の変換テーブル１０３ｃにより予め設定された変動周波数補正値変換テーブル記憶部１０６ａのアドレスに変換される。そして、制御部１０３は、この変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された４ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂに格納されている４ビットの発振周波数調整値１０４ｄとを変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果を発振周波数調整回路１０１ａに入力して、自励発振回路１０１の発振周波数を決定する。
【０１２７】
以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１により検出された情報を発振周波数調整回路１０１＿ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１２８】
また、出荷検査時発振周波数調整値記憶部１０６ｂに出荷検査時の発振周波数調整値１０４ｄが格納され、さらに出荷検査時の特性変動検出回路１０２＿１の出力が出荷検査時特性変動検出記録記憶部１０６ｃに格納される。従って、自励発振回路１０１内で使用している特性の異なる複数種類の抵抗素子の抵抗値のばらつきを吸収することができ、特性の異なる複数種類の抵抗素子の抵抗値のばらつきによる発振周波数調整値の誤差を無くすことができる。
【０１２９】
また、リアルタイムに発振周波数が補正されるため、発振周波数が不安定になるのを抑えることができる。
【０１３０】
なお、本実施形態の周波数自動調整機能付自励発振回路において、変形例２のように特性変動検出回路１０２＿１の１組の抵抗素子が異なる不純物濃度の拡散層より構成されてもよい。
【０１３１】
（変形例３）
本実施形態の変形例３に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。
【０１３２】
図２０は、本変形例における周波数自動調整機能付自励発振回路の構成を示す図である。
【０１３３】
図２０において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４と、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【０１３４】
周波数自動調整機能付自励発振回路は、出荷時検出信号１０４ｃと出荷後検出信号との演算結果と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル１０４ｂと、出荷時検出信号１０４ｃと、出荷時検出信号１０４ｃと対応付けられた基準信号の発振周波数調整値１０４ｄとを保持する記憶部１０６を備える。
【０１３５】
従って、制御部１０３は、出荷後検査時において、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御し、出荷検査時において、出荷時検出信号１０４ｃと対応付けられた基準信号の周波数の発振周波数調整値１０４ｄに基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。
【０１３６】
本変形例の周波数自動調整機能付自励発振回路は、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４を備え、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４では、１組の抵抗素子の抵抗値の比が異なり、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は、個別に、自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する、という点で本実施形態の構成と異なる。言い換えると、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４が備えられ、発振周波数調整テーブル１０４ｂでは、特性変動検出回路１０２＿１の出力値、特性変動検出回路１０２＿２の出力値、特性変動検出回路１０２＿３の出力値および特性変動検出回路１０２＿４の出力値の組み合わせと出荷時検出信号１０４ｃとの演算結果毎に周波数の調整値が対応付けられている、という点で本実施形態の構成と異なる。
【０１３７】
図２０の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１の動作については、第１の実施形態と同じなので説明を省略する。また、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の動作については、変形例１と同じなので説明を省略する。
【０１３８】
図２１は、本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４つまり検出回路ユニット１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａおよび１０２＿４ｂのそれぞれから独立に出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１３９】
出荷検査時においては、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力１０２＿１ｅ、１０２＿１ｈ、１０２＿２ｅ、１０２＿２ｈ、１０２＿３ｅ、１０２＿３ｈ、１０２＿４ｅおよび１０２＿４ｈの値が制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で８ビットの信号として検出される。この検出信号は、制御部１０３の変換テーブル１０３ｂにより予め設定された記憶部１０６のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部１０６ｃに出荷時検出信号１０４ｃとして格納される。また、自励発振回路１０１の所望の発振周波数を実現する発振周波数調整値１０４ｄが出荷時検出信号１０４ｃに対応付けて４ビットの信号で出荷検査時発振周波数調整値記憶部１０６ｂに格納される。
【０１４０】
出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力１０２＿１ｅ、１０２＿１ｈ、１０２＿２ｅ、１０２＿２ｈ、１０２＿３ｅ、１０２＿３ｈ、１０２＿４ｅおよび１０２＿４ｈの値が制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で８ビットの信号として検出される。この検出信号は、出荷後検出信号として出荷時検出信号１０４ｃとの間で制御部１０３により演算処理される。この演算結果は制御部１０３の変換テーブル１０３ｃにより予め設定された変動周波数補正値変換テーブル記憶部１０６ａのアドレスに変換される。そして、制御部１０３は、この変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された４ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂに格納されている４ビットの発振周波数調整値１０４ｄとを変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果を発振周波数調整回路１０１ａに入力して、自励発振回路１０１の発振周波数を決定する。
【０１４１】
以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４により検出された情報を発振周波数調整回路１０１＿ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１４２】
また、出荷検査時発振周波数調整値記憶部１０６ｂに出荷検査時の発振周波数調整値１０４ｄが格納され、さらに出荷検査時の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力が出荷検査時特性変動検出記録記憶部１０６ｃに格納される。従って、自励発振回路１０１内で使用している特性の異なる複数種類の抵抗素子の抵抗値のばらつきを吸収することができ、特性の異なる複数種類の抵抗素子の抵抗値のばらつきによる発振周波数調整値の誤差を無くすことができる。
【０１４３】
さらに、検出回路ユニット１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａおよび１０２＿４ｂのそれぞれの１組の抵抗素子が抵抗値の変動について図５に示されるような相関を持つ。従って、製品出荷後に、自励発振回路１０１の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。変化量毎に詳細に発振周波数調整回路１０１ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１４４】
（第３の実施形態）
本発明の第３の実施形態に係る周波数自動調整機能付自励発振回路について第２の実施形態と異なる点を中心に説明する。
【０１４５】
図２２は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【０１４６】
図２２において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【０１４７】
周波数自動調整機能付自励発振回路は、制御部１０３が、出荷検査時以降の一定期間後（例えば、秒、分又は日単位の期間後）に、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する点で第２の実施形態と異なる。
【０１４８】
言い換えると、制御部１０３が、変動周波数補正値変換テーブル記憶部１０６ａからの出力と発振周波数調整値１０４ｄとの演算処理結果が入力されて保持されるラッチ回路と、カウンタとを有し、カウンタにより一定時間毎にラッチ回路に記憶したデータを発振周波数調整回路１０１ａへ入力する点で第２の実施形態と異なる。
【０１４９】
図２２の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１および特性変動検出回路１０２＿１については、第１の実施形態と同じなので説明を省略する。
【０１５０】
図２３は、本実施形態における特性変動検出回路１０２＿１から出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１５１】
出荷検査時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は、制御部１０３の変換テーブル１０３ｂにより予め設定された記憶部１０６のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部１０６ｃに出荷時検出信号１０４ｃとして格納される。また、自励発振回路１０１の所望の発振周波数を実現する発振周波数調整値１０４ｄが出荷時検出信号１０４ｃに対応付けて４ビットの信号で出荷検査時発振周波数調整値記憶部１０６ｂに格納される。
【０１５２】
出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は２ビットの信号として検出される。この検出信号は出荷後検出信号として出荷時検出信号１０４ｃとの間で制御部１０３により演算処理される。この演算結果は制御部１０３の変換テーブル１０３ｃにより予め設定された変動周波数補正値変換テーブル記憶部１０６ａのアドレスに変換される。そして、制御部１０３は、この変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された４ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂに格納している４ビットの発振周波数調整値１０４ｄとを変動周波数補正値変換テーブル記憶部１０６ａｂの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果をラッチ回路に入力し、カウンタにより一定時間毎に発振周波数調整回路１０１ａに入力して、自励発振回路１０１の発振周波数を決定する。
【０１５３】
以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１により検出された情報を発振周波数調整回路１０１＿ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１５４】
なお、本実施形態の周波数自動調整機能付自励発振回路において、変形例２のように特性変動検出回路１０２＿１の１組の抵抗素子が異なる不純物濃度の拡散層より構成されてもよい。また、変形例３のような複数の特性変動検出回路を備える構成が適用されてもよい。
【０１５５】
以上、本発明の周波数自動調整機能付自励発振回路について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１５６】
例えば、上記実施形態の周波数自動調整機能付自励発振回路において、発振周波数調整回路１０１ａは、図２４に示されるように、コンパレータ２３０の入力と基準電圧との間に設けられてもよい。
【０１５７】
また、上記実施形態の周波数自動調整機能付自励発振回路において、特性変動検出回路１０２＿１の１組の抵抗素子は、自身への応力の変化に対して異なる方向かつ異なる変化率で抵抗値が変化する素子であるとした。しかし、特性変動検出回路１０２＿１の１組の抵抗素子は、自身への応力の変化に対して単に異なる方向に抵抗値が変化する素子であってもよいし、単に異なる変化率で抵抗値が変化する素子であってもよい。また、特性変動検出回路１０２＿１の１組の抵抗素子は、自身にかかる熱の変化に対して異なる抵抗値の変化を示す素子、例えば正負の逆の熱特性を持つ素子であってもよい。この場合には、自励発振回路１０１周辺で発生する熱を検出、つまり自励発振回路１０１周辺の熱による自励発振回路１０１の抵抗素子の抵抗値の変化を検出し、この変化に基づく基準信号の周波数の変化を抑えるように発振周波数調整回路１０１ａを制御することができる。
【０１５８】
また、上記実施形態の周波数自動調整機能付自励発振回路は半導体集積回路に備えられ、同じく半導体集積回路に備えられる半導体内部回路に、周波数調整された周波数自動調整機能付自励発振回路の基準信号が供給されてもよい。
【産業上の利用可能性】
【０１５９】
本発明は、周波数自動調整機能付自励発振回路として有用であり、高精度な発振周波数精度の実現が可能になるので、特にＵ−ＡＲＴ通信等に使用する基準クロック発生回路等として有用である。
【符号の説明】
【０１６０】
１０１、３００ 自励発振回路
１０１ａ 発振周波数調整回路
１０１ａ１、１０１ａ２ 抵抗
１０１ａ１＿１、１０１ａ１＿２、１０１ａ２＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿１、１０１ａ３＿２、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿１、１０１ａ５＿２、１０１ａ６＿２、１０１ａ７＿１、１０１ａ８＿１、１０１ａ７＿２、１０１ａ８＿２、２１０、２５５、２５６、２５７、２６５、２６６、２６７ 抵抗素子
１０１ｂ 基準信号生成回路
１０２＿１、１０２＿２、１０２＿３、１０２＿４ 特性変動検出回路
１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａ、１０２＿４ｂ 検出回路ユニット
１０２＿１ｂ１、１０２＿１ｂ２、１０２＿２ｂ１、１０２＿２ｂ２、１０２＿３ｂ１、１０２＿３ｂ２、１０２＿４ｂ１、１０２＿４ｂ２、２３０ コンパレータ
１０２＿１ｃ、１０２＿１ｄ、１０２＿１ｆ、１０２＿１ｇ、１０２＿２ｃ、１０２＿２ｄ、１０２＿３ｃ、１０２＿３ｄ、１０２＿４ｃ、１０２＿４ｄ、１０２＿２ｆ、１０２＿２ｇ、１０２＿３ｆ、１０２＿３ｇ、１０２＿４ｆ、１０２＿４ｇ 分圧出力電圧
１０２＿１ｅ、１０２＿１ｈ、１０２＿２ｅ、１０２＿２ｈ、１０２＿３ｅ、１０２＿３ｈ、１０２＿４ｅ、１０２＿４ｈ 出力
１０３ 制御部
１０３ａ、１０３ｂ、１０３ｃ 変換テーブル
１０４、１０６ 記憶部
１０４ａ、１０４ｂ 発振周波数調整テーブル
１０４ｃ 出荷時検出信号
１０４ｄ 発振周波数調整値
１０６ａ 変動周波数補正値変換テーブル記憶部
１０６ｂ 出荷検査時発振周波数調整値記憶部
１０６ｃ 出荷検査時特性変動検出記録記憶部
２２０ 容量素子
２４０ 波形整形回路
２５１、２５２、２６１、２６２ スイッチ
２５３、２５４、２６３、２６４ インバータ
３０２ 整合抵抗器
３０４ 充電コンデンサ
３０８ 比較器
３１０ ラッチ
３１２ パルス発生器
３１４ 放電スイッチ
４０２Ａ、４０２Ｂ、４０２Ｃ ＮＭＯＳデバイス
【技術分野】
【０００１】
本発明は、基準クロックを生成する自励発振回路に関するもので、特に自励発振回路周辺の状態変化に対する自励発振特性の変動の制御に関するものである。
【背景技術】
【０００２】
従来の自励発振回路は、抵抗および容量を含む受動素子で構成されたＲＣ発振器や、全体として負（−１以下）のゲインを持つ複数個の遅延要素をリング状に結合した構成をもつ発振回路が知られている。特にＲＣ発振器は、特許文献１に示されている通り、時定数を作る抵抗素子Ｒおよび容量素子Ｃのうち、特性変動の大きい抵抗素子Ｒについて特性の異なる２種類の抵抗素子Ｒ１と抵抗素子Ｒ２とを組み合わせて使用し互いの特性を打ち消しあうことで、高性能な発振周波数精度を保証できることが知られている。
【０００３】
以下、従来の自励発振回路について図を用いて説明する。
【０００４】
図２５Ａは、例えば特許文献１に記載の従来の自励発振回路の構成を示す図である。
【０００５】
この自励発振回路３００は、温度特性の異なる抵抗素子で構成され、自励発振周波数を決定する整合抵抗器３０２と、充電コンデンサ３０４と、比較器３０８と、ラッチ３１０と、パルス発生器３１２と、放電スイッチ３１４とから構成されている。
【０００６】
以上のように構成された自励発振回路３００について、以下でその動作を説明する。
【０００７】
整合抵抗器３０２と充電コンデンサ３０４とは、充電コンデンサ３０４を充電するとともに振動信号ＶＲＡＭＰを作る。比較器３０８は、振動信号ＶＲＡＭＰを受け取る。振動信号ＶＲＡＭＰがＶＤＤ／２の値に達すると、比較器３０８は、ラッチ３１０のＳＥＴ入力が受け取る比較器信号を発生する。ラッチ３１０は、クロツクパルス信号を発生させるパルス発生器３１２に信号を出力する。クロツクパルス信号が発生されると、放電スイッチ３１４に信号が送られ、充電コンデンサ３０４が放電される。これらのプロセスを繰り返し自励発振動作が行われている。
【０００８】
次に整合抵抗器３０２について図２５Ｂを用いて詳細に説明する。
【０００９】
整合抵抗器３０２は、抵抗器Ｒ１＋、Ｒ１−、Ｒ２＋、Ｒ２−、Ｒ３＋、Ｒ３−、Ｒ４＋およびＲ４−を含む。整合抵抗器３０２の各抵抗器は、正あるいは負の温度係数をもつ。正の温度係数をもつ抵抗器の抵抗は、温度の増加とともに上昇する。反対に、負の温度係数をもつ抵抗器の抵抗は、温度の増加とともに減少する。また整合抵抗器３０２は、ＮＭＯＳデバイス４０２Ａ〜４０２Ｃを含む。各ＮＭＯＳデバイス４０２Ａ〜４０２Ｃに信号ビットが入力されると、信号ビットが入力されたＮＭＯＳデバイス４０２Ａ〜４０２Ｃが導通し、結果として抵抗器が短絡して整合抵抗器３０２の全抵抗値が変更される。この信号ビットは、整合抵抗器３０２の抵抗値が各抵抗器の動作温度および供給電圧レベルの変動に無関係な一定の抵抗値になるように入力されていた。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５８８９４４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記の構成では、自励発振回路を搭載した半導体集積回路をパッケージ封止し、製造出荷時に発振周波数を調整しても、出荷後に、基板セット等への取り付け時の半田リフローによる熱が発生する。また、周囲温度および周囲湿度の変化等の周囲の環境の変化による基板の反り、ならびにパッケージ自身からの曲げおよび引っ張りによる応力の変化も発生する。これらにより、自励発振回路内の時定数を生成する抵抗素子Ｒにピエゾ効果による特性変動が生じ、自励発振回路の発振周波数が変動する。従って、従来の自励発振回路は、Ｕ−ＡＲＴ（Universal Asynchronous Receiver Transmitter）通信等で必要な高精度な発振周波数を維持することが難しいという問題点を有している。
【００１２】
本発明は、上記従来の問題点を解決するもので、自励発振回路周辺の状態変化による発振周波数の変化を抑えることができる周波数自動調整機能付自励発振回路およびそれを用いた半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様に係る周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路と、前記基準信号の周波数を調整する発振周波数調整回路とを有する自励発振回路と、互いに特性の異なる１組の抵抗素子を含み、前記１組の抵抗素子の抵抗値の変化の違いにより前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する検出回路と、前記検出回路の出力信号に基づいて前記発振周波数調整回路による周波数調整を制御する制御部とを備えることを特徴とする。
【００１４】
このような構成により、自励発振回路の周辺状態を検出する特性変動検出回路を有し、検出結果に基づいて自励発振回路の発振周波数を調整することにより、高精度な発振周波数精度を実現するという効果を得ることができる。
【発明の効果】
【００１５】
本発明による周波数自動調整機能付自励発振回路は、高精度な発振周波数精度を実現するという効果を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【図２】本発明の第１の実施形態における自励発振回路の構成を示す図である。
【図３Ａ】本発明の第１の実施形態における自励発振回路の発振周波数調整回路の詳細な構成を示す図である。
【図３Ｂ】本発明の第１の実施形態における発振周波数調整回路の抵抗素子の抵抗値の変化を示す真理値表である。
【図３Ｃ】本発明の第１の実施形態における発振周波数調整回路の抵抗素子の抵抗値の変化を示す真理値表である。
【図４】本発明の第１の実施形態における特性変動検出回路の構成を示す図である。
【図５】本発明の第１の実施形態における抵抗素子に加わる応力による抵抗値の変動の相関を示す図である。
【図６Ａ】本発明の第１の実施形態における特性変動検出回路の詳細な構成を示す図である。
【図６Ｂ】本発明の第１の実施形態における特性変動検出回路の詳細な構成を示す図である。
【図７】本発明の第１の実施形態における自励発振回路の経時変化による出荷時の発振周波数からの変動率を示す図である。
【図８】本発明の第１の実施形態における特性変動検出回路の内部動作を説明するための図である。
【図９】本発明の第１の実施形態における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図１０】本発明の第１の実施形態における半導体集積回路における自励発振回路および特性変動回路の物理的な配置を示すレイアウト図である。
【図１１】本発明の第１の実施形態の変形例１における周波数自動調整機能付自励発振回路の構成を示す図である。
【図１２】本発明の第１の実施形態の変形例１における特性変動検出回路の構成を示す図である。
【図１３】本発明の第１の実施形態の変形例１における特性変動検出回路の内部動作を説明するための図である。
【図１４Ａ】本発明の第１の実施形態の変形例１における特性変動検出回路の詳細な構成を示す図である。
【図１４Ｂ】本発明の第１の実施形態の変形例１における特性変動検出回路の詳細な構成を示す図である。
【図１５】本発明の第１の実施形態の変形例１における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図１６Ａ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１６Ｂ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１７Ａ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１７Ｂ】本発明の第１の実施形態の変形例２における特性変動検出回路の詳細な構成を示す図である。
【図１８】本発明の第２の実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【図１９】本発明の第２の実施形態における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図２０】本発明の第２の実施形態の変形例３における周波数自動調整機能付自励発振回路の構成を示す図である。
【図２１】本発明の第２の実施形態の変形例３における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図２２】本発明の第３の実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【図２３】本発明の第３の実施形態における特性変動検出回路から出力されたデジタル信号により自励発振回路の発振周波数調整を実施するフローを示す図である。
【図２４】本発明の実施形態の変形例における自励発振回路の構成を示す図である。
【図２５Ａ】従来の自励発振回路の構成を示す図である。
【図２５Ｂ】従来の自励発振回路の整合抵抗器の構成を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照しながら以下で説明する。なお、以下の実施形態において同じ符号を付した構成要素の同様の動作については再度の説明を省略する場合がある。
【００１８】
（第１の実施形態）
本発明の第１の実施形態に係る周波数自動調整機能付自励発振回路について説明する。
【００１９】
図１は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【００２０】
図１において、周波数自動調整機能付自励発振回路は、基準信号（基準クロック）を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子（抵抗変化素子）を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号（デジタル信号）を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御するＰＬＣ（Programmable Logic Circuit）等の制御部１０３とを備える。
【００２１】
周波数自動調整機能付自励発振回路は、さらに、特性変動検出回路１０２＿１の出力信号と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル（第１テーブル）１０４ａとを保持するメモリ等の記憶部１０４を備える。
【００２２】
特性変動検出回路１０２＿１は、自励発振回路１０１の近傍もしくは内部に配置される。
【００２３】
制御部１０３は、特性変動検出回路１０２＿１の出力信号に対応する発振周波数調整値を発振周波数調整テーブル１０４ａから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。言い換えると、制御部１０３は、発振周波数調整テーブル１０４ａのデータを発振周波数調整回路１０１ａに入力する。
【００２４】
発振周波数調整回路１０１ａは、特性変動検出回路１０２＿１の１組の抵抗素子のうちの少なくとも１つと同じ構成の抵抗素子を含む。
【００２５】
特性変動検出回路１０２＿１の１組の抵抗素子は、Ｐ型拡散層より構成される抵抗素子と、Ｎ型拡散層より構成される抵抗素子とを含む。
【００２６】
特性変動検出回路１０２＿１の１組の抵抗素子の抵抗値は、抵抗素子にかかる応力に対して異なる変化を示し、特性変動検出回路１０２＿１は、周辺状態として自励発振回路１０１周辺で発生する応力を検出する。
【００２７】
記憶部１０４は、不揮発性のメモリで構成される。なお、記憶部１０４は、ＳＲＡＭやＤＲＡＭのような揮発性メモリでも構成できるが、フラッシュメモリ、ＥＥＰＲＯＭおよびＦｅＲＡＭ等の不揮発性メモリをもちいることにより、非動作時に記憶部１０４に電源を供給する必要がなくなるという効果を有する。
【００２８】
図１の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。
【００２９】
図２は、本実施形態における自励発振回路１０１の構成を示す図である。
【００３０】
自励発振回路１０１は、制御部１０３の出力信号（情報）に基づいて、発振周波数調整回路１０１ａの特性の異なる２種類の抵抗素子１０１ａ１および１０１ａ２の抵抗値を変更し、任意の時定数を得る。
【００３１】
基準信号生成回路１０１ｂは、抵抗素子２１０と容量素子２２０とで構成された時定数発生回路（ＲＣ発振回路）と、時定数発生回路で発生した電圧と基準電圧とを比較するコンパレータ２３０とを有する。基準信号生成回路１０１ｂでは、コンパレータ２３０からの出力信号により容量素子２２０にチャージされた電荷をディスチャージすることで一定のタイミングでチャージとディスチャージとが繰り返され、一定のタイミングで信号が波形整形回路２４０に入力されることで基準信号が生成される。
【００３２】
図３Ａは、本実施形態における自励発振回路１０１の発振周波数調整回路１０１ａの詳細な構成を示す図である。
【００３３】
発振周波数調整回路１０１ａは、直列接続された抵抗１０１ａ１と抵抗１０１ａ２とを有する。抵抗１０１ａ１は、スイッチ２５１および２５２と、インバータ２５３および２５４と、第１の種類の抵抗素子としての同じ構成の抵抗値Ｒａの抵抗素子２５５、２５６および２５７とを有する。同様に、抵抗１０１ａ２は、スイッチ２６１および２６２と、インバータ２６３および２６４と、第２の種類の抵抗素子としての同じ構成の抵抗値Ｒｂの抵抗素子２６５、２６６および２６７とを有する。
【００３４】
抵抗１０１ａ１の抵抗値の変更は、入力１と入力２とに入力されるデジタル信号により行われ、スイッチ２５１および２５２により抵抗素子２５５、２５６および２５７を選択し、１つの抵抗１０１ａ１当たりの抵抗値を０からＲａ×３まで選択することにより行われる。このときの入力１および入力２による抵抗１０１ａ１の抵抗値の変化は図３Ｂの真理値表で示される。また同様に、抵抗１０１ａ２の抵抗値の変更は、入力３と入力４と入力されるデジタル信号により行われ、スイッチ２６１および２６２により抵抗素子２６５、２６６および２６７を選択し、１つの抵抗１０１ａ２当たりの抵抗値を０からＲｂ×３まで選択することにより行われる。このときの入力３および入力４による抵抗１０１ａ２の抵抗値の変化は図３Ｃの真理値表で示される。
【００３５】
なお、抵抗素子２５５、２５６および２５７として異なる構成の抵抗素子、例えば抵抗値の異なる抵抗素子が用いられてもよいし、抵抗素子２６５、２６６および２６７として異なる構成の抵抗素子が用いられてもよい。
【００３６】
図４は、本実施形態における特性変動検出回路１０２＿１の構成を示す図である。
【００３７】
特性変動検出回路１０２＿１は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿１ａおよび１０２＿１ｂを有する。
【００３８】
検出回路ユニット１０２＿１ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿１とを有している。
【００３９】
検出回路ユニット１０２＿１ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１の抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿２とを有している。
【００４０】
検出回路ユニット１０２＿１ａでは、第１の電源から抵抗素子１０１ａ１＿１、抵抗素子１０１ａ２＿１および第２の電源がシリアルに接続され、かつ第１の電源から抵抗素子１０１ａ２＿１、抵抗素子１０１ａ１＿１および第２の電源がシリアルに接続されている。
【００４１】
検出回路ユニット１０２＿１ａは、抵抗素子１０１ａ１＿１と抵抗素子１０１ａ２＿１との分圧出力電圧１０２＿１ｃが一方の入力端子に入力されるコンパレータ１０２＿１ｂ１を有する。コンパレータ１０２＿１ｂ１の他方の入力端子には、抵抗素子１０１ａ１＿１と抵抗素子１０１ａ２＿１との分圧出力電圧１０２＿１ｄが基準電圧入力として入力されている。コンパレータ１０２＿１ｂ１は、２つの入力端子に入力された分圧出力電圧を比較し、比較結果としての出力（比較値）１０２＿１ｅをその出力端子から出力している。
【００４２】
検出回路ユニット１０２＿１ｂでは、第１の電源から抵抗素子１０１ａ１＿２、抵抗素子１０１ａ２＿２および第２の電源がシリアルに接続され、かつ第１の電源から抵抗素子１０１ａ２＿２、抵抗素子１０１ａ１＿２および第２の電源がシリアルに接続されている。
【００４３】
検出回路ユニット１０２＿１ｂは、抵抗素子１０１ａ１＿２と抵抗素子１０１ａ２＿２との分圧出力電圧１０２＿１ｆが一方の入力端子に入力されるコンパレータ１０２＿１ｂ２を有する。コンパレータ１０２＿１ｂ２の他方の入力端子には、抵抗素子１０１ａ１＿２と抵抗素子１０１ａ２＿２との分圧出力電圧１０２＿１ｇが基準電圧入力として入力されている。コンパレータ１０２＿１ｂ２は、２つの入力端子に入力された分圧出力電圧を比較し、比較結果としての出力（比較値）１０２＿１ｈをその出力端子から出力している。
【００４４】
半導体集積回路をパッケージ封止し組み立てることにより、基板反りやパッケージの伸縮による応力が発生する。その結果、半導体集積回路内のＲＣ発振回路の抵抗素子（半導体集積回路が形成されたチップの自励発振回路の抵抗素子が形成された箇所）に応力が発生する。しかしながら、この応力による抵抗素子への影響は、パッケージおよび基板に対する熱や温度等の周囲環境により常に変化するため、抵抗素子により時定数を生成する自励発振回路においては、常に時定数が微小に変化して、発振周波数が変動することになる。このため、抵抗素子の特性変動を検出する特性変動検出回路１０２＿１で微小な特性変化を検出するべく、特性変動検出回路１０２＿１を図４の構成としている。つまり、特性変動検出回路１０２＿１を、分圧出力電圧１０２＿１ｄを基準電圧入力とし分圧出力電圧１０２＿１ｃをもう一方の入力として電圧を比較するコンパレータ１０２＿１ｂ１と、分圧出力電圧１０２＿１ｇを基準電圧入力とし分圧出力電圧１０２＿１ｆをもう一方の入力として電圧を比較するコンパレータ１０２＿１ｂ２とを用いた構成としている。この構成により、特性の異なる２種類の抵抗素子の微小な特性変動を２倍にして検出することができる。
【００４５】
本実施形態の自励発振回路１０１および特性変動検出回路１０２＿１にて使用している特性の異なる２種類の抵抗素子について、加わる応力による特性変動の相関について図５に示す。つまり、同じ応力が加わったときの第１の種類の抵抗素子の抵抗値の変動と第２の種類の抵抗素子の抵抗値の変動との関係を図５に示す。
【００４６】
なお、図５では、第１の種類の抵抗素子の抵抗値の変動率をｘ軸にとり、第２の種類の抵抗素子の抵抗値の変動率をｙ軸に示している。
【００４７】
図５より、第１の種類の抵抗素子の抵抗値が１％変動した場合、第２の種類の抵抗素子の抵抗値が−０．８５％変動し、第１の種類の抵抗素子および第２の種類の抵抗素子の抵抗値が逆方向に異なる変動率で変動している。
【００４８】
図６Ａは、本実施形態における特性変動検出回路１０２＿１の詳細な構成を示す図である。
【００４９】
図６Ａに示されるように、抵抗素子１０１ａ１＿１および１０１ａ２＿２がＰ型抵抗素子であり、その抵抗層がＰ型拡散層により構成されている。同様に、抵抗素子１０１ａ２＿１および１０１ａ１＿２がＮ型抵抗素子であり、その抵抗層がＮ型拡散層により構成されている。これは、Ｐ型拡散層およびＮ型拡散層の抵抗値が拡散層への応力の変化に対して逆方向に変化する特性を持つことを利用したものである。従って、図６Ｂに示されるように、抵抗素子１０１ａ１＿１および１０１ａ２＿２がＮ型抵抗素子であり、抵抗素子１０１ａ２＿１および１０１ａ１＿２がＰ型抵抗素子であってもよい。
【００５０】
これにより、抵抗素子１０１ａ１＿１および１０１ａ２＿２と抵抗素子１０１ａ２＿１および１０１ａ１＿２とが抵抗値の変動について図５に示されるような相関を持つ。よって、本実施形態における自励発振回路１０１を内蔵した半導体集積回路をパッケージ封止し組み立てた後（製品出荷後）に、自励発振回路１０１の抵抗素子の抵抗値が変動し、発振周波数が図７に示されるような変動率で経時変化したときでも、抵抗値の微小な変動を検出することができる。
【００５１】
なお、図７の縦軸は自励発振回路１０１の発振周波数の変動率を示し、横軸は製品出荷後からの経過時間を示している。
【００５２】
また、図６Ａおよび図６Ｂの抵抗素子の横の「＋」は対応する抵抗素子が正の応力特性を持つ、つまり応力の増加とともにその抵抗値が上昇する特性を持つことを示し、「−」は対応する抵抗素子が負の応力特性を持つ、つまり応力の増加とともにその抵抗値が減少する特性を持つことを示している。
【００５３】
図８は、本実施形態における特性変動検出回路１０２＿１の内部動作を説明するための図である。図８では、抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率と、抵抗素子１０１ａ２＿２および１０１ａ１＿２の抵抗値の比率と、分圧出力電圧１０２＿１ｃ、１０２＿１ｄ、１０２＿１ｆおよび１０２＿１ｇと、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅとコンパレータ１０２＿１ｂ２の出力１０２＿１ｈとが、初期設定状態（図８のＡ）、−方向変動状態（図８のＢ）および＋方向変動状態（図８のＣ）のそれぞれで示されている。
【００５４】
なお、初期設定状態とは、自励発振回路を内蔵した半導体集積回路をパッケージ封止し組み立てた時期、具体的には製品出荷時などの所定の時期の状態である。そして、−方向変動状態とは初期状態から抵抗値（特性変動検出回路１０２＿１の特性の異なる２種類の抵抗素子のいずれか一方の抵抗値の比率）が−方向に変動した状態であり、＋方向変動状態は初期状態から抵抗値（特性変動検出回路１０２＿１の特性の異なる２種類の抵抗素子のいずれか他方の抵抗値の比率）が＋方向に変動した状態である。
【００５５】
また、図８の分圧出力電圧は、第１の電源と第２の電源との電圧差を１とした時の数値である。以降特に説明のない限りは第１の電源と第２の電源との電圧差を１とする。
【００５６】
初期設定状態において、抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率を１．００１：０．９９９に設定すると、分圧出力電圧１０２＿１ｃが０．４９９５、分圧出力電圧１０２＿１ｄが０．５００５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが１となる。そして、抵抗素子１０１ａ１＿１の抵抗値の比率が抵抗素子１０１ａ２＿１より小さくなった場合（−方向変動状態となった場合）に、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが０に変動する。
【００５７】
初期設定状態において、抵抗素子１０１ａ１＿２および１０１ａ２＿２の抵抗値の比率を０．９９９：１．００１に設定すると、分圧出力電圧１０２＿１ｆが０．５００５、分圧出力電圧１０２＿１ｇが０．４９９５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが０となる。そして、抵抗素子１０１ａ１＿２の抵抗値の比率が抵抗素子１０１ａ２＿２より大きくなった場合（＋方向変動状態となった場合）に、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが１に変動する。
【００５８】
図８のＢのように、抵抗素子１０１ａ１＿１の抵抗値の比率が初期設定状態から０．００３小さくなった場合、抵抗素子１０１ａ１＿１の抵抗値の比率は０．９９８となり、分圧出力電圧１０２＿１ｃが０．５００２５、分圧出力電圧１０２＿１ｄが０．４９９７５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが０となり、初期設定状態の出力１０２＿１ｅと比べて値が変化する。
【００５９】
図８のＢのように、抵抗素子１０１ａ１＿２の抵抗値の比率が初期設定状態から０．００３小さくなった場合、抵抗素子１０１ａ１＿２の抵抗値の比率は０．９９６となり、分圧出力電圧１０２＿１ｆが０．５０１２３、分圧出力電圧１０２＿１ｇが０．４９８７５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが０となり、初期設定状態の出力１０２＿１ｈと比べて値が変化しない。
【００６０】
図８のＣのように、抵抗素子１０１ａ１＿１の抵抗値の比率が初期設定状態から０．００３大きくなった場合、抵抗素子１０１ａ１＿１の抵抗値の比率は１．００４となり、分圧出力電圧１０２＿１ｃが０．４９８７５、分圧出力電圧１０２＿１ｄが０．５０１２５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが１となり、初期設定状態の出力１０２＿１ｅと比べて値が変化しない。
【００６１】
図８のＣのように、抵抗素子１０１ａ１＿２の抵抗値の比率が初期設定状態から０．００３大きくなった場合、抵抗素子１０１ａ１＿２の抵抗値の比率は１．００２となり、分圧出力電圧１０２＿１ｆが０．４９９７５、分圧出力電圧１０２＿１ｇが０．５００２５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが１となり、初期設定状態の出力１０２＿１ｈと比べて値が変化する。
【００６２】
図９は、特性変動検出回路１０２＿１つまり検出回路ユニット１０２＿１ａおよび１０２＿１ｂのそれぞれから独立に出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【００６３】
特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は制御部１０３の変換テーブル１０３ａにより予め設定された記憶部１０４のアドレスに変換される。制御部１０３は、この記憶部１０４の指定されたアドレスに格納された４ビットの発振周波数調整値を発振周波数調整回路１０１ａに入力し、自励発振回路１０１の発振周波数を決定する。
【００６４】
図１０は、本実施形態における半導体集積回路（チップ）、具体的には周波数自動調整機能付自励発振回路における自励発振回路１０１および特性変動検出回路１０２＿１の物理的な配置を示すレイアウト図である。
【００６５】
図１０に示されるように、特性変動検出回路１０２＿１は自励発振回路１０１の近傍（自励発振回路１０１の外縁から１００μｍの範囲内）に配置される。自励発振回路１０１で使用している特性の異なる２種類の抵抗素子の抵抗値の変動値を検出するべく、特性変動検出回路１０２＿１に自励発振回路１０１の２種類の抵抗素子と同様の構成の抵抗素子を使用しているため、面内ばらつき等の影響を極力排除することで、検出する変動値の誤差を無くすことができる。これにより、自励発振回路１０１の２種類の抵抗素子の抵抗値の変動を少ない誤差で特性変動検出回路１０２＿１により、検出することができる。なお、特性変動検出回路１０２＿１は自励発振回路１０１の内部に配置されてもよい。
【００６６】
以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１により検出された情報を発振周波数調整回路１０１ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【００６７】
（変形例１）
本実施形態の変形例１に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。
【００６８】
図１１は、本変形例における周波数自動調整機能付自励発振回路の構成を示す図である。
【００６９】
図１１において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４と、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【００７０】
周波数自動調整機能付自励発振回路は、さらに、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力信号と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル１０４ａを保持する記憶部１０４を備える。
【００７１】
本変形例の周波数自動調整機能付自励発振回路は、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４を備え、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４では、１組の抵抗素子の抵抗値の比が異なり、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は、個別に、自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する、という点で本実施形態の構成と異なる。言い換えると、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４が備えられ、発振周波数調整テーブル１０４ａでは、特性変動検出回路１０２＿１の出力値、特性変動検出回路１０２＿２の出力値、特性変動検出回路１０２＿３の出力値および特性変動検出回路１０２＿４の出力値の組み合わせ毎に発振周波数調整値が対応付けられている、という点で本実施形態の構成と異なる。
【００７２】
図１１の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１については、本実施形態と同じなので説明を省略する。
【００７３】
図１２は本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の構成を示す図である。
【００７４】
特性変動検出回路１０２＿１は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿１ａおよび１０２＿１ｂを有する。
【００７５】
特性変動検出回路１０２＿２は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿２ａおよび１０２＿２ｂを有する。
【００７６】
特性変動検出回路１０２＿３は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿３ａおよび１０２＿３ｂを有する。
【００７７】
特性変動検出回路１０２＿４は、それぞれ特性の異なる１組の抵抗素子で構成され、それぞれで個別に自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する２つの検出回路ユニット１０２＿４ａおよび１０２＿４ｂを有する。
【００７８】
検出回路ユニット１０２＿１ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿１とを有している。
【００７９】
検出回路ユニット１０２＿１ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ２＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ１＿２とを有している。
【００８０】
検出回路ユニット１０２＿２ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ４＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ３＿１とを有している。
【００８１】
検出回路ユニット１０２＿２ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ４＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ３＿２とを有している。
【００８２】
検出回路ユニット１０２＿３ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ６＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ５＿１とを有している。
【００８３】
検出回路ユニット１０２＿３ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ６＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ５＿２とを有している。
【００８４】
検出回路ユニット１０２＿４ａは、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ８＿１と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ７＿１とを有している。
【００８５】
検出回路ユニット１０２＿４ｂも同様に、自励発振回路１０１の発振周波数調整回路１０１ａの抵抗１０１ａ１および１０１ａ２で使用している２種類の異なる抵抗素子と同様の構成の抵抗素子を有している。つまり、抵抗１０１ａ２に含まれる抵抗素子２６５、２６６および２６７のいずれかと同じ構成の２つの抵抗素子（第２の種類の抵抗素子）１０１ａ８＿２と、抵抗１０１ａ１に含まれる抵抗素子２５５、２５６および２５７のいずれかと同じ構成の２つの抵抗素子（第１の種類の抵抗素子）１０１ａ７＿２とを有している。
【００８６】
図１３は、本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の内部動作を説明するための図である。
【００８７】
図１３では、抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率と、抵抗素子１０１ａ３＿１および１０１ａ４＿１の抵抗値の比率と、抵抗素子１０１ａ５＿１および１０１ａ６＿１の抵抗値の比率と、抵抗素子１０１ａ７＿１および１０１ａ８＿１の抵抗値の比率と、抵抗素子１０１ａ２＿２および１０１ａ１＿２の抵抗値の比率と、抵抗素子１０１ａ４＿２および１０１ａ３＿２の抵抗値の比率と、抵抗素子１０１ａ６＿２および１０１ａ５＿２の抵抗値の比率と、抵抗素子１０１ａ８＿２および１０１ａ７＿２の抵抗値の比率と、分圧出力電圧１０２＿１ｃ、１０２＿１ｄ、１０２＿２ｃ、１０２＿２ｄ、１０２＿３ｃ、１０２＿３ｄ、１０２＿４ｃ、１０２＿４ｄ、１０２＿１ｆ、１０２＿１ｇ、１０２＿２ｆ、１０２＿２ｇ、１０２＿３ｆ、１０２＿３ｇ、１０２＿４ｆおよび１０２＿４ｇと、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅと、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈと、コンパレータ１０２＿２ｂ１の出力１０２＿２ｅと、コンパレータ１０２＿２ｂ２の出力１０２＿２ｈと、コンパレータ１０２＿３ｂ１の出力１０２＿３ｅと、コンパレータ１０２＿３ｂ２の出力１０２＿３ｈと、コンパレータ１０２＿４ｂ１の出力１０２＿４ｅと、コンパレータ１０２＿４ｂ２の出力１０２＿４ｈとが、初期設定状態（図１３のＡ）、−方向０．００３変動状態（図１３のＢ）、−方向０．００６変動状態（図１３のＣ）、−方向０．００９変動状態（図１３のＤ）、＋方向０．００３変動状態（図１３のＥ）、＋方向０．００６変動状態（図１３のＦ）および＋方向０．００９変動状態（図１３のＧ）のそれぞれで示されている。
【００８８】
なお、初期設定状態とは、自励発振回路を内蔵した半導体集積回路をパッケージ封止し組み立てた時期、具体的には製品出荷時などの所定の時期の状態である。そして、−方向０．００３変動状態とは初期状態から抵抗値（特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の特性の異なる２種類の抵抗素子のいずれか一方の抵抗値の比率）が−方向に０．００３変動した状態であり、＋方向０．００３変動状態とは初期状態から抵抗値（特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の特性の異なる２種類の抵抗素子のいずれか他方の抵抗値の比率）が＋方向に０．００３変動した状態である。同様に、−方向０．００６変動状態とは初期状態から抵抗値が−方向に０．００６変動した状態であり、＋方向０．００６変動状態とは初期状態から抵抗値が＋方向に０．００６変動した状態である。−方向０．００９変動状態とは初期状態から抵抗値が−方向に０．００９変動した状態であり、＋方向０．００９変動状態とは初期状態から抵抗値が＋方向に０．００９変動した状態である。
【００８９】
初期設定状態において、特性変動検出回路１０２＿１の抵抗素子１０１ａ１＿１および１０１ａ２＿１の抵抗値の比率を１．００１：０．９９９に設定すると、分圧出力電圧１０２＿１ｃが０．４９９５、分圧出力電圧１０２＿１ｄが０．５００５となる。その結果、コンパレータ１０２＿１ｂ１の出力１０２＿１ｅが１となる。
【００９０】
初期設定状態において、特性変動検出回路１０２＿１の抵抗素子１０１ａ１＿２および１０１ａ２＿２の抵抗値の比率を０．９９９：１．００１に設定すると、分圧出力電圧１０２＿１ｆが０．５００５、分圧出力電圧１０２＿１ｇが０．４９９５となる。その結果、コンパレータ１０２＿１ｂ２の出力１０２＿１ｈが０となる。
【００９１】
特性変動検出回路１０２＿２の抵抗素子１０１ａ３＿１および１０１ａ４＿１の抵抗値の比率を１．００２：０．９９８に設定すると、分圧出力電圧１０２＿２ｃが０．４９９、分圧出力電圧１０２＿２ｄが０．５０１となる。その結果、コンパレータ１０２＿２ｂ１の出力１０２＿２ｅが１となる。
【００９２】
初期設定状態において、特性変動検出回路１０２＿２の抵抗素子１０１ａ３＿２および１０１ａ４＿２の抵抗値の比率を０．９９８：１．００２に設定すると、分圧出力電圧１０２＿２ｆが０．５０１、分圧出力電圧１０２＿２ｇが０．４９９となる。その結果、コンパレータ１０２＿２ｂ２の出力１０２＿２ｈが０となる。
【００９３】
特性変動検出回路１０２＿３の抵抗素子１０１ａ５＿１および１０１ａ６＿１の抵抗値の比率を１．００３：０．９９７に設定すると、分圧出力電圧１０２＿３ｃが０．４９８５、分圧出力電圧１０２＿３ｄが０．５０１５となる。その結果、コンパレータ１０２＿３ｂ１の出力１０２＿３ｅが１となる。
【００９４】
初期設定状態において、特性変動検出回路１０２＿３の抵抗素子１０１ａ５＿２および１０１ａ６＿２の抵抗値の比率を０．９９７：１．００３に設定すると、分圧出力電圧１０２＿３ｆが０．５０１５、分圧出力電圧１０２＿３ｇが０．４９８５となる。その結果、コンパレータ１０２＿３ｂ２の出力１０２＿３ｈが０となる。
【００９５】
特性変動検出回路１０２＿４の抵抗素子１０１ａ７＿１および１０１ａ８＿１の抵抗値の比率を１．００４：０．９９６に設定すると、分圧出力電圧１０２＿４ｃが０．４９８、分圧出力電圧１０２＿４ｄが０．５０２となる。その結果、コンパレータ１０２＿４ｂ１の出力１０２＿４ｅが１となる。
【００９６】
初期設定状態において、特性変動検出回路１０２＿４の抵抗素子１０１ａ７＿２および１０１ａ８＿２の抵抗値の比率を０．９９６：１．００４に設定すると、分圧出力電圧１０２＿４ｆが０．５０２、分圧出力電圧１０２＿４ｇが０．４９８となる。その結果、コンパレータ１０２＿４ｂ２の出力１０２＿４ｈが０となる。
【００９７】
初期設定状態における比較値を特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の順で出力し、出力１０２＿１ｅ、１０２＿２ｅ、１０２＿３ｅ、１０２＿４ｅ、１０２＿１ｈ、１０２＿２ｈ、１０２＿３ｈおよび１０２＿ｈの順で８ビットの信号を構成すると信号は１１１１００００となって制御部１０３に入力される。
【００９８】
ここで、抵抗値の比率が初期設定状態から０．００３小さくなった場合、図１３のＢに示されるように、０１１１００００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００６小さくなった場合、図１３のＣに示されるように、０００１００００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００９小さくなった場合、図１３のＤに示されるように、００００００００の信号が制御部１０３に入力される。
【００９９】
一方、抵抗値の比率が初期設定状態から０．００３大きくなった場合、図１３のＥに示されるように、１１１１１０００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００６大きくなった場合、図１３のＦに示されるように、１１１１１１００の信号が制御部１０３に入力される。また、抵抗値の比率が初期設定状態から０．００９大きくなった場合、図１３のＧに示されるように、１１１１１１１１の信号が制御部１０３に入力される。
【０１００】
図１４Ａは、本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の詳細な構成を示す図である。
【０１０１】
図１４Ａに示されるように、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２がＰ型抵抗素子であり、その抵抗層がＰ型拡散層により構成されている。抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２がＮ型抵抗素子であり、その抵抗層がＮ型拡散層により構成されている。
【０１０２】
なお、図１４Ｂに示されるように、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２がＮ型抵抗素子であり、抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２がＰ型抵抗素子であってもよい。
【０１０３】
これにより、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２と抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２とが抵抗値の変動について図５に示されるような相関を持つ。よって、製品出荷後に、自励発振回路１０１の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。
【０１０４】
図１５は、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４つまり検出回路ユニット１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａおよび１０２＿４ｂのそれぞれから独立に出力された８ビット信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１０５】
特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力から構成される８ビットの信号が制御部１０３にデジタル信号として入力される。この入力されたデジタル信号は制御部１０３の変換テーブル１０３ａにより予め設定された記憶部１０４のアドレスに変換され、記憶部１０４の指定されたアドレスに記載された４ビットの発振周波数調整値が発振周波数調整回路１０１ａに入力されることで、自励発振回路１０１の発振周波数が決定される。
【０１０６】
以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４により検出された情報を発振周波数調整回路１０１ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１０７】
また、４つの特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４が備えられ、それぞれには抵抗値の比が変えられた抵抗素子の組が設けられるため、抵抗値の変化の方向だけでなく変化量を検出することができる。従って、微小な変化量毎に詳細に自励発振回路１０１の発振周波数を変更することができる。
【０１０８】
（変形例２）
本実施形態の変形例２に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。
【０１０９】
図１６Ａは、本変形例における特性変動検出回路１０２＿１の詳細な構成を示す図である。
【０１１０】
図１６Ａにおいて、特性変動検出回路１０２＿１の１組の抵抗素子は、異なる導電型でなく、異なる不純物濃度の拡散層より構成される異なる抵抗素子を含んでいる点で本実施形態と異なっている。つまり、抵抗素子１０１ａ１＿１および１０１ａ２＿２が不純物濃度Ａの抵抗素子であり、その抵抗層が不純物濃度Ａの拡散層により構成され、抵抗素子１０１ａ２＿１および１０１ａ１＿２が不純物濃度Ａと異なる不純物濃度Ｂの抵抗素子であり、その抵抗層が不純物濃度Ｂの拡散層により構成されている点で本実施形態と異なっている。不純物濃度を調整して拡散層を形成することで抵抗値が応力の変化に対して逆方向に異なる変化量で変化する拡散層を形成できる。
【０１１１】
なお、図１６Ｂに示されるように、抵抗素子１０１ａ１＿１および１０１ａ２＿２が不純物濃度Ｂの抵抗素子であり、抵抗素子１０１ａ２＿１および１０１ａ１＿２が不純物濃度Ａの抵抗素子であってもよい。
【０１１２】
ここで、図１６Ａの構成を変形例１の周波数自動調整機能付自励発振回路に適用した場合、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は図１７Ａに示される構成となる。つまり、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２が不純物濃度Ａの拡散層より構成され、抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２が不純物濃度Ｂの拡散層より構成されるものとなる。
【０１１３】
また、図１６Ｂの構成を変形例１の周波数自動調整機能付自励発振回路に適用した場合、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は図１７Ｂに示される構成となる。つまり、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２が不純物濃度Ｂの拡散層で構成され、抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２が不純物濃度Ａの拡散層で構成されるものとなる。
【０１１４】
以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、抵抗素子１０１ａ１＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿２、１０１ａ７＿１および１０１ａ８＿２と抵抗素子１０１ａ２＿１、１０１ａ１＿２、１０１ａ４＿１、１０１ａ３＿２、１０１ａ６＿１、１０１ａ５＿２、１０１ａ８＿１および１０１ａ７＿２とが抵抗値の変動について図５に示されるような相関を持つ。よって、製品出荷後に、自励発振回路１０１の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。
【０１１５】
（第２の実施形態）
本発明の第２の実施形態の周波数自動調整機能付自励発振回路について第１の実施形態と異なる点を中心に説明する。
【０１１６】
図１８は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【０１１７】
図１８において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【０１１８】
周波数自動調整機能付自励発振回路は、記憶部１０６が、出荷検査時（所定の時期）の特性変動検出回路１０２＿１の出力信号である出荷時検出信号（第１信号）１０４ｃと出荷後検査時（所定の時期より後の時期）の特性変動検出回路１０２＿１の出力信号である出荷後検出信号（第２信号）との演算結果と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル（第２テーブル）１０４ｂと、出荷時検出信号１０４ｃと、出荷時検出信号１０４ｃと対応付けられた基準信号の発振周波数調整値１０４ｄとを保持する点で第１の実施形態と異なる。
【０１１９】
従って、制御部１０３は、出荷後検査時において、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御し、出荷検査時において、出荷時検出信号１０４ｃと対応付けられた基準信号の周波数の発振周波数調整値１０４ｄに基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。
【０１２０】
言い換えると、周波数自動調整機能付自励発振回路は、記憶部１０６が、出荷検査時の特性変動検出回路１０２＿１の出力値（デジタル信号）である出荷時検出信号１０４ｃが格納された出荷検査時特性変動検出記録記憶部１０６ｃと、出荷検査後の特性変動検出回路１０２＿１の出力値と出荷時検出信号１０４ｃとの演算結果毎に発振周波数調整値が対応付けられた発振周波数調整テーブル１０４ｂが格納された変動周波数補正値変換テーブル記憶部１０６ａと、出荷検査時に発振周波数調整回路１０１ａに入力する発振周波数調整値１０４ｄが格納された出荷検査時発振周波数調整値記憶部１０６ｂとを有する点で第１の実施形態と異なる。
【０１２１】
従って、制御部１０３は、特性変動検出回路１０２＿１から出力された出荷時検出信号１０４ｃを出荷検査時に出荷検査時特性変動検出記録記憶部１０６ｃに入力する機能と、出荷検査後に特性変動検出回路１０２＿１から出力された出荷後検出信号と出荷検査時特性変動検出記録記憶部１０６ｃの出荷時検出信号１０４ｃとを演算し、演算結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂの発振周波数調整値との演算処理を行い、演算結果を発振周波数調整回路１０１ａへ入力する機能とを有する。
【０１２２】
ここで、制御部１０３は、出荷検査時以降の一定期間毎（例えば、秒、分又は日単位の期間毎）に、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。言い換えると、制御部１０３は、リアルタイムで特性変動検出回路１０２＿１の状態を検出して自励発振回路１０１の周波数調整を行う。
【０１２３】
図１８の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１および特性変動検出回路１０２＿１については、第１の実施形態と同じなので説明を省略する。
【０１２４】
図１９は、本実施形態における特性変動検出回路１０２＿１から出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１２５】
出荷検査時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの出力の値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は、制御部１０３の変換テーブル１０３ｂにより予め設定された記憶部１０６のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部１０６ｃに出荷時検出信号１０４ｃとして格納される。また、自励発振回路１０１の所望の発振周波数を実現する発振周波数調整値１０４ｄが出荷時検出信号１０４ｃに対応付けて４ビットの信号で出荷検査時発振周波数調整値記憶部１０６ｂに格納される。
【０１２６】
出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は出荷後検出信号として出荷時検出信号１０４ｃとの間で制御部１０３により演算処理される。この演算結果は制御部１０３の変換テーブル１０３ｃにより予め設定された変動周波数補正値変換テーブル記憶部１０６ａのアドレスに変換される。そして、制御部１０３は、この変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された４ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂに格納されている４ビットの発振周波数調整値１０４ｄとを変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果を発振周波数調整回路１０１ａに入力して、自励発振回路１０１の発振周波数を決定する。
【０１２７】
以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１により検出された情報を発振周波数調整回路１０１＿ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１２８】
また、出荷検査時発振周波数調整値記憶部１０６ｂに出荷検査時の発振周波数調整値１０４ｄが格納され、さらに出荷検査時の特性変動検出回路１０２＿１の出力が出荷検査時特性変動検出記録記憶部１０６ｃに格納される。従って、自励発振回路１０１内で使用している特性の異なる複数種類の抵抗素子の抵抗値のばらつきを吸収することができ、特性の異なる複数種類の抵抗素子の抵抗値のばらつきによる発振周波数調整値の誤差を無くすことができる。
【０１２９】
また、リアルタイムに発振周波数が補正されるため、発振周波数が不安定になるのを抑えることができる。
【０１３０】
なお、本実施形態の周波数自動調整機能付自励発振回路において、変形例２のように特性変動検出回路１０２＿１の１組の抵抗素子が異なる不純物濃度の拡散層より構成されてもよい。
【０１３１】
（変形例３）
本実施形態の変形例３に係る周波数自動調整機能付自励発振回路について本実施形態と異なる点を中心に説明する。
【０１３２】
図２０は、本変形例における周波数自動調整機能付自励発振回路の構成を示す図である。
【０１３３】
図２０において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４と、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【０１３４】
周波数自動調整機能付自励発振回路は、出荷時検出信号１０４ｃと出荷後検出信号との演算結果と、基準信号の発振周波数調整値とが対応付けられた発振周波数調整テーブル１０４ｂと、出荷時検出信号１０４ｃと、出荷時検出信号１０４ｃと対応付けられた基準信号の発振周波数調整値１０４ｄとを保持する記憶部１０６を備える。
【０１３５】
従って、制御部１０３は、出荷後検査時において、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御し、出荷検査時において、出荷時検出信号１０４ｃと対応付けられた基準信号の周波数の発振周波数調整値１０４ｄに基づいて発振周波数調整回路１０１ａによる周波数調整を制御する。
【０１３６】
本変形例の周波数自動調整機能付自励発振回路は、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４を備え、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４では、１組の抵抗素子の抵抗値の比が異なり、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４は、個別に、自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する、という点で本実施形態の構成と異なる。言い換えると、複数の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４が備えられ、発振周波数調整テーブル１０４ｂでは、特性変動検出回路１０２＿１の出力値、特性変動検出回路１０２＿２の出力値、特性変動検出回路１０２＿３の出力値および特性変動検出回路１０２＿４の出力値の組み合わせと出荷時検出信号１０４ｃとの演算結果毎に周波数の調整値が対応付けられている、という点で本実施形態の構成と異なる。
【０１３７】
図２０の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１の動作については、第１の実施形態と同じなので説明を省略する。また、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の動作については、変形例１と同じなので説明を省略する。
【０１３８】
図２１は、本変形例における特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４つまり検出回路ユニット１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａおよび１０２＿４ｂのそれぞれから独立に出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１３９】
出荷検査時においては、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力１０２＿１ｅ、１０２＿１ｈ、１０２＿２ｅ、１０２＿２ｈ、１０２＿３ｅ、１０２＿３ｈ、１０２＿４ｅおよび１０２＿４ｈの値が制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で８ビットの信号として検出される。この検出信号は、制御部１０３の変換テーブル１０３ｂにより予め設定された記憶部１０６のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部１０６ｃに出荷時検出信号１０４ｃとして格納される。また、自励発振回路１０１の所望の発振周波数を実現する発振周波数調整値１０４ｄが出荷時検出信号１０４ｃに対応付けて４ビットの信号で出荷検査時発振周波数調整値記憶部１０６ｂに格納される。
【０１４０】
出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力１０２＿１ｅ、１０２＿１ｈ、１０２＿２ｅ、１０２＿２ｈ、１０２＿３ｅ、１０２＿３ｈ、１０２＿４ｅおよび１０２＿４ｈの値が制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で８ビットの信号として検出される。この検出信号は、出荷後検出信号として出荷時検出信号１０４ｃとの間で制御部１０３により演算処理される。この演算結果は制御部１０３の変換テーブル１０３ｃにより予め設定された変動周波数補正値変換テーブル記憶部１０６ａのアドレスに変換される。そして、制御部１０３は、この変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された４ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂに格納されている４ビットの発振周波数調整値１０４ｄとを変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果を発振周波数調整回路１０１ａに入力して、自励発振回路１０１の発振周波数を決定する。
【０１４１】
以上のように、本変形例の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４により検出された情報を発振周波数調整回路１０１＿ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１４２】
また、出荷検査時発振周波数調整値記憶部１０６ｂに出荷検査時の発振周波数調整値１０４ｄが格納され、さらに出荷検査時の特性変動検出回路１０２＿１、１０２＿２、１０２＿３および１０２＿４の出力が出荷検査時特性変動検出記録記憶部１０６ｃに格納される。従って、自励発振回路１０１内で使用している特性の異なる複数種類の抵抗素子の抵抗値のばらつきを吸収することができ、特性の異なる複数種類の抵抗素子の抵抗値のばらつきによる発振周波数調整値の誤差を無くすことができる。
【０１４３】
さらに、検出回路ユニット１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａおよび１０２＿４ｂのそれぞれの１組の抵抗素子が抵抗値の変動について図５に示されるような相関を持つ。従って、製品出荷後に、自励発振回路１０１の抵抗素子の抵抗値が変化したときでも、抵抗値の微小な変動を検出することができる。変化量毎に詳細に発振周波数調整回路１０１ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１４４】
（第３の実施形態）
本発明の第３の実施形態に係る周波数自動調整機能付自励発振回路について第２の実施形態と異なる点を中心に説明する。
【０１４５】
図２２は、本実施形態における周波数自動調整機能付自励発振回路の構成を示す図である。
【０１４６】
図２２において、周波数自動調整機能付自励発振回路は、基準信号を生成する基準信号生成回路１０１ｂと、基準信号の周波数を調整する発振周波数調整回路１０１ａとを有する自励発振回路１０１と、互いに特性の異なる１組の抵抗素子を含み、１組の抵抗素子の抵抗値の変化の違いにより自励発振回路１０１の周辺状態を検出し、検出された周辺状態を示す信号を出力する特性変動検出回路１０２＿１と、特性変動検出回路１０２＿１の出力信号に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する制御部１０３とを備える。
【０１４７】
周波数自動調整機能付自励発振回路は、制御部１０３が、出荷検査時以降の一定期間後（例えば、秒、分又は日単位の期間後）に、出荷時検出信号１０４ｃと出荷後検出信号との演算を行い、演算の結果に対応する発振周波数調整値を発振周波数調整テーブル１０４ｂから抽出し、抽出された発振周波数調整値に基づいて発振周波数調整回路１０１ａによる周波数調整を制御する点で第２の実施形態と異なる。
【０１４８】
言い換えると、制御部１０３が、変動周波数補正値変換テーブル記憶部１０６ａからの出力と発振周波数調整値１０４ｄとの演算処理結果が入力されて保持されるラッチ回路と、カウンタとを有し、カウンタにより一定時間毎にラッチ回路に記憶したデータを発振周波数調整回路１０１ａへ入力する点で第２の実施形態と異なる。
【０１４９】
図２２の周波数自動調整機能付自励発振回路について、以下でその詳細を説明する。なお、自励発振回路１０１および特性変動検出回路１０２＿１については、第１の実施形態と同じなので説明を省略する。
【０１５０】
図２３は、本実施形態における特性変動検出回路１０２＿１から出力されたデジタル信号により自励発振回路１０１の発振周波数調整を実施するフローを示す図である。
【０１５１】
出荷検査時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は制御部１０３で２ビットの信号として検出される。この検出信号は、制御部１０３の変換テーブル１０３ｂにより予め設定された記憶部１０６のアドレスに対応付けられ、このアドレスの出荷検査時特性変動検出記録記憶部１０６ｃに出荷時検出信号１０４ｃとして格納される。また、自励発振回路１０１の所望の発振周波数を実現する発振周波数調整値１０４ｄが出荷時検出信号１０４ｃに対応付けて４ビットの信号で出荷検査時発振周波数調整値記憶部１０６ｂに格納される。
【０１５２】
出荷検査後の周波数自動調整機能付自励発振回路の動作時においては、特性変動検出回路１０２＿１のコンパレータ１０２＿１ｂ１の出力１０２＿１ｅの値とコンパレータ１０２＿１ｂ２の出力１０２＿１ｈの値とが制御部１０３にデジタル信号として入力され、入力されたデジタル信号は２ビットの信号として検出される。この検出信号は出荷後検出信号として出荷時検出信号１０４ｃとの間で制御部１０３により演算処理される。この演算結果は制御部１０３の変換テーブル１０３ｃにより予め設定された変動周波数補正値変換テーブル記憶部１０６ａのアドレスに変換される。そして、制御部１０３は、この変動周波数補正値変換テーブル記憶部１０６ａの指定されたアドレスに格納された４ビットの発振周波数調整値と出荷検査時発振周波数調整値記憶部１０６ｂに格納している４ビットの発振周波数調整値１０４ｄとを変動周波数補正値変換テーブル記憶部１０６ａｂの指定されたアドレスに格納された加減選択信号に基づいて加算もしくは減算の演算処理し、演算結果をラッチ回路に入力し、カウンタにより一定時間毎に発振周波数調整回路１０１ａに入力して、自励発振回路１０１の発振周波数を決定する。
【０１５３】
以上のように、本実施形態の周波数自動調整機能付自励発振回路によれば、特性変動検出回路１０２＿１により検出された情報を発振周波数調整回路１０１＿ａへ反映させる構成により、製品出荷後においても安定に調整された発振周波数を保持することができる。
【０１５４】
なお、本実施形態の周波数自動調整機能付自励発振回路において、変形例２のように特性変動検出回路１０２＿１の１組の抵抗素子が異なる不純物濃度の拡散層より構成されてもよい。また、変形例３のような複数の特性変動検出回路を備える構成が適用されてもよい。
【０１５５】
以上、本発明の周波数自動調整機能付自励発振回路について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０１５６】
例えば、上記実施形態の周波数自動調整機能付自励発振回路において、発振周波数調整回路１０１ａは、図２４に示されるように、コンパレータ２３０の入力と基準電圧との間に設けられてもよい。
【０１５７】
また、上記実施形態の周波数自動調整機能付自励発振回路において、特性変動検出回路１０２＿１の１組の抵抗素子は、自身への応力の変化に対して異なる方向かつ異なる変化率で抵抗値が変化する素子であるとした。しかし、特性変動検出回路１０２＿１の１組の抵抗素子は、自身への応力の変化に対して単に異なる方向に抵抗値が変化する素子であってもよいし、単に異なる変化率で抵抗値が変化する素子であってもよい。また、特性変動検出回路１０２＿１の１組の抵抗素子は、自身にかかる熱の変化に対して異なる抵抗値の変化を示す素子、例えば正負の逆の熱特性を持つ素子であってもよい。この場合には、自励発振回路１０１周辺で発生する熱を検出、つまり自励発振回路１０１周辺の熱による自励発振回路１０１の抵抗素子の抵抗値の変化を検出し、この変化に基づく基準信号の周波数の変化を抑えるように発振周波数調整回路１０１ａを制御することができる。
【０１５８】
また、上記実施形態の周波数自動調整機能付自励発振回路は半導体集積回路に備えられ、同じく半導体集積回路に備えられる半導体内部回路に、周波数調整された周波数自動調整機能付自励発振回路の基準信号が供給されてもよい。
【産業上の利用可能性】
【０１５９】
本発明は、周波数自動調整機能付自励発振回路として有用であり、高精度な発振周波数精度の実現が可能になるので、特にＵ−ＡＲＴ通信等に使用する基準クロック発生回路等として有用である。
【符号の説明】
【０１６０】
１０１、３００ 自励発振回路
１０１ａ 発振周波数調整回路
１０１ａ１、１０１ａ２ 抵抗
１０１ａ１＿１、１０１ａ１＿２、１０１ａ２＿１、１０１ａ２＿２、１０１ａ３＿１、１０１ａ４＿１、１０１ａ３＿２、１０１ａ４＿２、１０１ａ５＿１、１０１ａ６＿１、１０１ａ５＿２、１０１ａ６＿２、１０１ａ７＿１、１０１ａ８＿１、１０１ａ７＿２、１０１ａ８＿２、２１０、２５５、２５６、２５７、２６５、２６６、２６７ 抵抗素子
１０１ｂ 基準信号生成回路
１０２＿１、１０２＿２、１０２＿３、１０２＿４ 特性変動検出回路
１０２＿１ａ、１０２＿１ｂ、１０２＿２ａ、１０２＿２ｂ、１０２＿３ａ、１０２＿３ｂ、１０２＿４ａ、１０２＿４ｂ 検出回路ユニット
１０２＿１ｂ１、１０２＿１ｂ２、１０２＿２ｂ１、１０２＿２ｂ２、１０２＿３ｂ１、１０２＿３ｂ２、１０２＿４ｂ１、１０２＿４ｂ２、２３０ コンパレータ
１０２＿１ｃ、１０２＿１ｄ、１０２＿１ｆ、１０２＿１ｇ、１０２＿２ｃ、１０２＿２ｄ、１０２＿３ｃ、１０２＿３ｄ、１０２＿４ｃ、１０２＿４ｄ、１０２＿２ｆ、１０２＿２ｇ、１０２＿３ｆ、１０２＿３ｇ、１０２＿４ｆ、１０２＿４ｇ 分圧出力電圧
１０２＿１ｅ、１０２＿１ｈ、１０２＿２ｅ、１０２＿２ｈ、１０２＿３ｅ、１０２＿３ｈ、１０２＿４ｅ、１０２＿４ｈ 出力
１０３ 制御部
１０３ａ、１０３ｂ、１０３ｃ 変換テーブル
１０４、１０６ 記憶部
１０４ａ、１０４ｂ 発振周波数調整テーブル
１０４ｃ 出荷時検出信号
１０４ｄ 発振周波数調整値
１０６ａ 変動周波数補正値変換テーブル記憶部
１０６ｂ 出荷検査時発振周波数調整値記憶部
１０６ｃ 出荷検査時特性変動検出記録記憶部
２２０ 容量素子
２４０ 波形整形回路
２５１、２５２、２６１、２６２ スイッチ
２５３、２５４、２６３、２６４ インバータ
３０２ 整合抵抗器
３０４ 充電コンデンサ
３０８ 比較器
３１０ ラッチ
３１２ パルス発生器
３１４ 放電スイッチ
４０２Ａ、４０２Ｂ、４０２Ｃ ＮＭＯＳデバイス
【特許請求の範囲】
【請求項１】
基準信号を生成する基準信号生成回路と、前記基準信号の周波数を調整する発振周波数調整回路とを有する自励発振回路と、
互いに特性の異なる１組の抵抗素子を含み、前記１組の抵抗素子の抵抗値の変化の違いにより前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する検出回路と、
前記検出回路の出力信号に基づいて前記発振周波数調整回路による周波数調整を制御する制御部とを備える
周波数自動調整機能付自励発振回路。
【請求項２】
さらに、
前記検出回路の出力信号と、前記基準信号の周波数の調整値とが対応付けられた第１テーブルを保持する記憶部を備え、
前記制御部は、前記検出回路の出力信号に対応する前記調整値を前記第１テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項３】
さらに、
所定の時期の前記検出回路の出力信号である第１信号と前記所定の時期より後の時期の前記検出回路の出力信号である第２信号との演算結果と、前記基準信号の周波数の調整値とが対応付けられた第２テーブルと、前記第１信号と、前記第１信号と対応付けられた前記基準信号の周波数の調整値とを保持する記憶部を備え、
前記制御部は、
前記後の時期において、前記第１信号と前記第２信号との演算を行い、前記演算の結果に対応する前記調整値を前記第２テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御し、
前記所定の時期において、前記第１信号と対応付けられた前記基準信号の周波数の調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項４】
前記制御部は、前記所定の時期以降の一定期間毎に、前記第１信号と前記第２信号との演算を行い、前記演算の結果に対応する前記調整値を前記第２テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項３記載の周波数自動調整機能付自励発振回路。
【請求項５】
前記制御部は、前記所定の時期以降の一定期間後に、前記第１信号と前記第２信号との演算を行い、前記演算の結果に対応する前記調整値を前記第２テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項３記載の周波数自動調整機能付自励発振回路。
【請求項６】
前記発振周波数調整回路は、前記１組の抵抗素子のうちの少なくとも１つと同じ構成の抵抗素子を含む
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項７】
前記周波数自動調整機能付自励発振回路は、前記検出回路を複数備え、
前記複数の検出回路では、前記１組の抵抗素子の抵抗値の比が異なり、
前記複数の検出回路は、個別に、前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項８】
前記１組の抵抗素子は、Ｐ型拡散層より構成される抵抗素子と、Ｎ型拡散層より構成される抵抗素子とを含む
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項９】
前記１組の抵抗素子は、異なる不純物濃度の拡散層より構成される異なる抵抗素子を含む
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１０】
前記記憶部は、不揮発性のメモリである
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１１】
前記検出回路は、前記自励発振回路の近傍もしくは内部に配置される
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１２】
前記１組の抵抗素子の抵抗値は、前記抵抗素子にかかる応力に対して異なる変化を示し、
前記検出回路は、前記周辺状態として前記自励発振回路周辺で発生する応力を検出する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１３】
請求項１〜１２のいずれか１項に記載の周波数自動調整機能付自励発振回路と、
周波数調整された前記周波数自動調整機能付自励発振回路の基準信号が供給される半導体内部回路とを備える
半導体集積回路。
【請求項１】
基準信号を生成する基準信号生成回路と、前記基準信号の周波数を調整する発振周波数調整回路とを有する自励発振回路と、
互いに特性の異なる１組の抵抗素子を含み、前記１組の抵抗素子の抵抗値の変化の違いにより前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する検出回路と、
前記検出回路の出力信号に基づいて前記発振周波数調整回路による周波数調整を制御する制御部とを備える
周波数自動調整機能付自励発振回路。
【請求項２】
さらに、
前記検出回路の出力信号と、前記基準信号の周波数の調整値とが対応付けられた第１テーブルを保持する記憶部を備え、
前記制御部は、前記検出回路の出力信号に対応する前記調整値を前記第１テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項３】
さらに、
所定の時期の前記検出回路の出力信号である第１信号と前記所定の時期より後の時期の前記検出回路の出力信号である第２信号との演算結果と、前記基準信号の周波数の調整値とが対応付けられた第２テーブルと、前記第１信号と、前記第１信号と対応付けられた前記基準信号の周波数の調整値とを保持する記憶部を備え、
前記制御部は、
前記後の時期において、前記第１信号と前記第２信号との演算を行い、前記演算の結果に対応する前記調整値を前記第２テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御し、
前記所定の時期において、前記第１信号と対応付けられた前記基準信号の周波数の調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項４】
前記制御部は、前記所定の時期以降の一定期間毎に、前記第１信号と前記第２信号との演算を行い、前記演算の結果に対応する前記調整値を前記第２テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項３記載の周波数自動調整機能付自励発振回路。
【請求項５】
前記制御部は、前記所定の時期以降の一定期間後に、前記第１信号と前記第２信号との演算を行い、前記演算の結果に対応する前記調整値を前記第２テーブルから抽出し、抽出された前記調整値に基づいて前記発振周波数調整回路による周波数調整を制御する
請求項３記載の周波数自動調整機能付自励発振回路。
【請求項６】
前記発振周波数調整回路は、前記１組の抵抗素子のうちの少なくとも１つと同じ構成の抵抗素子を含む
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項７】
前記周波数自動調整機能付自励発振回路は、前記検出回路を複数備え、
前記複数の検出回路では、前記１組の抵抗素子の抵抗値の比が異なり、
前記複数の検出回路は、個別に、前記自励発振回路の周辺状態を検出し、検出された前記周辺状態を示す信号を出力する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項８】
前記１組の抵抗素子は、Ｐ型拡散層より構成される抵抗素子と、Ｎ型拡散層より構成される抵抗素子とを含む
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項９】
前記１組の抵抗素子は、異なる不純物濃度の拡散層より構成される異なる抵抗素子を含む
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１０】
前記記憶部は、不揮発性のメモリである
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１１】
前記検出回路は、前記自励発振回路の近傍もしくは内部に配置される
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１２】
前記１組の抵抗素子の抵抗値は、前記抵抗素子にかかる応力に対して異なる変化を示し、
前記検出回路は、前記周辺状態として前記自励発振回路周辺で発生する応力を検出する
請求項１記載の周波数自動調整機能付自励発振回路。
【請求項１３】
請求項１〜１２のいずれか１項に記載の周波数自動調整機能付自励発振回路と、
周波数調整された前記周波数自動調整機能付自励発振回路の基準信号が供給される半導体内部回路とを備える
半導体集積回路。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６Ａ】
【図１６Ｂ】
【図１７Ａ】
【図１７Ｂ】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５Ａ】
【図２５Ｂ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６Ａ】
【図１６Ｂ】
【図１７Ａ】
【図１７Ｂ】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５Ａ】
【図２５Ｂ】
【公開番号】特開２０１２−２５７０６２（Ｐ２０１２−２５７０６２Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１２８７３４（Ｐ２０１１−１２８７３４）
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]