【課題】発振周波数遠方の雑音を低減することが可能なディジタル制御発振装置、ならびに高周波信号処理装置を提供する。
【解決手段】例えば、複数の単位容量ユニットＣＩＵ［１］〜ＣＩＵ［ｋ］を用いて分数容量を実現する。ＣＩＵ［１］では、容量素子ＣＦＸｐ［１］，ＣＦＸｍ［１］の一端がそれぞれ発振出力ノードＯｓｃＰ，ＯｓｃＭに接続される。一方、ＣＩＵ［２］〜ＣＩＵ［ｋ］では、容量素子ＣＦＸｐ（［２］〜［ｋ］），ＣＦＸｍ（［２］〜［ｋ］）の一端が固定電圧Ｖ６に接続される。ＣＩＵ［１］〜ＣＩＵ［ｋ］の一方の容量素子の他端は共通接続され（ＳＷＦＤ）、他方の容量素子の他端も共通接続される（ＳＷＦＳ）。そして、ＣＩＵ［１］〜ＣＩＵ［ｋ］内の各スイッチ（ＳＷＦ１〜ＳＷＦ３）のオン・オフは共通に制御される。 （もっと読む）

【課題】複数の端子のうち一部の端子が使用されない場合においても好適に動作可能な発振器を提供する。
【解決手段】発振器１は、振動素子１４と、振動素子１４に電圧を印加して発振信号Ｏｕｔを生成する発振回路２７と、発振回路２７の出力部２７ａに接続されることにより発振信号Ｏｕｔを出力可能な端子５（Ｏｕｔ１）及び端子５（Ｏｕｔ２）と、出力部２７ａと外部機器（回路基板５３を含む）との端子５（Ｏｕｔ２）を介した導通状態の変化に応じた発振回路２７の周波数の変化を補償する接続補償回路３７とを有する。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、ＶＣＯの発振周波数を広い範囲で変化させることができるＰＬＬ回路及びその制御方法を提供すること。
【解決手段】本発明にかかるＰＬＬ回路１は、ＶＣＯ１１と、制御ロジック１４と、位相比較器１３と、を備える。ＶＣＯ１１は、両端の電位差に応じて容量値が変化する可変容量素子を有し、電位差に応じた発振周波数の出力信号を出力する。制御ロジック１４は、可変容量素子の一端に所定の電圧を印加した状態で、基準信号と出力信号との周波数差に基づいて、当該可変容量素子の他端に印加する制御電圧Ｖｔｃを決定する。位相比較器１３は、可変容量素子の他端の電圧を制御ロジック１４により決定された制御電圧Ｖｔｃに固定した状態で、基準信号と出力信号との位相差に基づいて、可変容量素子の一端に印加する制御電圧Ｖｔａを決定する。 （もっと読む）

【課題】回路規模を小型化する注入同期発振器を得る。
【解決手段】発振周波数ｆｏの注入同期信号を発生する基準発振器１と、注入同期信号を検波し、注入同期信号の高周波電力に応じた直流電圧を発生すると共に発振周波数ｆｏの高調波を発生する検波回路２とを備え、検波回路２は、注入同期信号の高周波電力に応じた直流電圧および発振周波数ｆｏの高調波を、発振器３を構成するＦＥＴ８のドレインに供給するので、ＦＥＴ８に注入同期信号を注入する回路と、ＦＥＴ８に直流バイアスを印加するバイアス回路とを検波回路２で共用することができ、注入同期発振器の回路規模を小型化することができる。
また、発振周波数ｆｏの高調波をＦＥＴ８のドレインに供給するので、注入同期発振器として同期を容易にすることができる。 （もっと読む）

【課題】安定発振、コンパクトなパッケージを実現したＳＨＦ帯に好適な高周波発振器を提供する。
【解決手段】低誘電率、低損失の基板材料として水晶板等の耐熱材を最小限の厚さとした基板を主基板２とし、一次実装する能動素子７とＩＤＴ３やデスクリート部品８などを主基板２の表裏にそれぞれ配置し、貫通電極６で両面側の間を接続することで配線長を最短とした。ＬＴＣＣなどの従来の本体基板に代えて薄い水晶等を要部構成部品を実装する主基板とすることにより、薄型化と小型化を実現した。外力・応力に対する脆弱性を、主面側の保護カバーに加えて裏面にも補強カバーを設け、あるいはモールド構造とすることで補強した。 （もっと読む）

【課題】増幅用のトランジスタに帰還容量成分Ｃ１及び結合容量成分Ｃ２の直列回路を接続したコルピッツ発振回路を用いた電圧制御発振器において、部品点数の削減に寄与できる技術を提供すること。
【解決手段】トランジスタ２１のベースに接続された第１の伝送線路４１とトランジスタ２１のエミッタとアースとの間に接続された第２の伝送線路４２と、を備え、第１の伝送線路４１及び第２の伝送線路４２を互いに接近させて両者の間に線路間容量成分を形成する。この線路間容量成分を前記帰還容量成分Ｃ１として利用すると共に第２の伝送線路４２とアースとの間に形成される寄生容量成分を前記結合容量成分Ｃ２として利用する （もっと読む）

【課題】設計および製造が容易で、装置のサイズが小さい帰還型発振装置を提供すること。
【解決手段】帰還型発振装置１において、入力端子から入力された信号を増幅して出力端子から出力するバイポーラトランジスタ１０と、マイクロストリップラインによって構成され、バイポーラトランジスタの出力端子と入力端子とを結合して出力端子から入力端子に所定の周波数の信号を帰還してバイポーラトランジスタを発振させる結合回路１５と、を有する。 （もっと読む）

【課題】小型化及び低消費電力化を図ることができる磁気同調デバイス駆動回路及びそれを備えた測定装置並びに磁気同調デバイス駆動方法を提供する。
【解決手段】磁気同調デバイス駆動回路１０は、固定電圧を出力する電源に接続され、印加された出力電圧制御信号に応じた電圧を出力するスイッチング電源回路１１と、スイッチング電源回路１１の出力電圧を所望の同調周波数に応じた電流に変換して同調コイル５１に供給する定電流回路１２と、同調コイル５１の電圧の絶対値を所定値だけ大きくするシフト電圧を供給するシフト電圧供給部１３と、電流が供給された同調コイル５１の電圧とシフト電圧とを加算し、加算後の電圧を出力電圧制御信号としてスイッチング電源回路１１に出力する加算回路１４と、を備える。 （もっと読む）

【課題】小型に構成され、高調波と基本波との電力比を増加可能な高周波発振器を得る。
【解決手段】印加された電源電圧に基づいて、発振周波数の基本波で発振動作を行い、発振周波数の２倍波を出力する２倍波取り出し型発振器１０と、２倍波取り出し型発振器１０の出力端子に接続され、発振周波数の２倍波を通過帯域とする出力回路２０とを備え、出力回路２０は、２倍波取り出し型発振器１０に電源電圧を供給する電源端子２１と、２倍波取り出し型発振器１０と電源端子２１との間に直列に接続され、発振周波数の２倍波に対してほぼ１／４波長の長さを有する結合線路２２と、２倍波取り出し型発振器１０と電源端子２１との間に直列に接続され、発振周波数の２倍波に対してほぼ１／４波長の長さを有する伝送線路２３と、結合線路２２の結合量に応じた出力電力を得る第１負荷抵抗２４と、電源端子２１に対して並列に接続されたキャパシタ２５とを有する。 （もっと読む）

【課題】発振周波数を決定する容量値の変化に伴う発振周波数の変動を抑え、且つ、位相雑音を低減することのできる発振装置を提供する。
【解決手段】発振装置は、ドレイン接地回路からなる第１増幅回路１０と、第１増幅回路１０の出力を増幅する、ゲート接地回路からなる第２増幅回路２０と、第２増幅回路２０の出力を第１増幅回路の入力に帰還させるコンデンサＣ１と、第１増幅回路１０の入力側に設けられた共振器２と、共振器２及び第１増幅回路１０内のトランジスタＱ１に動作用のバイアス電圧を印加するバイアス回路１２と、第２増幅回路２０内のトランジスタＱ２に動作用のバイアス電圧を印加するバイアス回路２２とから構成される。この結果、位相雑音の発生を、単一のトランジスタからなるコルピッツ発振回路と同程度に抑えつつ、容量変化によって発振を起動できなくなったり、発振周波数が変動するのを防止できる。 （もっと読む）

【課題】外部磁界からの影響を防止しつつ、小型化及び軽量化を図ると共に、耐振動及び耐衝撃性を向上させた静磁波発振装置を提供する。
【解決手段】静磁波素子を用いて所望の発振周波数を得る静磁波発振装置１であって、静磁波発振装置本体２の周囲に強磁性体３３ａ，３３ｂと振動を吸収可能な非磁性体３２ａ，３２ｂ，３２ｃとを交互に積層させると共に、該非磁性体３２ａ，３２ｂ，３２ｃが吸収可能な振動周波数を層によって相違させる。 （もっと読む）

【課題】ＬＣ型ＶＣＯの出力する発振信号の周波数帯域が比較的狭くても、連続した周波数の発振信号（分周信号）の出力が可能な広帯域発振回路の実現。
【解決手段】発振信号を出力する発振器11と、発振器の出力する発振信号を受け、フィルタリングして注入同期信号NINJを出力するフィルタ14と、自己発振動作を行い、注入同期信号により発振動作が規制されて発振信号の分周信号を出力し、制御信号VbDに応じて分周比が変化する注入同期型周波数分周器12と、を備え、フィルタ14は、分周信号に同期したフィルタ制御信号に応じて、発振信号を通過させる通過特性を時間的に制御して注入同期信号NINJを発生する。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】小型でしかもＱ値を向上させることが可能な周波数可変共振器を提供すること。
【解決手段】本発明一例の周波数可変共振器は、交流電源に一端を接続された第１のインダクタと、前記交流電源の他端にカソード端子を接続され、所定の直流電圧を印加される可変容量ダイオードと、この可変容量ダイオードのアノード端子に一端を接続され、他端を前記第１のインダクタの他端に接続され前記可変容量ダイオードに印加される逆バイアス電圧をカットする第１のコンデンサとからなる直列共振回路と、並列接続された第２のインダクタ及び第２のコンデンサからなり、前記第１のインダクタと第１のコンデンサとの接続点に一端を接続され、他端を前記可変容量ダイオードのカソード端子に接続され、前記直列共振回路の共振周波数とほぼ同じ共振周波数を有する並列共振回路と、を有する。 （もっと読む）

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。 （もっと読む）

【課題】 スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能なマイクロ波発振回路の提供。
【解決手段】 マイクロ波発振回路１００は、上部基板１と、その表面に設けられる第１表層パターン２と、第１表層パターン上に設けられ第１表層パターンと電気的接続される可変容量素子３と、上部基板の表面の第１表層パターンとは異なる位置に設けられる第２表層パターン４と、第２表層パターン上に設けられ第２表層パターンと電気的接続される発振素子５と、上部基板の裏面に設けられる第１および第２裏面パターン６，７と、下部基板８と、下部基板の表面に設けられる第３表層パターン９と、下部基板の裏面に設けられる第３裏面パターン１０とを含む。 （もっと読む）

【課題】プリントインダクタのＱ値を高く設定してもその形成面積を小さくすることができるなどの新規のプリントインダクタおよびその製造方法ならびに電圧制御発振器を提供する。
【解決手段】本実施形態のプリントインダクタ１は、第１のインダクタパターン１０、第２のインダクタパターン２０および接続部材３０（例えば、第３のインダクタパターン３０Ａ）を備えている。第２のインダクタパターン２０（または第１のインダクタパターン１０）における遠方部分２０ａ（または１０ａ）の幅寸法は、その近接部分２０ｂ（または１０ｂ）の幅寸法よりも小さくなるように形成されている。 （もっと読む）

【課題】共振器型発振器のＱ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供する。
【解決手段】静電容量Ｃaの２ⁿ倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１ａ〜ｆが並列に接続され、それらコンデンサ２１１ａ〜ｆにはスイッチ２１２ａ〜ｆがそれぞれ直列に接続されている。コンデンサ２１１ａ〜ｆは、静電容量が大きいものほど、インダクタと接続させる配線４０２の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線４０２の抵抗がＱ値に及ぼす影響を低減させる。 （もっと読む）

【課題】電源電圧に重畳されたノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供すること。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。 （もっと読む）

【解決手段】（例えばＦＭ受信機中の）ＶＣＯは、ＬＣ共振タンクを含む。ＬＣ共振タンクは、粗同調キャパシタバンクおよび微同調キャパシタバンクを含む。粗同調キャパシタバンクは複数のデジタル制御粗同調キャパシタエレメントを含み、アクティブな際に各々は第１キャパシタンス値を供給する。微同調キャパシタバンクは複数のデジタル制御微同調キャパシタエレメントを含み、アクティブな際に各々は第２キャパシタンス値を供給する。キャパシタミスマッチの現実的な問題に対処するため、ＶＣＯチューニング範囲の全体にわたるキャパシタンスオーバーラップが、微キャパシタバンクのデジタル制御微同調キャパシタエレメントの全てがアクティブな場合に、微キャパシタバンクのキャパシタンス値が第１キャパシタンス値より大きくなるように第１及び第２キャパシタンス値を選択することによって生成される。 （もっと読む）