共振器型発振器、及び同調コンデンサ回路
【課題】共振器型発振器のQ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供する。
【解決手段】静電容量Caの2n倍(nは0〜5までの整数)となっている計6個)のコンデンサ211a〜fが並列に接続され、それらコンデンサ211a〜fにはスイッチ212a〜fがそれぞれ直列に接続されている。コンデンサ211a〜fは、静電容量が大きいものほど、インダクタと接続させる配線402の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線402の抵抗がQ値に及ぼす影響を低減させる。
【解決手段】静電容量Caの2n倍(nは0〜5までの整数)となっている計6個)のコンデンサ211a〜fが並列に接続され、それらコンデンサ211a〜fにはスイッチ212a〜fがそれぞれ直列に接続されている。コンデンサ211a〜fは、静電容量が大きいものほど、インダクタと接続させる配線402の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線402の抵抗がQ値に及ぼす影響を低減させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インダクタとコンデンサを用いて構成された共振器型発振器に関する。
【背景技術】
【0002】
無線通信端末装置やAV用機器などの電子機器の大部分は、様々な部分でクロック信号が用いられている。そのクロック信号は、位相雑音と呼ばれる位相のゆらぎが小さいことが望ましく、半導体チップ(基板)で実現できる発振器としては、LC共振器を用いたもの(共振器型発振器)が知られている。従来の共振器型発振器としては、例えば特許文献1、2に記載されたものが挙げられる。
【0003】
図1は、LC共振器を用いた共振器型発振器の基本構成を説明する図である。
その発振器1は、図1に示すように、共振器2、及びその共振器2に電力を供給する利得器11を備えた構成となっている。共振器2は、インダクタ21、及び共振器2の共振周波数を可変するための同調コンデンサ回路3を備えた構成となっている。同調コンデンサ回路3は、静電容量の異なる複数のコンデンサ32(32a〜c)が並列に接続され、それらコンデンサ32(32a〜c)にはスイッチ31(31a〜c)がそれぞれ直列に接続されている。各スイッチ31a〜cは例えばトランジスタなどのスイッチング素子であり、そのオン/オフ制御を通してインダクタ21に接続する静電容量を切り換えるようになっている。静電容量の切り換えによって共振器2の共振(発振)周波数を変更(選択)できることから、広帯域化させることが容易である。
【0004】
LC共振器は、共振(発振)周波数の選択性(Q値)がリング共振器などと比べて格段に良く、位相雑音も小さい。高いQ値は、低消費電力化という面でも望ましい。なぜなら、Q値が低いと、共振器に寄生する抵抗成分での電力消費が大きくなり、必要な電力が増加するためである。
【0005】
共振器のQ値の設計は、インダクタのQ値とコンデンサのQ値との相互から影響を受ける。インダクタ、コンデンサ共に、自己共振周波数と呼ばれる共振周波数を持ち、この周波数付近では特性値は低周波でのその特性値から大きく異なる。このことから、一般に共振器のQ値の設計は困難とされ、実際に試作したインダクタやコンデンサ、VCO回路などを評価した上でサイズを微調するような手法が用いられることが多い。
【0006】
上述したように、図1に示すような共振器型発振器では、コンデンサ32が接続されたスイッチ31のオン/オフ制御によりクロック信号を広帯域で得ることができる。しかし、各コンデンサ32はそれぞれ異なる特性を有するために、設計は更に困難になるのが実情である。このことから、広帯域化が容易という利点をより生かせられるように、Q値などの特性を高く維持させた設計をより容易に行えるようにすることが強く望まれていた。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特表2003−521827号公報
【特許文献2】特表平11−507192号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、共振器型発振器のQ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の第1〜第3の態様の共振器型発振器は共に、インダクタとコンデンサを用いて構成された共振現象を利用したものであり、それぞれ以下のような構成となっている。
【0010】
第1の態様の共振器型発振器は、共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサ毎のインダクタと接続させる配線の長さは、静電容量の大きいコンデンサほど短くさせている。
【0011】
第2の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかで最もインダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形でスイッチのオン/オフ制御を行う容量選択手段と、を具備する。
【0012】
第3の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかでインダクタからの配線の長さが短いコンデンサを優先的に選択する形でスイッチのオン/オフ制御を行う容量選択手段と、を具備する。
【0013】
本発明の第1、及び第2の態様の同調コンデンサ回路は共に、共振器型発振器が出力する信号の周波数を選択するために用いることが可能なものであり、それぞれ以下のような構成となっている。
【0014】
第1の態様の同調コンデンサ回路は、静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている。
【0015】
第2の態様の同調コンデンサ回路複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、途中で2つ以上に分岐させている配線と、を備え、複数のコンデンサは、配線の分岐させた後の部分に分けて配置させている。
【発明の効果】
【0016】
本発明では、スイッチのオン/オフ制御によるコンデンサの選択に伴う配線の抵抗分の影響を低減して、その選択に伴うQ値の変動を抑える。このため、回路設計上、問題となる程度(レベル)、つまり改善すべき点の程度はより緩和させることができる。この結果、回路設計はより容易となる。また、回路設計上、考慮すべき範囲はより狭めることができ、重要性が低くなる点も生じることとなる。これらも回路設計がより容易となるように作用する。
【0017】
本発明では、コンデンサの選択に伴う配線の抵抗分の変動を抑える。そのため、その選択に伴ってQ値が変動するようなことをより抑えることができる。
【0018】
本発明では、配線の抵抗分をより小さくする。このため、その抵抗分によるQ値の低下を最小限に抑えることができる。
【0019】
上述したようなことは何れも、回路設計をより容易となるように作用する。
【図面の簡単な説明】
【0020】
【図1】LC共振器を用いた共振器型発振器の基本構成を説明する図である。
【図2】第1の実施の形態による共振器型発振器の回路構成を説明する図である。
【図3】容量選択制御部の実現方法を説明する図である。
【図4】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である。
【図5】従来の同調コンデンサ回路を構成する素子の配置を説明する図である。
【図6】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第2の実施の形態)。
【図7】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第3の実施の形態)。
【図8】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第4の実施の形態)。
【図9】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第5の実施の形態)。
【図10】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第6の実施の形態)。
【図11】第6の実施の形態の変形例でのコンデンサ選択のためのオン/オフ制御を説明する図である。
【発明を実施するための形態】
【0021】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
<第1の実施の形態>
図2は、第1の実施の形態による共振器型発振器(以下「発振器」と略記)の回路構成を説明する図である。
【0022】
その発振器は、電源電圧VDDによって動作する。その電源電圧VDDは、2つのpチャネル形MOS FET(以下「Pトランジスタ」)T1、T2のソースに印加されている。各PトランジスタT1、T2のゲートは他方のドレインと接続されている。各PトランジスタT1、T2のドレイン間には、直列に接続された2つのバラクタV1、V2、インダクタL1が接続されている。また、PトランジスタT1のドレインはnチャネル形MOS FET(以下「Nトランジスタ」)T3のドレイン、NトランジスタT4のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路210とそれぞれ接続され、PトランジスタT2のドレインはNトランジスタT4のドレイン、NトランジスタT3のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路220とそれぞれ接続されている。発振器の信号も同じこのノードから出力される。2つのバラクタV1、V2間に接続された端子aは、発振周波数を微調整するための制御端子である。
【0023】
同調コンデンサ回路210は、静電容量の異なる複数(ここでは基準となる静電容量Caの2n倍(nは0〜5までの整数)となっている計6個)のコンデンサ211(211a〜f)が並列に接続され、それらコンデンサ211(211a〜f)にはスイッチ212(212a〜f)がそれぞれ直列に接続されている。各スイッチ212は、例えばスイッチング素子、より具体的には例えばNトランジスタである。これは他方の同調コンデンサ回路220も同じである。容量選択制御部230は、各同調コンデンサ回路210各スイッチ31a〜cのオン/オフ制御を行い、インダクタL1と接続させる静電容量を切り換える。各スイッチ212がNトランジスタであれば、ゲートにHの信号を入力させることでオンさせる。それによって、コンデンサ211とグランド間は通電可能状態となる。各同調コンデンサ回路210、220は6個のコンデンサ211を有していることから、容量選択制御部230は6ビットの信号をそれぞれ出力する。各同調コンデンサ回路210、220は同じ構成であることから、以降は同調コンデンサ回路210のみに着目して説明する。
【0024】
図3は、上記容量選択制御部230の実現方法を説明する図である。
容量選択制御部230は、スイッチのオン/オフ制御を通して、要求された周波数の信号を出力させるためのものである。その制御部230の実現させるために採用可能な方式としては、図3(a)に示す直接制御方式、図3(b)に示す論理ゲート制御方式、及び図3(c)に示すCPU制御方式の3つが主なものである。
【0025】
図3(a)に示す直接制御方式は、周波数指定用に外部から入力されるNビットの入力信号をビット毎にそれぞれ対応するスイッチに出力するものである。その入力信号がスイッチに出力可能なものであれば、Nビットの入力信号はビット毎に対応するスイッチに出力させる構成とすれば良い。従って、図2に示すような同調コンデンサ回路210、220では、N=6以上となる。
【0026】
図3(b)に示す論理ゲート制御方式は、Nビットの入力信号をデコードして、各スイッチに出力すべきLビットの信号を生成するものである。図2に示すような同調コンデンサ回路210、220では、L=6以上となる。図10であればL=10以上となる。Nは任意の数で良い。
【0027】
図3(c)に示すCPU制御方式は、信号の入出力は論理ゲート方式と変わらない。しかし、様々な選択方法を実現することができる。状況に応じた対応を柔軟に行うことも可能である。
【0028】
本実施の形態では、広帯域、高性能な発振器の設計がより容易となるように、同調コンデンサ回路210におけるコンデンサ211の配置を工夫している。次に図4、及び図5を参照して、その配置、及びその配置の工夫により得られる効果について具体的に説明する。
【0029】
通常、回路の構成は回路図で示される。しかし、回路を構成する素子等の配置は、高密度化や素子間の影響等を含む様々な視点を考慮して決定される。例えば半導体チップ(基板)上に回路を実装する場合には、回路の中心部には他のインダクタやトランジスタといった素子が配置されることが多いため、凸凹の起伏が激しくなるのが普通である。そのようになると、チップの表面は、大きな素子を内側に配置するよりも小さな素子を内側に配置したほうがより効率的に利用できるようになる。このようなことから、回路図は実際の配置(レイアウト)を示していないケースが多いのが実情である。
【0030】
図4は、同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図4中の402は複数のコンデンサ211を並列に接続する部分の配線、401はその配線402と発振器を接続させる部分の配線を示している。それにより、本実施の形態では、静電容量の大きいコンデンサ211ほど、インダクタL1とを接続する配線の長さが短くなるようにしている。ここでは便宜的に、コンデンサ211は211a〜dを付した計4個のみを示している。
【0031】
交流信号が流れる配線では静電容量分が無視できなくなる。このことから、配線401、或いは配線402を含む配線に存在する静電容量Cbを持つコンデンサ403を考慮する。インダクタL1が接続されていることから、配線のインダクタンス分はそれに含まれると想定する。配線401の抵抗値はRa、配線402の抵抗値はRbと想定する。各コンデンサ211は異なる位置に接続されている。その位置による抵抗値Rbの変化は係数kによって模擬する。
【0032】
コンデンサ211の静電容量によってその両端に発生する電圧が変化する。このことから、スイッチ212はそれに直列に接続させたコンデンサ211の静電容量に応じたものとしている。それにより、静電容量Caのコンデンサ211aに接続させたスイッチ212aの抵抗値をRcとすると、例えば静電容量が8(=23)×Caのコンデンサ211dに接続させたスイッチ212dの抵抗値はRc/8とさせている。
【0033】
Q値は、以下により求められる。
Q=1/ωCR ・・・ (1)
ここで、ωは2πf(共振(発振)周波数)で求められる角周波数(rad/s)、Cは静電容量(F)、Rは抵抗値(Ω)である。
【0034】
図4に示すようにモデル化した場合、Q値は(1)式を用いて以下のようにして求められる。
Q=1/ωCR=1/(ω×(M・Ca+Cb)×(Ra+k・Rb+Rc/M))
・・・ (2)
ここで、Mはスイッチ211をオンさせることで選択されたコンデンサ211全ての静電容量を静電容量Caで割って得られる値(ここでは整数)である。
【0035】
(2)式から明らかなように、全静電容量C(=(M・Ca+Cb))はコンデンサ211の選択によって自動的に決定される。しかし、k・Rbの値は、選択するコンデンサ211によって変化する。係数kの値はインダクタL1から離れるほど大きくなるから、図4に示す構成では、より静電容量の小さいコンデンサ211を選択するほど、全抵抗値Rも大きくなる。そのように、変化する方向が全静電容量Cと全抵抗値Rとで逆となっているため、選択するコンデンサ211によってQ値が変動するとしても、その変動はより抑えられるようになっている。
【0036】
より小さい静電容量のコンデンサ211を選択することは、より高い周波数の信号を発生させることを意味する。このため、Q値の劣化は通常、大きな問題とはならない。
【0037】
これに対し、図5に示すように、逆に静電容量の大きいコンデンサ211ほど、インダクタL1とを接続する配線の長さが長くなるように配置すると(特許文献1の図4)、より静電容量の大きいコンデンサ211を選択するほど、全抵抗値Rも大きくなる。このため、図4に示す構成と比較して、Q値はより低下することになる。
【0038】
このように、静電容量の異なる複数のコンデンサ211は、より静電容量の大きいコンデンサ211をインダクタL1とより近くなるように、言い換えればインダクタL1間に存在する抵抗の値がより小さくなるように配置することにより、コンデンサ211の選択に伴うQ値の変動はより抑えられて補償されることになる。Q値が補償される結果、広帯域に渡って高性能の発振器はより容易に実現できるようになる。
【0039】
周知のように、コンデンサは自己共振周波数付近で急速に等価的な静電容量が大きくなる。容量が増大すると、(1)式によりQ値が低下する。しかし、図4に示すような構成を採用することにより、そのようなことへの対応もより容易にできるようになる。自己共振周波数の寄与分がモデルからのずれを発生させて設計を難しくさせるが、その程度は緩和されるため、設計はより容易となる。設計上では、改善すべき程度がより緩和されるということの他に、考慮すべき範囲がより狭まる、或いは重要性が低くなる点が生じる、といった効果が得られる。
【0040】
<第2の実施の形態>
図6は、第2の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図6を参照して、そのコンデンサ回路210の構成について詳細に説明する。
【0041】
発振器の構成は同調コンデンサ回路210(220)を除き、基本的に上記第1の実施の形態と同じである。その回路210を構成する素子の種類は基本的に同じである。このことから、第1の実施の形態における符号をそのまま用いて、回路210に着目する形で説明する。これは以降の実施の形態でも同様とする。図6では、コンデンサ211は抜粋して示している。
【0042】
第2の実施の形態では、図6に示すように複数のコンデンサ211は、中央に位置するコンデンサ211aを通る線を考えた場合に、その線を対称の軸として静電容量が線対称となるように配置している。それにより、インダクタL1から近いほう(或いは遠いほう)からの静電容量の変化が下に凸の形となっている。(ここに、静電容量の変化が凸の形とはインダクタL1から近い方から(或いは遠い方から)対称の軸に向かって静電容量が大から小へと変化することを意味する。)
【0043】
第1の実施の形態では、コンデンサ211の選択は1個のみを対象に行うようになっている。これに対し、第2の実施の形態では、図中、中央に位置するコンデンサ211aは1個のみ選択するが、他のコンデンサ211は2個を1組として選択するようになっている。それにより、例えばそのコンデンサ211aの両隣に位置する2個のコンデンサ211aは2個、同時に選択し(全静電容量は2×Ca、2個のスイッチ212aの抵抗値はRc/2、となり、1個のコンデンサ211bを選択した場合と同じとなる)、それらの外側に位置する2個のコンデンサ211bも2個、同時に選択するようになっている(全静電容量は2×Ca、2個のスイッチ212aの抵抗値はRc/2、となり、1個のコンデンサ211cを選択した場合と同じとなる)。容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。
【0044】
図6に示すような構成を採用すると、上述したようにして、全静電容量が大きくなるほど、より近いコンデンサ211、より遠いコンデンサ211を選択するようになる。そのため、選択するコンデンサ211に伴う配線402分の抵抗値k・Rb(係数kの値)の変動は、第1の実施の形態と比較してより抑えられることになる。その結果、Q値は選択するコンデンサ211(全静電容量)に係わらず、より一定とさせることができる。
【0045】
<第3の実施の形態>
図7は、第3の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図7を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図7でもコンデンサ211は抜粋して示している。
【0046】
第3の実施の形態では、図7に示すように複数のコンデンサ211は、配線402を挟むようにして分けて、その配線402の両側に接続させている。そのため、配線402は上記第1、及び第2の実施の形態と比較して、より短くすることができる。配線402の抵抗値として「k・Rb/2」と表記したのは、第1の実施の形態からその抵抗値を半分に減らすことができるからである。従って、配線402の抵抗分がQ値に及ぼす影響はより低減される。
【0047】
第3の実施の形態では、最も静電容量が大きいコンデンサ211dを除く他のコンデンサ211a〜cはそのコンデンサ211dとは別の側に接続している。これは、配線402の長さをより短くできるようにするためである。その別の側に配置したコンデンサ211a〜cは、静電容量が大きいものほど、インダクタL1側となるように配置している。それにより、第1の実施の形態と同様の効果も得られるようにしている。第3の実施の形態における容量選択制御部230は、第1の実施の形態と同様に、一個のコンデンサ211のみを選択するためのスイッチ212のオン/オフ制御を行う。
【0048】
<第4の実施の形態>
図8は、第4の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図8を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図8でもコンデンサ211は抜粋して示している。
【0049】
第4の実施の形態では、図8に示すように、配線401として、途中から分岐したものを配置している。それにより、インダクタL1側から分岐するまでの部分401a、分岐した以降の一方の部分401b、及び他方の部分401c、に分けられるものとなっている。それに伴い、配線402は、配線402a、402bの2つとなっている。コンデンサ403の静電容量はCb’となっている。
【0050】
図8に示すような配置を採用すると、第3の実施の形態と同様に、配線402はより短くできることから、その抵抗分がQ値に及ぼす影響はより低減させることができる。また、第3の実施の形態と比較して、半導体チップの平坦性をより良くすることができる。しかし、配線401の抵抗分はより大きくなる。第4の実施の形態における容量選択制御部230は、第3の実施の形態と同じく、一個のコンデンサ211のみを選択するためのスイッチ212のオン/オフ制御を行う。
【0051】
<第5の実施の形態>
図9は、第5の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図9を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図9でもコンデンサ211は抜粋して示している。
【0052】
第5の実施の形態では、第3の実施の形態と同様に、図9に示すように複数のコンデンサ211は配線402を挟むようにして分けて配置している。各側では、インダクタL1側からの静電容量の変化が下に凸となるように、静電容量の異なる複数のコンデンサ211を配置している。図9中に表記した「1」「2」「4」「8」の各数値は、(2)式におけるMの値に相当し、全静電容量がM×Caとなるように選択すべきコンデンサ211を数値で表している。このことから、第5の実施の形態における容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。
【0053】
「Dummy」と表記したコンデンサ211a、及びスイッチ212(以降「ダミーユニット」と呼ぶ)は、近傍におけるレイアウトの違いによって製造プロセス上、生じる悪影響を抑えるために設けたものである。そのため、選択の対象からは除外される。その悪影響を抑えるためには、図中、破線で示す箇所にもダミーユニットを設けるのが望ましい。これは、他の実施の形態でも同様である。
【0054】
図9に示すような配置では、配線402上に示す点を中心とした点対称となるような形で同じ静電容量のコンデンサ211が配置され、同じ静電容量のコンデンサ211が選択される。このため、第2の実施の形態と同様に、選択するコンデンサ211による配線402の抵抗分の変動を抑えることができる。また、その配線402の長さ自体、より短くできるため、その抵抗分の影響もより低減させることができる。
【0055】
なお、本実施の形態では、配線402の両側に静電容量の異なる複数のコンデンサ211を配置しているが、途中で分岐した配線401、或いは402を採用することにより、分岐した以降の部分にそれぞれそのような配置を行うようにしても良い。
【0056】
<第6の実施の形態>
図10は、第6の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図10を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図10でもコンデンサ211は抜粋して示している。
【0057】
第6の実施の形態では、図10に示すように、静電容量が同じ複数のコンデンサ211を配線402の片側に配置している。その並びの両端には、ダミーユニットを設けている。図10中に表記した「1」「2」「4」「8」の各数値は、第4の実施の形態と同様に(2)式におけるMの値に相当し、その数値、及び近傍の矢印により、全静電容量がM×Caとなるように選択すべきコンデンサ211を示している。このことから、第6の実施の形態における容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。この第6の実施の形態でも配線402の抵抗分の変動が回避、或いは抑えられるため、第2の実施の形態と同様の効果を得ることができる。
【0058】
図10に示すような配置とした場合、インダクタL1側のコンデンサ211を優先的に選択するようにしても良い。例えば容量選択制御部230にNビットの信号が入力し、ダミーユニット分を除くコンデンサ211を選択するためにLビットの信号を出力する場合(図3)、例えばNビットの入力信号に応じて図11に示すような内容のLビットの信号を出力してコンデンサ211を選択すれば良い。その図11ではL≧Nを想定しており、1〜Lまでのシンボルは対応するビットの桁を表している。それにより、ビット毎にその出力値を0、或いは1で表している。1がスイッチ212をオンさせるHの信号を表している。1ビット目の信号はインダクタL1に最も近い(接続する配線の抵抗値が最小の)コンデンサ211に接続されたスイッチ212に入力され、2ビット目の信号はその隣に位置するコンデンサ211に接続されたスイッチ212に入力される。ビットの桁とコンデンサ211の対応関係はそのようなものとなっている。
【0059】
このような選択を容量選択制御部230に行わせた場合、選択によって得る全静電容量に対する配線402の抵抗分は最小に抑えることができる。従って、常にQ値が最適となるようにコンデンサ211の選択を行えることとなる。
【0060】
なお、第6の実施の形態(及びその変形例)では、静電容量の同じ複数のコンデンサ211を配線402の一方の側のみに配置しているが、第3の実施の形態と同様に、その両側に配置するようにして良い。或いは第4の実施の形態のように、複数のコンデンサ211を分けて、それらを並列に接続するようにしても良い。容量選択制御部230の実現にCPU制御方式を採用する場合には、上述したようなコンデンサ211を選択するためのオン/オフ制御を可能とさせるプログラムを用意して、可搬性の記録媒体、或いは通信ネットワークを介して配布しても良い。
【0061】
(付記1)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサ毎の前記インダクタと接続させる配線の長さは、前記静電容量の大きいコンデンサほど短くさせている、
ことを特徴とする共振器型発振器。
(付記2)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記インダクタと接続させる配線に沿った前記複数のコンデンサの配置を、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする共振器型発振器。
(付記3)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、前記インダクタと接続させる配線を間に挟む形で分けて配置させている、
ことを特徴とする共振器型発振器。
(付記4)
前記配線の少なくとも一方の側に配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記5)
前記配線の両側に静電容量の異なる複数のコンデンサを配置し、
前記複数のコンデンサは、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記6)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
前記インダクタと接続させた、2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする共振器型発振器。
(付記7)
前記分岐させた後の部分の少なくとも一つに配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記6記載の共振器型発振器。
(付記8)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記9)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記10)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
(付記11)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、該複数のコンデンサを並列に接続する配線を間に挟む形で分けて接続させている、
ことを特徴とする同調コンデンサ回路。
(付記12)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
【符号の説明】
【0062】
210、220 同調コンデンサ回路
211a〜f、403 コンデンサ
212a〜f スイッチ
230 容量選択制御部
401、401a〜c、402、402a、402b 配線
L1 インダクタ
T1〜4 トランジスタ
V1、V2 バラクタ
【技術分野】
【0001】
本発明は、インダクタとコンデンサを用いて構成された共振器型発振器に関する。
【背景技術】
【0002】
無線通信端末装置やAV用機器などの電子機器の大部分は、様々な部分でクロック信号が用いられている。そのクロック信号は、位相雑音と呼ばれる位相のゆらぎが小さいことが望ましく、半導体チップ(基板)で実現できる発振器としては、LC共振器を用いたもの(共振器型発振器)が知られている。従来の共振器型発振器としては、例えば特許文献1、2に記載されたものが挙げられる。
【0003】
図1は、LC共振器を用いた共振器型発振器の基本構成を説明する図である。
その発振器1は、図1に示すように、共振器2、及びその共振器2に電力を供給する利得器11を備えた構成となっている。共振器2は、インダクタ21、及び共振器2の共振周波数を可変するための同調コンデンサ回路3を備えた構成となっている。同調コンデンサ回路3は、静電容量の異なる複数のコンデンサ32(32a〜c)が並列に接続され、それらコンデンサ32(32a〜c)にはスイッチ31(31a〜c)がそれぞれ直列に接続されている。各スイッチ31a〜cは例えばトランジスタなどのスイッチング素子であり、そのオン/オフ制御を通してインダクタ21に接続する静電容量を切り換えるようになっている。静電容量の切り換えによって共振器2の共振(発振)周波数を変更(選択)できることから、広帯域化させることが容易である。
【0004】
LC共振器は、共振(発振)周波数の選択性(Q値)がリング共振器などと比べて格段に良く、位相雑音も小さい。高いQ値は、低消費電力化という面でも望ましい。なぜなら、Q値が低いと、共振器に寄生する抵抗成分での電力消費が大きくなり、必要な電力が増加するためである。
【0005】
共振器のQ値の設計は、インダクタのQ値とコンデンサのQ値との相互から影響を受ける。インダクタ、コンデンサ共に、自己共振周波数と呼ばれる共振周波数を持ち、この周波数付近では特性値は低周波でのその特性値から大きく異なる。このことから、一般に共振器のQ値の設計は困難とされ、実際に試作したインダクタやコンデンサ、VCO回路などを評価した上でサイズを微調するような手法が用いられることが多い。
【0006】
上述したように、図1に示すような共振器型発振器では、コンデンサ32が接続されたスイッチ31のオン/オフ制御によりクロック信号を広帯域で得ることができる。しかし、各コンデンサ32はそれぞれ異なる特性を有するために、設計は更に困難になるのが実情である。このことから、広帯域化が容易という利点をより生かせられるように、Q値などの特性を高く維持させた設計をより容易に行えるようにすることが強く望まれていた。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特表2003−521827号公報
【特許文献2】特表平11−507192号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、共振器型発振器のQ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の第1〜第3の態様の共振器型発振器は共に、インダクタとコンデンサを用いて構成された共振現象を利用したものであり、それぞれ以下のような構成となっている。
【0010】
第1の態様の共振器型発振器は、共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサ毎のインダクタと接続させる配線の長さは、静電容量の大きいコンデンサほど短くさせている。
【0011】
第2の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかで最もインダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形でスイッチのオン/オフ制御を行う容量選択手段と、を具備する。
【0012】
第3の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかでインダクタからの配線の長さが短いコンデンサを優先的に選択する形でスイッチのオン/オフ制御を行う容量選択手段と、を具備する。
【0013】
本発明の第1、及び第2の態様の同調コンデンサ回路は共に、共振器型発振器が出力する信号の周波数を選択するために用いることが可能なものであり、それぞれ以下のような構成となっている。
【0014】
第1の態様の同調コンデンサ回路は、静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている。
【0015】
第2の態様の同調コンデンサ回路複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、途中で2つ以上に分岐させている配線と、を備え、複数のコンデンサは、配線の分岐させた後の部分に分けて配置させている。
【発明の効果】
【0016】
本発明では、スイッチのオン/オフ制御によるコンデンサの選択に伴う配線の抵抗分の影響を低減して、その選択に伴うQ値の変動を抑える。このため、回路設計上、問題となる程度(レベル)、つまり改善すべき点の程度はより緩和させることができる。この結果、回路設計はより容易となる。また、回路設計上、考慮すべき範囲はより狭めることができ、重要性が低くなる点も生じることとなる。これらも回路設計がより容易となるように作用する。
【0017】
本発明では、コンデンサの選択に伴う配線の抵抗分の変動を抑える。そのため、その選択に伴ってQ値が変動するようなことをより抑えることができる。
【0018】
本発明では、配線の抵抗分をより小さくする。このため、その抵抗分によるQ値の低下を最小限に抑えることができる。
【0019】
上述したようなことは何れも、回路設計をより容易となるように作用する。
【図面の簡単な説明】
【0020】
【図1】LC共振器を用いた共振器型発振器の基本構成を説明する図である。
【図2】第1の実施の形態による共振器型発振器の回路構成を説明する図である。
【図3】容量選択制御部の実現方法を説明する図である。
【図4】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である。
【図5】従来の同調コンデンサ回路を構成する素子の配置を説明する図である。
【図6】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第2の実施の形態)。
【図7】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第3の実施の形態)。
【図8】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第4の実施の形態)。
【図9】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第5の実施の形態)。
【図10】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である(第6の実施の形態)。
【図11】第6の実施の形態の変形例でのコンデンサ選択のためのオン/オフ制御を説明する図である。
【発明を実施するための形態】
【0021】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
<第1の実施の形態>
図2は、第1の実施の形態による共振器型発振器(以下「発振器」と略記)の回路構成を説明する図である。
【0022】
その発振器は、電源電圧VDDによって動作する。その電源電圧VDDは、2つのpチャネル形MOS FET(以下「Pトランジスタ」)T1、T2のソースに印加されている。各PトランジスタT1、T2のゲートは他方のドレインと接続されている。各PトランジスタT1、T2のドレイン間には、直列に接続された2つのバラクタV1、V2、インダクタL1が接続されている。また、PトランジスタT1のドレインはnチャネル形MOS FET(以下「Nトランジスタ」)T3のドレイン、NトランジスタT4のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路210とそれぞれ接続され、PトランジスタT2のドレインはNトランジスタT4のドレイン、NトランジスタT3のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路220とそれぞれ接続されている。発振器の信号も同じこのノードから出力される。2つのバラクタV1、V2間に接続された端子aは、発振周波数を微調整するための制御端子である。
【0023】
同調コンデンサ回路210は、静電容量の異なる複数(ここでは基準となる静電容量Caの2n倍(nは0〜5までの整数)となっている計6個)のコンデンサ211(211a〜f)が並列に接続され、それらコンデンサ211(211a〜f)にはスイッチ212(212a〜f)がそれぞれ直列に接続されている。各スイッチ212は、例えばスイッチング素子、より具体的には例えばNトランジスタである。これは他方の同調コンデンサ回路220も同じである。容量選択制御部230は、各同調コンデンサ回路210各スイッチ31a〜cのオン/オフ制御を行い、インダクタL1と接続させる静電容量を切り換える。各スイッチ212がNトランジスタであれば、ゲートにHの信号を入力させることでオンさせる。それによって、コンデンサ211とグランド間は通電可能状態となる。各同調コンデンサ回路210、220は6個のコンデンサ211を有していることから、容量選択制御部230は6ビットの信号をそれぞれ出力する。各同調コンデンサ回路210、220は同じ構成であることから、以降は同調コンデンサ回路210のみに着目して説明する。
【0024】
図3は、上記容量選択制御部230の実現方法を説明する図である。
容量選択制御部230は、スイッチのオン/オフ制御を通して、要求された周波数の信号を出力させるためのものである。その制御部230の実現させるために採用可能な方式としては、図3(a)に示す直接制御方式、図3(b)に示す論理ゲート制御方式、及び図3(c)に示すCPU制御方式の3つが主なものである。
【0025】
図3(a)に示す直接制御方式は、周波数指定用に外部から入力されるNビットの入力信号をビット毎にそれぞれ対応するスイッチに出力するものである。その入力信号がスイッチに出力可能なものであれば、Nビットの入力信号はビット毎に対応するスイッチに出力させる構成とすれば良い。従って、図2に示すような同調コンデンサ回路210、220では、N=6以上となる。
【0026】
図3(b)に示す論理ゲート制御方式は、Nビットの入力信号をデコードして、各スイッチに出力すべきLビットの信号を生成するものである。図2に示すような同調コンデンサ回路210、220では、L=6以上となる。図10であればL=10以上となる。Nは任意の数で良い。
【0027】
図3(c)に示すCPU制御方式は、信号の入出力は論理ゲート方式と変わらない。しかし、様々な選択方法を実現することができる。状況に応じた対応を柔軟に行うことも可能である。
【0028】
本実施の形態では、広帯域、高性能な発振器の設計がより容易となるように、同調コンデンサ回路210におけるコンデンサ211の配置を工夫している。次に図4、及び図5を参照して、その配置、及びその配置の工夫により得られる効果について具体的に説明する。
【0029】
通常、回路の構成は回路図で示される。しかし、回路を構成する素子等の配置は、高密度化や素子間の影響等を含む様々な視点を考慮して決定される。例えば半導体チップ(基板)上に回路を実装する場合には、回路の中心部には他のインダクタやトランジスタといった素子が配置されることが多いため、凸凹の起伏が激しくなるのが普通である。そのようになると、チップの表面は、大きな素子を内側に配置するよりも小さな素子を内側に配置したほうがより効率的に利用できるようになる。このようなことから、回路図は実際の配置(レイアウト)を示していないケースが多いのが実情である。
【0030】
図4は、同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図4中の402は複数のコンデンサ211を並列に接続する部分の配線、401はその配線402と発振器を接続させる部分の配線を示している。それにより、本実施の形態では、静電容量の大きいコンデンサ211ほど、インダクタL1とを接続する配線の長さが短くなるようにしている。ここでは便宜的に、コンデンサ211は211a〜dを付した計4個のみを示している。
【0031】
交流信号が流れる配線では静電容量分が無視できなくなる。このことから、配線401、或いは配線402を含む配線に存在する静電容量Cbを持つコンデンサ403を考慮する。インダクタL1が接続されていることから、配線のインダクタンス分はそれに含まれると想定する。配線401の抵抗値はRa、配線402の抵抗値はRbと想定する。各コンデンサ211は異なる位置に接続されている。その位置による抵抗値Rbの変化は係数kによって模擬する。
【0032】
コンデンサ211の静電容量によってその両端に発生する電圧が変化する。このことから、スイッチ212はそれに直列に接続させたコンデンサ211の静電容量に応じたものとしている。それにより、静電容量Caのコンデンサ211aに接続させたスイッチ212aの抵抗値をRcとすると、例えば静電容量が8(=23)×Caのコンデンサ211dに接続させたスイッチ212dの抵抗値はRc/8とさせている。
【0033】
Q値は、以下により求められる。
Q=1/ωCR ・・・ (1)
ここで、ωは2πf(共振(発振)周波数)で求められる角周波数(rad/s)、Cは静電容量(F)、Rは抵抗値(Ω)である。
【0034】
図4に示すようにモデル化した場合、Q値は(1)式を用いて以下のようにして求められる。
Q=1/ωCR=1/(ω×(M・Ca+Cb)×(Ra+k・Rb+Rc/M))
・・・ (2)
ここで、Mはスイッチ211をオンさせることで選択されたコンデンサ211全ての静電容量を静電容量Caで割って得られる値(ここでは整数)である。
【0035】
(2)式から明らかなように、全静電容量C(=(M・Ca+Cb))はコンデンサ211の選択によって自動的に決定される。しかし、k・Rbの値は、選択するコンデンサ211によって変化する。係数kの値はインダクタL1から離れるほど大きくなるから、図4に示す構成では、より静電容量の小さいコンデンサ211を選択するほど、全抵抗値Rも大きくなる。そのように、変化する方向が全静電容量Cと全抵抗値Rとで逆となっているため、選択するコンデンサ211によってQ値が変動するとしても、その変動はより抑えられるようになっている。
【0036】
より小さい静電容量のコンデンサ211を選択することは、より高い周波数の信号を発生させることを意味する。このため、Q値の劣化は通常、大きな問題とはならない。
【0037】
これに対し、図5に示すように、逆に静電容量の大きいコンデンサ211ほど、インダクタL1とを接続する配線の長さが長くなるように配置すると(特許文献1の図4)、より静電容量の大きいコンデンサ211を選択するほど、全抵抗値Rも大きくなる。このため、図4に示す構成と比較して、Q値はより低下することになる。
【0038】
このように、静電容量の異なる複数のコンデンサ211は、より静電容量の大きいコンデンサ211をインダクタL1とより近くなるように、言い換えればインダクタL1間に存在する抵抗の値がより小さくなるように配置することにより、コンデンサ211の選択に伴うQ値の変動はより抑えられて補償されることになる。Q値が補償される結果、広帯域に渡って高性能の発振器はより容易に実現できるようになる。
【0039】
周知のように、コンデンサは自己共振周波数付近で急速に等価的な静電容量が大きくなる。容量が増大すると、(1)式によりQ値が低下する。しかし、図4に示すような構成を採用することにより、そのようなことへの対応もより容易にできるようになる。自己共振周波数の寄与分がモデルからのずれを発生させて設計を難しくさせるが、その程度は緩和されるため、設計はより容易となる。設計上では、改善すべき程度がより緩和されるということの他に、考慮すべき範囲がより狭まる、或いは重要性が低くなる点が生じる、といった効果が得られる。
【0040】
<第2の実施の形態>
図6は、第2の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図6を参照して、そのコンデンサ回路210の構成について詳細に説明する。
【0041】
発振器の構成は同調コンデンサ回路210(220)を除き、基本的に上記第1の実施の形態と同じである。その回路210を構成する素子の種類は基本的に同じである。このことから、第1の実施の形態における符号をそのまま用いて、回路210に着目する形で説明する。これは以降の実施の形態でも同様とする。図6では、コンデンサ211は抜粋して示している。
【0042】
第2の実施の形態では、図6に示すように複数のコンデンサ211は、中央に位置するコンデンサ211aを通る線を考えた場合に、その線を対称の軸として静電容量が線対称となるように配置している。それにより、インダクタL1から近いほう(或いは遠いほう)からの静電容量の変化が下に凸の形となっている。(ここに、静電容量の変化が凸の形とはインダクタL1から近い方から(或いは遠い方から)対称の軸に向かって静電容量が大から小へと変化することを意味する。)
【0043】
第1の実施の形態では、コンデンサ211の選択は1個のみを対象に行うようになっている。これに対し、第2の実施の形態では、図中、中央に位置するコンデンサ211aは1個のみ選択するが、他のコンデンサ211は2個を1組として選択するようになっている。それにより、例えばそのコンデンサ211aの両隣に位置する2個のコンデンサ211aは2個、同時に選択し(全静電容量は2×Ca、2個のスイッチ212aの抵抗値はRc/2、となり、1個のコンデンサ211bを選択した場合と同じとなる)、それらの外側に位置する2個のコンデンサ211bも2個、同時に選択するようになっている(全静電容量は2×Ca、2個のスイッチ212aの抵抗値はRc/2、となり、1個のコンデンサ211cを選択した場合と同じとなる)。容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。
【0044】
図6に示すような構成を採用すると、上述したようにして、全静電容量が大きくなるほど、より近いコンデンサ211、より遠いコンデンサ211を選択するようになる。そのため、選択するコンデンサ211に伴う配線402分の抵抗値k・Rb(係数kの値)の変動は、第1の実施の形態と比較してより抑えられることになる。その結果、Q値は選択するコンデンサ211(全静電容量)に係わらず、より一定とさせることができる。
【0045】
<第3の実施の形態>
図7は、第3の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図7を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図7でもコンデンサ211は抜粋して示している。
【0046】
第3の実施の形態では、図7に示すように複数のコンデンサ211は、配線402を挟むようにして分けて、その配線402の両側に接続させている。そのため、配線402は上記第1、及び第2の実施の形態と比較して、より短くすることができる。配線402の抵抗値として「k・Rb/2」と表記したのは、第1の実施の形態からその抵抗値を半分に減らすことができるからである。従って、配線402の抵抗分がQ値に及ぼす影響はより低減される。
【0047】
第3の実施の形態では、最も静電容量が大きいコンデンサ211dを除く他のコンデンサ211a〜cはそのコンデンサ211dとは別の側に接続している。これは、配線402の長さをより短くできるようにするためである。その別の側に配置したコンデンサ211a〜cは、静電容量が大きいものほど、インダクタL1側となるように配置している。それにより、第1の実施の形態と同様の効果も得られるようにしている。第3の実施の形態における容量選択制御部230は、第1の実施の形態と同様に、一個のコンデンサ211のみを選択するためのスイッチ212のオン/オフ制御を行う。
【0048】
<第4の実施の形態>
図8は、第4の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図8を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図8でもコンデンサ211は抜粋して示している。
【0049】
第4の実施の形態では、図8に示すように、配線401として、途中から分岐したものを配置している。それにより、インダクタL1側から分岐するまでの部分401a、分岐した以降の一方の部分401b、及び他方の部分401c、に分けられるものとなっている。それに伴い、配線402は、配線402a、402bの2つとなっている。コンデンサ403の静電容量はCb’となっている。
【0050】
図8に示すような配置を採用すると、第3の実施の形態と同様に、配線402はより短くできることから、その抵抗分がQ値に及ぼす影響はより低減させることができる。また、第3の実施の形態と比較して、半導体チップの平坦性をより良くすることができる。しかし、配線401の抵抗分はより大きくなる。第4の実施の形態における容量選択制御部230は、第3の実施の形態と同じく、一個のコンデンサ211のみを選択するためのスイッチ212のオン/オフ制御を行う。
【0051】
<第5の実施の形態>
図9は、第5の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図9を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図9でもコンデンサ211は抜粋して示している。
【0052】
第5の実施の形態では、第3の実施の形態と同様に、図9に示すように複数のコンデンサ211は配線402を挟むようにして分けて配置している。各側では、インダクタL1側からの静電容量の変化が下に凸となるように、静電容量の異なる複数のコンデンサ211を配置している。図9中に表記した「1」「2」「4」「8」の各数値は、(2)式におけるMの値に相当し、全静電容量がM×Caとなるように選択すべきコンデンサ211を数値で表している。このことから、第5の実施の形態における容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。
【0053】
「Dummy」と表記したコンデンサ211a、及びスイッチ212(以降「ダミーユニット」と呼ぶ)は、近傍におけるレイアウトの違いによって製造プロセス上、生じる悪影響を抑えるために設けたものである。そのため、選択の対象からは除外される。その悪影響を抑えるためには、図中、破線で示す箇所にもダミーユニットを設けるのが望ましい。これは、他の実施の形態でも同様である。
【0054】
図9に示すような配置では、配線402上に示す点を中心とした点対称となるような形で同じ静電容量のコンデンサ211が配置され、同じ静電容量のコンデンサ211が選択される。このため、第2の実施の形態と同様に、選択するコンデンサ211による配線402の抵抗分の変動を抑えることができる。また、その配線402の長さ自体、より短くできるため、その抵抗分の影響もより低減させることができる。
【0055】
なお、本実施の形態では、配線402の両側に静電容量の異なる複数のコンデンサ211を配置しているが、途中で分岐した配線401、或いは402を採用することにより、分岐した以降の部分にそれぞれそのような配置を行うようにしても良い。
【0056】
<第6の実施の形態>
図10は、第6の実施の形態による同調コンデンサ回路210を構成する素子の配置、及びそのモデル化を説明する図である。図10を参照して、そのコンデンサ回路210の構成について詳細に説明する。その図10でもコンデンサ211は抜粋して示している。
【0057】
第6の実施の形態では、図10に示すように、静電容量が同じ複数のコンデンサ211を配線402の片側に配置している。その並びの両端には、ダミーユニットを設けている。図10中に表記した「1」「2」「4」「8」の各数値は、第4の実施の形態と同様に(2)式におけるMの値に相当し、その数値、及び近傍の矢印により、全静電容量がM×Caとなるように選択すべきコンデンサ211を示している。このことから、第6の実施の形態における容量選択制御部230は、そのような選択を行うためのスイッチ212のオン/オフ制御を行う。この第6の実施の形態でも配線402の抵抗分の変動が回避、或いは抑えられるため、第2の実施の形態と同様の効果を得ることができる。
【0058】
図10に示すような配置とした場合、インダクタL1側のコンデンサ211を優先的に選択するようにしても良い。例えば容量選択制御部230にNビットの信号が入力し、ダミーユニット分を除くコンデンサ211を選択するためにLビットの信号を出力する場合(図3)、例えばNビットの入力信号に応じて図11に示すような内容のLビットの信号を出力してコンデンサ211を選択すれば良い。その図11ではL≧Nを想定しており、1〜Lまでのシンボルは対応するビットの桁を表している。それにより、ビット毎にその出力値を0、或いは1で表している。1がスイッチ212をオンさせるHの信号を表している。1ビット目の信号はインダクタL1に最も近い(接続する配線の抵抗値が最小の)コンデンサ211に接続されたスイッチ212に入力され、2ビット目の信号はその隣に位置するコンデンサ211に接続されたスイッチ212に入力される。ビットの桁とコンデンサ211の対応関係はそのようなものとなっている。
【0059】
このような選択を容量選択制御部230に行わせた場合、選択によって得る全静電容量に対する配線402の抵抗分は最小に抑えることができる。従って、常にQ値が最適となるようにコンデンサ211の選択を行えることとなる。
【0060】
なお、第6の実施の形態(及びその変形例)では、静電容量の同じ複数のコンデンサ211を配線402の一方の側のみに配置しているが、第3の実施の形態と同様に、その両側に配置するようにして良い。或いは第4の実施の形態のように、複数のコンデンサ211を分けて、それらを並列に接続するようにしても良い。容量選択制御部230の実現にCPU制御方式を採用する場合には、上述したようなコンデンサ211を選択するためのオン/オフ制御を可能とさせるプログラムを用意して、可搬性の記録媒体、或いは通信ネットワークを介して配布しても良い。
【0061】
(付記1)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサ毎の前記インダクタと接続させる配線の長さは、前記静電容量の大きいコンデンサほど短くさせている、
ことを特徴とする共振器型発振器。
(付記2)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記インダクタと接続させる配線に沿った前記複数のコンデンサの配置を、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする共振器型発振器。
(付記3)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、前記インダクタと接続させる配線を間に挟む形で分けて配置させている、
ことを特徴とする共振器型発振器。
(付記4)
前記配線の少なくとも一方の側に配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記5)
前記配線の両側に静電容量の異なる複数のコンデンサを配置し、
前記複数のコンデンサは、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする付記3記載の共振器型発振器。
(付記6)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
前記インダクタと接続させた、2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする共振器型発振器。
(付記7)
前記分岐させた後の部分の少なくとも一つに配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記6記載の共振器型発振器。
(付記8)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記9)
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
(付記10)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
(付記11)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、該複数のコンデンサを並列に接続する配線を間に挟む形で分けて接続させている、
ことを特徴とする同調コンデンサ回路。
(付記12)
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
【符号の説明】
【0062】
210、220 同調コンデンサ回路
211a〜f、403 コンデンサ
212a〜f スイッチ
230 容量選択制御部
401、401a〜c、402、402a、402b 配線
L1 インダクタ
T1〜4 トランジスタ
V1、V2 バラクタ
【特許請求の範囲】
【請求項1】
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
【請求項2】
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
【請求項3】
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
【請求項4】
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
【請求項1】
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
【請求項2】
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン/オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
【請求項3】
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
【請求項4】
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で2つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
【図1】
【図2】
【図3】
【図11】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図11】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2011−10368(P2011−10368A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2010−229575(P2010−229575)
【出願日】平成22年10月12日(2010.10.12)
【分割の表示】特願2006−23678(P2006−23678)の分割
【原出願日】平成18年1月31日(2006.1.31)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成17年度、独立行政法人情報通信研究機構、「携帯テレビ用超低消費電力「地上デジタル放送受信用チューナー+OFDM復調回路」LSIの研究開発」委託研究、産業再生法第30条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成22年10月12日(2010.10.12)
【分割の表示】特願2006−23678(P2006−23678)の分割
【原出願日】平成18年1月31日(2006.1.31)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成17年度、独立行政法人情報通信研究機構、「携帯テレビ用超低消費電力「地上デジタル放送受信用チューナー+OFDM復調回路」LSIの研究開発」委託研究、産業再生法第30条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]