【課題】複雑なバイアス回路を使用せず，抵抗の温度依存性を補償可能なMCU搭載に適したCR発振回路またはLC発振回路を提供する。
【解決手段】マイクロコントローラは，ＣＰＵと，ＣＰＵに供給するクロックを生成しクロックの周波数が周波数調整信号に応じて可変制御される発振回路と，温度を検知する温度センサと，温度センサにより検知される温度が所定温度変動したことに応答してＣＰＵにより実行される周波数調整プログラムと，周波数調整信号と発振回路の発振周波数との関係を示す調整信号対周波数関係データと，温度と前記発振回路の発振周波数との関係を示す温度対周波数関係データとを格納するメモリとを有する。そして，周波数調整プログラムがＣＰＵにより実行されることで，ＣＰＵが，温度対周波数関係データと調整信号対周波数関係データとに基づいて，温度センサにより検知される現在温度に応じて，発振回路の発振周波数を目標の周波数に制御する周波数調整信号を演算し，演算した周波数調整信号が発振回路に設定される。 （もっと読む）

【課題】ＤＮＬの低減を実現可能なディジタル制御発振装置を提供する。
【解決手段】例えば、発振出力ノードＯｓｃＰ，ＯｓｃＭ間に並列に結合されるアンプ回路ブロックＡＭＰＢＫ、コイル素子ＬＰ，ＬＭ、複数の単位容量ユニットＣＩＵ等を備え、各ＣＩＵは、容量素子ＣＩｐ，ＣＩｍと、当該ＣＩｐ，ＣＩｍを発振周波数の設定パラメータとして寄与させるか否かを選択するスイッチＳＷＩを備える。ここで、ＳＷＩは、デコーダ回路ＤＥＣからのオン・オフ制御線ＢＩＴ＿ＣＩによって駆動され、当該ＢＩＴ＿ＣＩは、シールド部ＧＳによってＯｓｃＰ，ＯｓｃＭとの間でシールドされる。 （もっと読む）

【課題】発振周波数遠方の雑音を低減することが可能なディジタル制御発振装置、ならびに高周波信号処理装置を提供する。
【解決手段】例えば、複数の単位容量ユニットＣＩＵ［１］〜ＣＩＵ［ｋ］を用いて分数容量を実現する。ＣＩＵ［１］では、容量素子ＣＦＸｐ［１］，ＣＦＸｍ［１］の一端がそれぞれ発振出力ノードＯｓｃＰ，ＯｓｃＭに接続される。一方、ＣＩＵ［２］〜ＣＩＵ［ｋ］では、容量素子ＣＦＸｐ（［２］〜［ｋ］），ＣＦＸｍ（［２］〜［ｋ］）の一端が固定電圧Ｖ６に接続される。ＣＩＵ［１］〜ＣＩＵ［ｋ］の一方の容量素子の他端は共通接続され（ＳＷＦＤ）、他方の容量素子の他端も共通接続される（ＳＷＦＳ）。そして、ＣＩＵ［１］〜ＣＩＵ［ｋ］内の各スイッチ（ＳＷＦ１〜ＳＷＦ３）のオン・オフは共通に制御される。 （もっと読む）

【課題】複数の端子のうち一部の端子が使用されない場合においても好適に動作可能な発振器を提供する。
【解決手段】発振器１は、振動素子１４と、振動素子１４に電圧を印加して発振信号Ｏｕｔを生成する発振回路２７と、発振回路２７の出力部２７ａに接続されることにより発振信号Ｏｕｔを出力可能な端子５（Ｏｕｔ１）及び端子５（Ｏｕｔ２）と、出力部２７ａと外部機器（回路基板５３を含む）との端子５（Ｏｕｔ２）を介した導通状態の変化に応じた発振回路２７の周波数の変化を補償する接続補償回路３７とを有する。 （もっと読む）

【課題】ばらつき条件（温度、電源電圧、経年変化等）下の安定動作を補償しかつ低ゲインの電圧−周波数特性を実現できる位相同期回路を提供する。
【解決手段】バラクタアレイを有するＶＣＯ１０１と、ＶＣＯ１０１の特性をモニターするモニター回路１０２と、モニター結果に応じてバラクタアレイに供給するオフセット量を切り替えるオフセット発生回路１０３とを備える。ばらつき条件下のＶＣＯの特性をモニターした結果からバラクタアレイのオフセット量を調整することで、位相同期回路の動作不良を防ぐ。 （もっと読む）

【課題】安定駆動に達するまでの時間を短縮した圧電発振器を提供する。
【解決手段】本発明の水晶発振器（圧電発振器）５０は、水晶振動子（圧電振動子）１と、水晶振動子１に接続されて発振ループを形成して発振信号を出力する水晶発振部（圧電発振部）２４、及び水晶発振部２４の起動時に自励発振する自励発振部２５により構成された発振回路と、を備え、自励発振部２５の周波数が水晶発振部２４の周波数よりも高く設定されている。尚、自励発振部２５は、複数のコンデンサー（容量素子）Ｃ、インバーター５及び抵抗素子４により構成され、複数のコンデンサーＣの合成容量の値を調整するために、調整手段６を備えている。 （もっと読む）

【課題】休止期間は消費電力を削減すると共に起動特性のよい発振器を提供する。
【解決手段】発振信号がコールドスタートからの規定の定常状態条件に達する時を早める回路を含んでいる発振信号を生成するための装置。装置は、発振信号を生成するための発振回路４１２と、前記発振回路に第１の電流を供給する第１の制御可能電流源４０４と、発振回路に第２の電流を供給する第２の制御可能電流源４０８と、を含み、第１および第２の電流は、発振信号が規定の定常状態条件に達するための時間分を縮小するのに適している。装置は、１以上の通信チャネルを確立するために低い負荷サイクルパルス変調を用いる通信システムに有益であるかもしれず、それによって装置はパルスのほぼ始めで発振信号を生成し始め、パルスのほぼ終わりに発振信号を終了する。 （もっと読む）

【課題】ＣＭＯＳトランジスタによって構成されたＶＣＯを備えた半導体装置において、発振信号の発振振幅のばらつきの抑制および低消費電力化を実現する。
【解決手段】ＶＣＯ３０は、ＣＭＯＳトランジスタによって構成されたＬＣタンクＶＣＯと、ＶＣＯの発振周波数帯域から一の発振周波数を選択するための周波数選択信号を生成する自動周波数選択回路４２と、ＶＣＯの制御電圧を生成するＰＬＬ３２と、周波数選択信号に基づいて差動型のＭＯＳトランジスタのゲートに供給するバイアス電圧を調整するバイアス回路５０とを備える。 （もっと読む）

【課題】 ＲＣ発振器によりクロック信号を生成するシステムにおいて、クロック信号の周波数を大きく変動させずに補正して規定の範囲に保つことのできる電子機器およびクロック補正方法を提供することにある。
【解決手段】 ＲＣ発振器の抵抗または容量の設定を切り替えてクロック信号の周波数を複数段階に変更可能な周波数変更手段と、この複数段階の変更量を表わしたトリミングテーブルを記憶する記憶手段と、周波数変更手段の設定を切り替えてクロック信号の周波数を補正するクロック補正制御手段とを備えた電子機器およびそのクロック補正方法である。そして、クロック補正制御手段は、トリミングテーブルのデータに基づき、クロック信号の周波数を補正前の周波数から規定の周波数へ次第に近づいていくように周波数変更手段の設定を切り替えて（Ｓ７，Ｓ８）、クロック信号の周波数を補正する。 （もっと読む）

【課題】周波数制御により生じるノイズを低減すると共に、制御線を減少させて消費電力および面積を削減することが可能なデジタル制御発振器を提供する。
【解決手段】発振器制御ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器であって、Ｎビットの前記発振器制御ワードを、上位Ｎ−Ａ（但し、Ａ≧１で、Ｎ＞Ａ）ビットと下位Ａビットに分割し、前記上位Ｎ−ＡビットをＮ−ＡビットのＢｙｎａｒｙ制御を行う第１のコードＯＴＷｂに、前記下位Ａビットを２＾（Ａ＋１）−２ビットのＵｎａｒｙ制御を行う第２のコードＯＴＷｕに変換して出力する制御手段と、前記制御手段から出力される前記第１および前記第２のコードに応じた発振周波数の発振信号を出力する発振器２４と、を備えている。 （もっと読む）

【課題】
発振周波数を切り替えたときの発振停止を抑制した発振回路を提供する。
【解決手段】
発振回路は，第１の基準電圧側に設けられた第１，第２のインダクタL,Lxと，第２の基準電圧と第１，第２のインダクタとの間にそれぞれ設けられゲートとドレインが交差接続された第１，第２のトランジスタP1,Px1と，第１，第２のインダクタンスそれぞれに接続され複数の周波数制御用キャパシタC₀〜C_n,C_x0〜C_xnを並列に有する第１，第２のキャパシタ群と，第１，第２のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第１のスイッチSW₀〜SW_nと，第１のスイッチの両端子と所定電圧との間にそれぞれ設けられた複数の第２のスイッチSWp,SWxpとを有し，発振周波数制御信号の切り替わり時に，導通から非導通に切り替えられる第１のスイッチの両端子に設けられた第２のスイッチが一時的に導通する。 （もっと読む）

【課題】周囲温度や外部電源電圧の変化による高速ＯＣＯに与える参照電圧および参照電流の変動を防止し、電源モジュールの回路面積が小さい半導体装置を提供する。
【解決手段】高速ＯＣＯ１０は、参照電流および参照電圧で定まる大きさの高速クロックを出力する。温度センサ５は、高速ＯＣＯ１０の周囲温度を検出し、電圧センサ４は、高速ＯＣＯ１０の動作電圧を検出する。電源モジュール１２は、ＢＧＲを含み、ＢＧＲが出力する基準電圧に基づいて、参照電圧、参照電流、高速ＯＣＯの動作電圧を生成する。フラッシュメモリ８は、高速ＯＣＯ１０の周囲温度および動作電圧に対応する、参照電圧および参照電流のトリミングコードを定めたテーブルを記憶する。ロジック部１３は、検出された周囲温度および動作電圧に対応する参照電圧および参照電流のトリミングコードに基づいて、参照電流および参照電圧の値を調整する。 （もっと読む）

【課題】簡単な回路構成で応答性をよくし、切り替えられる発振信号の各周波数で同一電圧振幅を得られる電圧制御発振回路を提供する。
【解決手段】ＬＣタンク回路１に第１及び第２のキャパシタ群１１，１２を備える、第１及び第２のキャパシタ群１１，１２はそれぞれ２つのキャパシタＣ１，Ｃ２を備える。負性コンダクタンス部２により、ＬＣタンク回路１の共振信号をフィードバックして相互１８０°の位相差を有する２つの発振信号を生成し、２つの出力端ｏｕｔ１，ｏｕｔ２から出力する。電流源３１，３２からなる電流源３から負性コンダクタンス部２を介してＬＣタンク回路１に電流を供給する。制御信号を、ＣＭＯＳスイッチからなる電流源スイッチ４，第１キャパシタスイッチ５及び第２キャパシタスイッチ６に与え、電流源群３から供給する電流とＬＣタンク回路１のキャパシタンスを切り替える。 （もっと読む）

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。 （もっと読む）

【課題】周波数可変範囲の広い発振回路及び発振回路を備えた半導体装置を提供する。
【解決手段】第１の端子と第２の端子との間に接続されたインダクタンス素子と、インダクタンス素子と並列に第１の端子と第２の端子との間に接続された増幅回路と、第１の端子及び第２の端子に接続された第１の容量素子と、を備えた共振型発振回路であって、インダクタンス素子の配線の途中に２箇所以上の引き出し部を設け、２箇所以上設けた引き出し部の間にオンしたときに当該引き出し部間を短絡するスイッチ素子と第２の容量素子とが並列に接続されている。 （もっと読む）

制御信号に応じて設定可能インダクタンスを有する切換可能インダクタネットワークを提供するための技術。前記切り替え可能インダクタネットワークは、差動モード動作の寄生素子の影響を低減するために完全に対称的なアーキテクチャを採用することができる。前記切り替え可能インダクタネットワークは、特に、マルチモード通信回路への用途、例えば、電圧制御発振器（ＶＣＯ）またはそのような回路におけるアンプもしくはバッファに適している。 （もっと読む）

【課題】共振器型発振器のＱ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供する。
【解決手段】静電容量Ｃaの２ⁿ倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１ａ〜ｆが並列に接続され、それらコンデンサ２１１ａ〜ｆにはスイッチ２１２ａ〜ｆがそれぞれ直列に接続されている。コンデンサ２１１ａ〜ｆは、静電容量が大きいものほど、インダクタと接続させる配線４０２の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線４０２の抵抗がＱ値に及ぼす影響を低減させる。 （もっと読む）

電圧制御発振器（ＶＣＯ）バッファのための回路が説明される。回路は、ＶＣＯコアと接続されるＶＣＯバッファの入力と接続された第１のキャパシタを含む。回路は、また、ＶＣＯバッファの入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタを含む。回路は、さらに、第１のキャパシタと、ＰＭＯＳトランジスタのゲートとに接続された第１のスイッチを含む。回路は、また、ＶＣＯバッファの入力と接続された第３のキャパシタを含む。回路は、さらに、ＶＣＯバッファの入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタを含む。回路は、また、第３のキャパシタとＮＭＯＳトランジスタのゲートとに接続された第２のスイッチを含む。 （もっと読む）

【課題】十分に高い周波数帯域において、広帯域にわたって柔軟に発振周波数を調整すること。
【解決手段】信号線１３１は、電源から直流電圧Ｖｄｃが印加されると、電源に接続された始端を節とし、終端を腹とする４分の３波長の定在波を発生させる。ストリップ１３２−１〜１３２−ｎは、それぞれスイッチ１３３−１〜１３３−ｎを介してグランド層に接続されている。スイッチ１３３−１〜１３３−ｎは、切替制御部１４０による制御に従って、それぞれストリップ１３２−１〜１３２−ｎとグランド層との接続及び非接続を切り替える。スイッチ１３３−１〜１３３−ｎの接続及び非接続を切り替えることにより、擬似的に信号線１３１とグランド層の間の距離が調節され、伝送線路部１３０における実効誘電率が変化して、定在波の周波数を調整することができる。 （もっと読む）

発振器は、共振器と、第１および第２のｐ型トランジスタと、第１および第２のｎ型トランジスタとを含む。共振器は、第１の端子と第２の端子とを持つ。第１のｐ型トランジスタは、第１の端子にスイッチ可能に接続されており、第２のｐ型トランジスタは、第２の端子にスイッチ可能に接続されている。第１のｎ型トランジスタの第１のドレインと第２のｎ型トランジスタの第２のドレインとは、それぞれ、第１の端子および第２の端子に電気的に接続される。発振器はＮＭＯＳのみモードおよびＣＭＯＳモードで作動可能である。 （もっと読む）