切り替え可能インダクタネットワーク
制御信号に応じて設定可能インダクタンスを有する切換可能インダクタネットワークを提供するための技術。前記切り替え可能インダクタネットワークは、差動モード動作の寄生素子の影響を低減するために完全に対称的なアーキテクチャを採用することができる。前記切り替え可能インダクタネットワークは、特に、マルチモード通信回路への用途、例えば、電圧制御発振器（ＶＣＯ）またはそのような回路におけるアンプもしくはバッファに適している。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、集積回路（ＩＣ）のためのインダクタの設計に関する。
【背景技術】
【０００２】
現代の無線通信デバイスは、マルチモード動作、例えば、一つまたは複数のいくつかの異なる通信プロトコルまたは規格を使用して、多重の無線周波数範囲上で信号の送信および受信をしばしばサポートする。例えば、単一の携帯電話は、携帯電話のためのＷＣＤＭＡ、ＣＤＭＡ、ＧＳＭ（登録商標）、ＥＤＧＥおよびＬＴＥの規格のいずれかまたはすべてを使用して、このような通信に割り当てられた任意の周波数範囲上で通信することができる。
【０００３】
マルチモード動作は、各周波数範囲内で異なる値、例えば、周波数範囲内での動作に対して回路を最適に調整するために、各周波数レンジ内で異なるインダクタンス値を有する回路要素を必要とする可能性がある。従来技術では、各周波数範囲ごとに別々のインダクタおよび/または回路のインスタンスを提供することに頼ることがある。これは、通信デバイスの設計の複雑さを増やすばかりではなく、ダイ面積（die area）を望ましくなく増やす可能性がある。
【０００４】
通信デバイス内でマルチモード動作をサポートするために、設定可能なインダクタンスを有するインダクタを提供することが望まれる。
【発明の概要】
【０００５】
本開示の一態様は、一対のノードにまたがって（across）切換可能インダクタンスを提供する装置を提供し、前記装置は、切り替え可能インダクタネットワークを具備してなること、前記インダクタネットワークは、前記一対のノードに結合された端子を有する第１のコイル、前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【０００６】
本開示の他の態様は、一対のノードにまたがって切換可能インダクタンスを提供するための方法を提供し、前記切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第１のコイルを具備すること、切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第２のコイルをさらに具備すること、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、前記方法は、制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）することを具備してなること。
【０００７】
本開示のさらに別の態様は、一対のノードにまたがって選択可能なインダクタンスを提供する装置を提供し、前記装置は、少なくとも２つの設定の中から前記切り替え可能インダクタネットワークの前記インダクタンスを選択するための手段を具備してなること。
【０００８】
本開示のさらに別の態様は、無線通信のためのデバイスを提供し、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、および、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つは、一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンスを提供する切り替え可能インダクタネットワークを具備してなること、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子（terminals）を有する第１のコイル、前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【０００９】
本開示のさらに別の態様は、無線通信のためのデバイスを提供し、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つはＬＯバッファを具備してなること、前記ＬＯバッファは一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンスを提供する切り替え可能インダクタネットワークを具備してなること、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子（terminals）を有する第１のコイル、前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【図面の簡単な説明】
【００１０】
【図１】図１は従来のＰＬＬの簡略ブロック図を示す。
【図２】図２は、本開示に係るマルチモード回路の設計の例示的な実施形態を示す。
【図２Ａ】図２Ａは、ノードＩｎ１およびＩｎ２で、それぞれ、差動電圧Ｖ＋およびＶ−を提供する回路の例示的な実施形態を示す図である。
【図３】図３は、図２および２Ａの切り替え可能インダクタネットワークの物理的なレイアウトの例示的な実施形態を示すである。
【図４】２つ以上の切換可能なインダクタを収容する切り替え可能インダクタネットワークの例示的な実施形態を示す図である。
【図５】エリア制約のある（area-constrained）設計のアプリケーション向けに最適化された切り替え可能インダクタネットワークの代替の例示的な実施形態を示す図である。
【図６】図６は、本開示に係る切り替え可能インダクタネットワークを利用するＣＭＯＳ電圧制御発振器（ＶＣＯ）の例示的な実施形態を示す図である。
【図６Ａ】図６Ａは、切り替え可能インダクタネットワークに現れる可能性があるさまざまな寄生素子（parasitic elements）を詳細に示す図である。
【図７】図７は、本開示に係る切り替え可能インダクタネットワークを活用したローカル発振器（ＬＯ）バッファの例示的な実施形態を示す図である。
【図８】図８は本開示に係る例示的な方法を示す図である。
【図９】図９は、本開示の技術が実装され得る無線通信デバイスの設計のブロック図を示す図である。
【発明を実施するための形態】
【００１１】
添付図面に関連して以下に記載する詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施できる唯一の実施形態を示すためには意図されていない。用語“例示的な（exemplary）”は、“例（example）、事例（instance）または例証（illustration）として仕えること”を意味するために本明細書では使用され、必ずしも他の例示的な実施形態よりも好ましいまたは有利であるとは本明細書では必ずしも解釈されない。詳細な説明は、本発明の例示的な実施形態の徹底的な理解を提供することを目的とする具体的な詳細を含む。これらの具体的な説明がなくても当業者であれば、本明細書に記載された本発明の例示的な実施形態は実施できることは明らかであろう。いくつかの事例では、周知の構造およびデバイスは、ここに提示された例示的な設計の新規性が不明瞭になることを避けるために、ブロック図の形式で示されている。
【００１２】
この明細書および特許請求の範囲において、要素が別の要素“に接続”または“に結合”されると言及される場合、それは、別の要素もしくは介在要素（intervening elements）に直接的に接続または結合する可能性があることは理解されるであろう。その一方、要素が別の要素“に直接的に接続”または“に直接的に結合”されると言及される場合、介在要素は存在しない。
【００１３】
図１は、２つの別個の周波数範囲内で動作するようにマルチモード回路を設計するための従来技術を示す図である。図１において、回路１１０．１は、第１の周波数範囲内で動作するように設計されており、そのノードＩｎ１およびＩｎ２が第１のインダクタＬ１ １２０．１に結合されて示されている。回路１１０．２は、第１の周波数範囲とは異なる第２の周波数範囲内で動作するように設計されており、そのノードＩｎ１およびＩｎ２が第２のインダクタＬ１ １２０．２に結合されて示されている。回路１１０．１および回路１１０．２の両方は、例えば、所望の動作周波数範囲に応じて動作するために、回路１１０．１または１１０．２のいずれかを選択する制御信号１００ａに結合されている。回路１１０．１および回路１１０．２の出力はお互いに出力ノードＯｕｔ１およびＯｕｔ２に結合されている。
【００１４】
当業者であれば、いくつかのアプリケーションにおいては、回路１１０．１および回路１１０．２が同一の回路設計を利用することができることは、理解するであろう。このようなアプリケーションでは、図１に示される別々になった回路１１０．１および回路１１０．２の提供は、ダイ面積を望ましくなく増やし、および、マルチモード回路の設計を複雑にする可能性がある
図２は、本発明に係るマルチモード回路の設計の例示的な実施形態２００を示す図である。図２においては、回路２３０の単一のインスタンスが提供されており、そして、回路２３０のノードＩｎ１およびＩｎ２は、切り替え可能インダクタネットワーク２０５に結合されている。回路２３０の出力は、出力ノードＯｕｔ１およびＯｕｔ２で提供される。
【００１５】
切り替え可能インダクタネットワーク２０５は、図２に示すように、２つの直列結合されたインダクタ２１０．１および２１０．２に分かれて示されている、プライマリ・インダクタ２１０を含む。切り替え可能インダクタネットワーク２０５は、さらに、図２に示すように、２つの直列結合されたインダクタ（またはセグメント）２２０．１および２２０．２に分かれて示されている、切り替え可能インダクタ２２０を含む。制御信号２００ａはスイッチ２３０の構成を制御し、そして、例えば、ノードＩｎ１およびＩｎ２にまたがってインダクタ２１０と並列に現れるために、２２０．１および２２０．２の直列の組合せを可能とするためにスイッチ２３０を閉じるか、または、２２０．１および２２０．２を無効とするためにスイッチ２３０を開くことができる。
【００１６】
当業者であれば、スイッチ２３０が閉じられることに起因するインダクタ２１０および２２０の並列の組合せは、一般に、スイッチ２３０が開かれるときに現れる単一のインダクタ２１０よりも低いインダクタンスを有することは、理解するであろう。したがって、例示的な実施形態では、第１の周波数範囲内での回路２００による操作（operation）を可能にするために、スイッチ２３０を開くことができ、そして、第１の周波数範囲よりも高い第２の周波数範囲内での回路２００による操作（operation）に可能にするために、スイッチ２３０を閉じることができる。２つの周波数範囲内でのマルチモード動作は、このように回路２００を用いて実現される。当業者であれば、３つ以上の周波数範囲内でのマルチモード動作を可能にするために、開示された技術をインダクタ２１０と並列に結合された２つ以上の切換可能なインダクタに容易に拡張できることは、理解するであろう。このような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００１７】
図２Ａは、ノードＩｎ１およびＩｎ２で、それぞれ、差動電圧Ｖ＋およびＶ−を提供する回路の例示的な実施形態を示す図である。例示的な実施形態において、インダクタ２１０および２２０の物理的なレイアウトは、好ましくは、例えば、図２Ａに示すように、スイッチ２３０が閉じられたときに、差動グランドが、２１０と２２０との間の中間点ノード２１５、および、２２０．１と２２０．２との間の中間点ノード２２５に存在するように、ノードＩｎ１とＩｎ２との間の物理的な中間点をクロスする軸に対して対称にしても構わない。ノード２１５および２２５の差動接地の提供は、さらに以下に記載するように、回路２００Ａ内の寄生素子の影響を有利に減らすことができる。
【００１８】
図３は、図２および２Ａの切り替え可能インダクタネットワーク２０５の物理的なレイアウトの例示的な実施形態３００を示す図である。図３において、切り替え可能インダクタネットワーク３００は、内側コイル３２０および外側コイル３１０の両方に結合された入力端子Ｉｎ１およびＩｎ２を持ち、外側コイル（outer coil）３１０内部の内側コイル（inner coil）３２０として物理的にレイアウトされている。内側コイル３２０は、スイッチ３３０により中間点ノード３２５に結合される２つのセクション３２０．１および３２０．２を含む。スイッチ３３０を開き閉じすることにより、内側コイル３２０に関連付けられたインダクタンスは、図２を参照して説明した切換可能なインダクタネットワーク２０５の機能を選択的に実装できなくしたり、できるようにすることができる。
【００１９】
当業者であれば、一態様において、図３に示された物理的なレイアウトは、外側コイル３１０内にすでに存在する空地（open area）内に内側コイル３２０を提供することにより、ＩＣ内にインダクタネットワーク２０５を実装するために必要なダイ面積を有利に減らすことは、理解するであろう。
【００２０】
図３において、中間点ノード３１５および３２５は、それぞれ、外側コイル３１０および内側コイル３２０の物理的な中間点に対応することができる。当業者であれば、Ｉｎ１およびＩｎ２での電圧が差動方式で変化するときに、そのような中間点ノードは、切り替え可能インダクタネットワーク３００の差動接地ノードに有利に対応することができることは、理解するであろう。図のように例示的な実施形態において、内側コイル３２０および外側コイル３１０は、中間点ノード３１５および３２５を通過する軸３１１に対して対称に配置されている。
【００２１】
例示的な実施形態において、外側コイル３１０は、内側コイル３２０よりも広い幅を有するように設計されても構わない。このような実施形態では、内側コイル３２０は、外側コイル３１０よりも相応に低いインダクタンスを持つことになり、そして、高周波電流のほとんどは、したがって、スイッチ３３０が閉じられたときに、内側コイル３２０を通過する。
【００２２】
例示的な実施形態において、外側コイル３１０と内側コイル３２０との組合せの全体のインダクタンスの計算において、スイッチ３３０が閉じられたときの相互結合を無視できるように、外側コイル３１０と内側コイル３２０との間の分離は十分に大きくても構わない。これは、切り替え可能インダクタネットワーク３００を組み込む回路のコンピュータシミュレーションを有利に簡略化することができる。
【００２３】
当業者であれば、切り替え可能インダクタネットワークのレイアウトおよびコンフィギュレーションにおける様々な修正は、本開示の範囲内で可能であることは、理解するであろう。例えば、図４は、２つ以上の切換可能なインダクタを収容する切り替え可能インダクタネットワークの例示的な実施形態４００を示す図である。図４において、外側コイル４１０の内部には２つの内側コイル４２０および４３０が設けられている。内側コイル４２０および４３０は、それぞれ、対応するスイッチ４５０および４４０によって選択的に有効にされる。当業者であれば、図のように複数の入れ子にされたコイルを設けることにより、切り替え可能インダクタネットワークに対して３つ以上のモードの動作が可能であることは、理解するであろう。このような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００２４】
図５は、エリア制約のある設計のアプリケーション向けに最適化された切り替え可能インダクタネットワークの代替の例示的な実施形態５００を示す図である。実施形態５００においては、各コイルが複数の巻きを伴って、外側コイル５１０内に内側コイル５２０は入れ子にされている。例えば、図５の５４０ａおよび５４０ｂなどの点で直接的な電気的接触を伴わないコイルの重なり合っている巻きは、当業者には、例えば、周知の標準シリコンプロセスにおける上側および下側の金属層を用いて達成することができる。スイッチ５３０は、本開示の技術に従って内側コイル５２０のインダクタンスを有効または無効にするために提供されることができる。
【００２５】
ある例示的な実施形態においては、外側コイル５１０および内側コイル５２０の両方の金属の幅は、そのレイアウトに必要な面積を最小限に抑えるために狭くすることができる。いくつかの事例（instance）のように、狭い金属幅はインダクタの全体的な品質ファクタ（Ｑ）低下と関連することがあり、実施形態５００は、例えば、低いインダクタ品質ファクタ（Ｑ）が許容され得る、ある面積制約のある用途に採用することができる。
【００２６】
図６は、本開示に係る切り替え可能インダクタネットワークを活用したＣＭＯＳ電圧制御発振器（ＶＣＯ）の例示的な実施形態６００を示す図である。ＶＣＯ６００は、ノードＡ１およびＡ２で、クロス結合（cross-coupled）ＮＭＯＳトランジスタ６４０,６４２に結合されたクロス結合ＰＭＯＳトランジスタ対６１０,６１２を含む。さらに、ノードＡ１およびＡ２に結合されているのは、電圧制御キャパシタンスを有するバラクタ６３０と、本開示の技術を利用した切り替え可能インダクタネットワーク６２０とである。本明細書で前に述べられているように、切り替え可能インダクタネットワーク６２０は、プライマリ・インダクタ６２２と、スイッチ６２５によって結合される２つのインダクタ６２４．１および６２４．２に分けられる切換可能なインダクタ６２４とを含むことができる。切り替え可能インダクタネットワーク６２０の全体のインダクタンスは、本明細書で前に述べられた原則に従って、スイッチトランジスタ６２５を制御する制御信号Ｃ１によって選択可能である。
【００２７】
例示的な実施形態において、切り替え可能インダクタネットワーク６２０は、図３および図４に示された実施形態３００もしくは４００の物理的なレイアウト、または、明示的には図に示されていない本開示の範囲内の他の物理的なレイアウトのいずれかを使用することによって、設計することができる。
【００２８】
図６Ａは、切り替え可能インダクタネットワーク６２０に現れる可能性があるさまざまな寄生素子（parasitic elements）を詳細に示す図である。図６Ａにおいて、プライマリ・インダクタ６２２は、２つの直列結合インダクタ６２２．１および６２２．２に分けられて示され、そして、図６のスイッチ６２５は、ＮＭＯＳスイッチ６２５．１として実装されて示されている。ＮＭＯＳスイッチ６２５．１は、図のように、ゲート−ソース間容量（Ｃｇｓ）、ゲート−ドレイン間容量（Ｃｇｄ）、ソース−バルク容量（Ｃｓｂ）、およびドレイン−バルク容量（Ｃｄｂ）を含む、様々な関連寄生容量を含んでいる。当業者であれば、スイッチ６２５．１がターンオンにすると、寄生容量ＣｇｓおよびＣｇｄの効果はスイッチ６２５．１のオン抵抗が小さいと仮定すると無視でき、一方、ノード６４５ａおよび６４５ｂ（それぞれトランジスタ６２５．１のソースおよびドレインノードを表す）は差動接地に近くなると想定されるので、寄生容量ＣｓｂおよびＣｄｂの効果もまた無視できることは、理解するであろう。したがって、切り替え可能インダクタネットワーク６２０の対称レイアウト、および、ネットワーク内における差動接地ノードの存在によって、回路内の寄生素子の負の影響は、あるケースでは、有利に減少する。
【００２９】
図７は、本開示に係る切り替え可能インダクタネットワークを活用したローカル発振器（ＬＯ）バッファの例示的な実施形態７００を示す図である。図７において、トランジスタ７１０,７１２,７１４,７１６は、トランジスタ７１０、７１２に結合された入力Ｂｕｆｆｅｒ＿ｉｎ１およびＢｕｆｆｅｒ＿ｉｎ２、および、負荷としての差動出力ノードＢ１およびＢ２に結合された切り替え可能インダクタネットワーク７２０を伴う、差動カスコード構成で配置されている。明細書で前に述べられた原則に従って、ノードＢ１およびＢ２でネットワーク７２０によって現れるインダクタンスは、スイッチ７２５を制御する制御信号Ｃ２を設定することによって選択することができる。例示的な実施形態において、切り替え可能インダクタネットワーク７２０は、例えば、図５に示されるトポロジを使用して、物理的にレイアウトすることができる。
【００３０】
当業者であれば、実施形態７００において、出力ノードＢ１およびＢ２はスイッチ７２５に直接的には結合されておらず、それだから、スイッチ７２５の寄生容量は出力ノードＢ１およびＢ２から有利に分離されることは、理解するであろう。
【００３１】
図８は本開示に係る例示的な方法８００を示す図である。なお、方法８００は、例示の目的としてのみ示されており、本開示の範囲を何か特定の方法に制限することは意図していない。
【００３２】
図８には、切り替え可能インダクタネットワーク内の一対のノードにまたがって選択可能なインダクタンスを提供するための方法が示され、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子を有する第１のコイルを具備しており、前記切り替え可能インダクタネットワークは、さらに、前記一対のノードに結合された端子を有する第２のコイルを具備しており、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備する。
【００３３】
ステップ８１０で、第１のセグメントは、制御信号に応えて、第２のセグメントに選択的に結合（couple）または減結合（decouple）される。
【００３４】
ステップ８２０で、切り替え可能インダクタネットワークは、さらに、前記一対のノードに結合された端子を有する第３のコイルを具備し、前記第３のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備し、そして、前記第３のコイルの前記第１のセグメントは、制御信号に応えて、前記第３のコイルの前記第２のセグメントに選択的に結合または減結合される。
【００３５】
ステップ８３０Ａで、前記一対のノードにまたがる容量は、前記一対のノードにまたがる選択可能な周波数を有する差動電圧を発生するために、変化させられる。
【００３６】
ステップ８３０Ｂで、差動入力電圧は、前記一対のノードにまたがる差動出力電圧を発生するために、増幅される。
【００３７】
当業者であれば、ステップ８３０Ａおよび８３０Ｂの一方 または、両方のステップ８３０Ａおよび８３０Ｂの結合は、本開示の例示的な実施形態のステップ８１０および８２０と組み合わせても構わないことは、理解するであろう。
【００３８】
図９は、本開示の技術が実装され得る無線通信デバイス９００の設計のブロック図を示す図である。図９に示された設計においては、無線デバイス９００は、トランシーバ９２０と、データおよびプログラムコードを格納するためのメモリ９１２を有するデータプロセッサ９１０とを含む。トランシーバ９２０は、双方向通信をサポートする送信機９３０および受信機９５０を含む。一般に、無線デバイス９００は、任意の数の通信システムおよび周波数範囲に対して、任意の数の送信機、および、任意の数の受信機を含むことができる。
【００３９】
送信機または受信機は、スーパーヘテロダインアーキティクチャまたは直接変換アーキティクチャで実装されても構わない。スーパーヘテロダインアーキティクチャにおいては、受信機のために、信号は、無線周波数（ＲＦ）とベースバンドとの間で、複数のステージ、例えば、一つのステージにてＲＦから中間周波数（ＩＦ）へと、そして次に、別のステージにてＩＦからベースバンドへと周波数変換される。直接変換アーキティクチャにおいては、信号は、一つのステージにてＲＦからベースバンドへと周波数変換される。スーパーヘテロダインアーキティクチャおよび直接変換アーキテクチャは、異なる回路ブロックを用いても、および／または、異なる要件を有していても構わない。図９に示された設計においては、送信機９３０および受信機９５０は直接変換アーキティクチャで実装されている。
【００４０】
送信パスにおいて、データプロセッサ９１０は、送信されるデータを処理し、そして、送信機９３０にＩおよびＱアナログ出力信号を提供する。送信機９３０内では、先のデジタル・アナログ変換でもたらされた望ましくないイメージを除去するために、ローパスフィルタ９３２ａおよび９３２ｂは、それぞれ、ＩおよびＱアナログ出力信号をフィルタする。増幅器（Ａｍｐ）９３４ａおよび９３４ｂは、それぞれ、ローパスフィルタ９３２ａおよび９３２ｂからの信号を増幅し、そして、ＩおよびＱベースバンド信号を提供する。アップコンバータ９４０は、ＴＸ ＬＯ信号発生器９７０からのＩおよびＱ送信（ＴＸ）ローカル発信（ＬＯ）信号を用いて、ＩおよびＱベースバンド信号をアップコンバートし、そして、アップコンバートされた信号を提供する。フィルタ９４２は、受信周波数バンド内の雑音だけでなく、周波数アップコンバージョンでもたらされた望ましくないイメージを除去するために、アップコンバートされた信号をフィルタする。パワー増幅器（ＰＡ）９４４は、所望の出力パワーレベルを得るために、フィルタ９４２からの信号を増幅し、そして、送信ＲＦ信号を提供する。送信ＲＦ信号は、送受切換え器（duplexer）またはスイッチ９４６を経由し、そして、アンテナ９４８を介して送信される。
【００４１】
受信パスにおいて、アンテナ９４８は、基地局から送信された信号を受信し、そして、送受切換え器またはスイッチ９４６を経由して低雑音増幅器（ＬＮＡ）９５２に提供される、受信信号を提供する。所望のＲＦ入力信号を得るために、受信ＲＦ信号は、ＬＮＡ９５２によって増幅され、そして、フィルタ９５４によってフィルタされる。ダウンコンバータ９６０は、ＲＸ ＬＯ信号発生器９８０からのＩおよびＱ受信（ＲＸ）ＬＯ信号を用いて、ＲＦ入力信号をダウンコンバータし、そして、ＩおよびＱベースバンド信号を提供する。データプロセッサ９１０に提供されるＩおよびＱアナログ入力信号を得るために、ＩおよびＱベースバンド信号は、増幅器９６２ａおよび９６２ｂによって増幅され、そして、ローバスフィルタ９６４ａおよび９６４ｂによってさらにフィルタされる。
【００４２】
ＴＸ ＬＯ信号発生器９７０は、周波数アップコンバージョンに用いられるＩおよびＱＴＸ ＬＯ信号を発生する。ＲＸ ＬＯ信号発生器９８０は、周波数ダウンコンバージョンに用いられるＩおよびＱＲＸ ＬＯ信号を発生する。各ＬＯ信号は特定の基本周波数を伴う周期的信号である。ＴＸ ＰＬＬ９７２は、データプロセッサ９１０からタイミング情報を受け取り、そして、ＬＯ信号発生器９７０からのＴＸ ＬＯ信号の周波数および／または位相を調整するために用いられる、制御信号を発生する。同様に、ＲＸ ＰＬＬ９８２は、データプロセッサ９１０からタイミング情報を受け取り、そして、ＬＯ信号発生器９８０からのＲＸ ＬＯ信号の周波数および／または位相を調整するために用いられる、制御信号を発生する。実施形態において、後続の（subsequent）負荷からのＶＣＯ出力をバッファするために、ＬＯバッファ（図示せず）はＴＸ ＬＯ信号発生器９７０またはＲＸ ＬＯ信号発生器９８０の出力に提供されても構わない。
【００４３】
当業者であれば、本開示の切り替え可能インダクタの技術は、上記のトランシーバ９２０の様々な部分の設計に容易に適用できることは、理解するであろう。例えば、ＴＸ ＬＯ信号発生器９７０またはＲＸ ＬＯ信号発生器９８０内に使用されるＶＣＯは、ＬＣタンク内の切換可能なインダクタネットワークを含んでも構わない。代わりに、または、共同で、ＬＯ信号発生器９７０またはＲＸ ＬＯ信号発生器９８０に対してのＬＯバッファは、負荷としての切換可能なインダクタを含んでも構わない。代わりに、または、共同で、トランシーバ９２０の他の回路ブロックは、本開示に係る切換可能なインダクタを含んでも構わない。このような例示的な実施形態は、本開示の範囲内であると考えられる。
【００４４】
図９は、トランシーバの設計の例を示している。一般に、トランスミッタおよびレシーバ内の信号の調整は、一つまたは複数段のアンプ、フィルタ、アップコンバータ、ダウンコンバータなどによって実施することができる。これらの回路ブロックは、図９に示す構成とは異なって配置することができる。さらに、図９に示されない他の回路ブロックもまた、トランスミッタおよびレシーバ内の信号を調整するために使用することができる。図９内のいくつかの回路ブロックもまたは省略することができる。トランシーバ９２０の全てまたは一部は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ集積回路（ＲＦＩＣの）、ミックスドシグナルＩＣなどで実装しても構わない。
【００４５】
当業者であれば、情報および信号は、種々の異なる技術や手法の任意のものを用いて表され得ることが、理解するだろう。例えば、上記記載を全体にわたって言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁界粒子、光場または光粒子、またはこれらを組み合わせたものによって表され得る。
【００４６】
当業者には、本明細書に開示された実施形態に関連して説明された種々の例示的な論理ブロック、モジュール、回路およびアルゴリズムステップは、電子的なハードウェア、コンピュータソフトウェアまたはこれらの組み合わせとして実装され得ることが、さらに理解されるだろう。ハードウェアとソフトウェアとの互換性を明確に示すために、種々の例示的な要素、ブロック、モジュール、回路、およびステップは、全般的にそれらの機能性の観点から、上記では説明してきた。そのような機能性がハードウェアで実装されるかソフトウェアで実装されるかは、個々のアプリケーションおよび全体のシステムに課せられた設計の制約に依存する。当業者は、上記の機能性を、各個別のアプリケーションにつき種々の方法で実装し得るが、そのような実装の決定は、本発明の例示的な実施形態の範囲からの逸脱を生じさせると解釈するべきではない。
【００４７】
本明細書内に開示された実施形態に関連して述べられた種々の例示的な論理ブロック、モジュールおよび回路は、本明細書で述べられた機能を実行するように設計された汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイシグナル（ＦＰＧＡ）、またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア部品、またはこれらを組み合わせたものによって、実装または実行され得る。汎用プロセッサは、マイクロプロセッサであっても良いが、代わりにプロセッサは従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであっても良い。プロセッサはまた、コンピューティングデバイスを組み合わせたものとして実装されてもよく、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと接続された一つ以上のマイクロプロセッサ、またはその他のそのような構成を組み合わせたものである。
【００４８】
本明細書に開示された実施形態に関連して述べられた方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはこれら２つを組み合わせたものによって、直接的に具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能なプログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体内に存在し得る。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替では、記憶媒体は、プロセッサと一体であってよい。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在してもよい。ＡＳＩＣは、ユーザ端末内に存在してもよい。代替では、プロセッサおよび記憶媒体は、ユーザ端末内でディスクリートコンポーネントとして存在してもよい。
【００４９】
１つまたは複数の例示の実施形態においては、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの適切な任意の組合せの形で実装され得る。ソフトウェアの形で実装される場合、コンピュータ読取り可能媒体上の１つまたは複数の命令またはコードとして記憶または転送される。コンピュータ読取り可能媒体は、コンピュータストレージ媒体、および、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の通信媒体の両方を含んでいる。ストレージ媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体とすることができる。例として、限定するものではないが、そのようなコンピュータストレージ媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを搬送もしくは記憶するために使用でき、かつ、コンピュータによってアクセスされることができる他の任意の媒体を備えることができる。また、いかなる接続（connection）もコンピュータ読取り可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア(twisted pair)、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、そのときには同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体の定義の中に含まれる。ここにおいて使用されるようなディスク(Disk)およびディスク(disc)は、コンパクトディスク(compact disc)（ＣＤ）、レーザーディスク（登録商標）(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスク(Blu-ray disc)を含み、ここでディスク(disks)は通常、データを磁気的に再生するが、ディスク(discs)は、レーザを用いて光学的にデータを再生する。上記の組合せもまた、コンピュータ読取り可能媒体の範囲内に含まれるものとする。
【００５０】
本開示の先の説明は、当業者に本発明の実施または使用を可能とするために提供されている。これらの例示的な実施形態に対する種々の変更は当業者には容易に明らかであろうし、そして、本明細書で規定される一般的な原理は、本発明の趣旨または範囲から逸脱することなく、他の例示的な実施形態に適用することができる。したがって、本発明は、本明細書で示す例示的な実施形態に限定されることを意図されるのではなく、本明細書に開示された原理および新規な特徴に矛盾しない、最も広い範囲に一致するべきである。
【技術分野】
【０００１】
本開示は、集積回路（ＩＣ）のためのインダクタの設計に関する。
【背景技術】
【０００２】
現代の無線通信デバイスは、マルチモード動作、例えば、一つまたは複数のいくつかの異なる通信プロトコルまたは規格を使用して、多重の無線周波数範囲上で信号の送信および受信をしばしばサポートする。例えば、単一の携帯電話は、携帯電話のためのＷＣＤＭＡ、ＣＤＭＡ、ＧＳＭ（登録商標）、ＥＤＧＥおよびＬＴＥの規格のいずれかまたはすべてを使用して、このような通信に割り当てられた任意の周波数範囲上で通信することができる。
【０００３】
マルチモード動作は、各周波数範囲内で異なる値、例えば、周波数範囲内での動作に対して回路を最適に調整するために、各周波数レンジ内で異なるインダクタンス値を有する回路要素を必要とする可能性がある。従来技術では、各周波数範囲ごとに別々のインダクタおよび/または回路のインスタンスを提供することに頼ることがある。これは、通信デバイスの設計の複雑さを増やすばかりではなく、ダイ面積（die area）を望ましくなく増やす可能性がある。
【０００４】
通信デバイス内でマルチモード動作をサポートするために、設定可能なインダクタンスを有するインダクタを提供することが望まれる。
【発明の概要】
【０００５】
本開示の一態様は、一対のノードにまたがって（across）切換可能インダクタンスを提供する装置を提供し、前記装置は、切り替え可能インダクタネットワークを具備してなること、前記インダクタネットワークは、前記一対のノードに結合された端子を有する第１のコイル、前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【０００６】
本開示の他の態様は、一対のノードにまたがって切換可能インダクタンスを提供するための方法を提供し、前記切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第１のコイルを具備すること、切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第２のコイルをさらに具備すること、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、前記方法は、制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）することを具備してなること。
【０００７】
本開示のさらに別の態様は、一対のノードにまたがって選択可能なインダクタンスを提供する装置を提供し、前記装置は、少なくとも２つの設定の中から前記切り替え可能インダクタネットワークの前記インダクタンスを選択するための手段を具備してなること。
【０００８】
本開示のさらに別の態様は、無線通信のためのデバイスを提供し、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、および、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つは、一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンスを提供する切り替え可能インダクタネットワークを具備してなること、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子（terminals）を有する第１のコイル、前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【０００９】
本開示のさらに別の態様は、無線通信のためのデバイスを提供し、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つはＬＯバッファを具備してなること、前記ＬＯバッファは一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンスを提供する切り替え可能インダクタネットワークを具備してなること、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子（terminals）を有する第１のコイル、前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【図面の簡単な説明】
【００１０】
【図１】図１は従来のＰＬＬの簡略ブロック図を示す。
【図２】図２は、本開示に係るマルチモード回路の設計の例示的な実施形態を示す。
【図２Ａ】図２Ａは、ノードＩｎ１およびＩｎ２で、それぞれ、差動電圧Ｖ＋およびＶ−を提供する回路の例示的な実施形態を示す図である。
【図３】図３は、図２および２Ａの切り替え可能インダクタネットワークの物理的なレイアウトの例示的な実施形態を示すである。
【図４】２つ以上の切換可能なインダクタを収容する切り替え可能インダクタネットワークの例示的な実施形態を示す図である。
【図５】エリア制約のある（area-constrained）設計のアプリケーション向けに最適化された切り替え可能インダクタネットワークの代替の例示的な実施形態を示す図である。
【図６】図６は、本開示に係る切り替え可能インダクタネットワークを利用するＣＭＯＳ電圧制御発振器（ＶＣＯ）の例示的な実施形態を示す図である。
【図６Ａ】図６Ａは、切り替え可能インダクタネットワークに現れる可能性があるさまざまな寄生素子（parasitic elements）を詳細に示す図である。
【図７】図７は、本開示に係る切り替え可能インダクタネットワークを活用したローカル発振器（ＬＯ）バッファの例示的な実施形態を示す図である。
【図８】図８は本開示に係る例示的な方法を示す図である。
【図９】図９は、本開示の技術が実装され得る無線通信デバイスの設計のブロック図を示す図である。
【発明を実施するための形態】
【００１１】
添付図面に関連して以下に記載する詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施できる唯一の実施形態を示すためには意図されていない。用語“例示的な（exemplary）”は、“例（example）、事例（instance）または例証（illustration）として仕えること”を意味するために本明細書では使用され、必ずしも他の例示的な実施形態よりも好ましいまたは有利であるとは本明細書では必ずしも解釈されない。詳細な説明は、本発明の例示的な実施形態の徹底的な理解を提供することを目的とする具体的な詳細を含む。これらの具体的な説明がなくても当業者であれば、本明細書に記載された本発明の例示的な実施形態は実施できることは明らかであろう。いくつかの事例では、周知の構造およびデバイスは、ここに提示された例示的な設計の新規性が不明瞭になることを避けるために、ブロック図の形式で示されている。
【００１２】
この明細書および特許請求の範囲において、要素が別の要素“に接続”または“に結合”されると言及される場合、それは、別の要素もしくは介在要素（intervening elements）に直接的に接続または結合する可能性があることは理解されるであろう。その一方、要素が別の要素“に直接的に接続”または“に直接的に結合”されると言及される場合、介在要素は存在しない。
【００１３】
図１は、２つの別個の周波数範囲内で動作するようにマルチモード回路を設計するための従来技術を示す図である。図１において、回路１１０．１は、第１の周波数範囲内で動作するように設計されており、そのノードＩｎ１およびＩｎ２が第１のインダクタＬ１ １２０．１に結合されて示されている。回路１１０．２は、第１の周波数範囲とは異なる第２の周波数範囲内で動作するように設計されており、そのノードＩｎ１およびＩｎ２が第２のインダクタＬ１ １２０．２に結合されて示されている。回路１１０．１および回路１１０．２の両方は、例えば、所望の動作周波数範囲に応じて動作するために、回路１１０．１または１１０．２のいずれかを選択する制御信号１００ａに結合されている。回路１１０．１および回路１１０．２の出力はお互いに出力ノードＯｕｔ１およびＯｕｔ２に結合されている。
【００１４】
当業者であれば、いくつかのアプリケーションにおいては、回路１１０．１および回路１１０．２が同一の回路設計を利用することができることは、理解するであろう。このようなアプリケーションでは、図１に示される別々になった回路１１０．１および回路１１０．２の提供は、ダイ面積を望ましくなく増やし、および、マルチモード回路の設計を複雑にする可能性がある
図２は、本発明に係るマルチモード回路の設計の例示的な実施形態２００を示す図である。図２においては、回路２３０の単一のインスタンスが提供されており、そして、回路２３０のノードＩｎ１およびＩｎ２は、切り替え可能インダクタネットワーク２０５に結合されている。回路２３０の出力は、出力ノードＯｕｔ１およびＯｕｔ２で提供される。
【００１５】
切り替え可能インダクタネットワーク２０５は、図２に示すように、２つの直列結合されたインダクタ２１０．１および２１０．２に分かれて示されている、プライマリ・インダクタ２１０を含む。切り替え可能インダクタネットワーク２０５は、さらに、図２に示すように、２つの直列結合されたインダクタ（またはセグメント）２２０．１および２２０．２に分かれて示されている、切り替え可能インダクタ２２０を含む。制御信号２００ａはスイッチ２３０の構成を制御し、そして、例えば、ノードＩｎ１およびＩｎ２にまたがってインダクタ２１０と並列に現れるために、２２０．１および２２０．２の直列の組合せを可能とするためにスイッチ２３０を閉じるか、または、２２０．１および２２０．２を無効とするためにスイッチ２３０を開くことができる。
【００１６】
当業者であれば、スイッチ２３０が閉じられることに起因するインダクタ２１０および２２０の並列の組合せは、一般に、スイッチ２３０が開かれるときに現れる単一のインダクタ２１０よりも低いインダクタンスを有することは、理解するであろう。したがって、例示的な実施形態では、第１の周波数範囲内での回路２００による操作（operation）を可能にするために、スイッチ２３０を開くことができ、そして、第１の周波数範囲よりも高い第２の周波数範囲内での回路２００による操作（operation）に可能にするために、スイッチ２３０を閉じることができる。２つの周波数範囲内でのマルチモード動作は、このように回路２００を用いて実現される。当業者であれば、３つ以上の周波数範囲内でのマルチモード動作を可能にするために、開示された技術をインダクタ２１０と並列に結合された２つ以上の切換可能なインダクタに容易に拡張できることは、理解するであろう。このような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００１７】
図２Ａは、ノードＩｎ１およびＩｎ２で、それぞれ、差動電圧Ｖ＋およびＶ−を提供する回路の例示的な実施形態を示す図である。例示的な実施形態において、インダクタ２１０および２２０の物理的なレイアウトは、好ましくは、例えば、図２Ａに示すように、スイッチ２３０が閉じられたときに、差動グランドが、２１０と２２０との間の中間点ノード２１５、および、２２０．１と２２０．２との間の中間点ノード２２５に存在するように、ノードＩｎ１とＩｎ２との間の物理的な中間点をクロスする軸に対して対称にしても構わない。ノード２１５および２２５の差動接地の提供は、さらに以下に記載するように、回路２００Ａ内の寄生素子の影響を有利に減らすことができる。
【００１８】
図３は、図２および２Ａの切り替え可能インダクタネットワーク２０５の物理的なレイアウトの例示的な実施形態３００を示す図である。図３において、切り替え可能インダクタネットワーク３００は、内側コイル３２０および外側コイル３１０の両方に結合された入力端子Ｉｎ１およびＩｎ２を持ち、外側コイル（outer coil）３１０内部の内側コイル（inner coil）３２０として物理的にレイアウトされている。内側コイル３２０は、スイッチ３３０により中間点ノード３２５に結合される２つのセクション３２０．１および３２０．２を含む。スイッチ３３０を開き閉じすることにより、内側コイル３２０に関連付けられたインダクタンスは、図２を参照して説明した切換可能なインダクタネットワーク２０５の機能を選択的に実装できなくしたり、できるようにすることができる。
【００１９】
当業者であれば、一態様において、図３に示された物理的なレイアウトは、外側コイル３１０内にすでに存在する空地（open area）内に内側コイル３２０を提供することにより、ＩＣ内にインダクタネットワーク２０５を実装するために必要なダイ面積を有利に減らすことは、理解するであろう。
【００２０】
図３において、中間点ノード３１５および３２５は、それぞれ、外側コイル３１０および内側コイル３２０の物理的な中間点に対応することができる。当業者であれば、Ｉｎ１およびＩｎ２での電圧が差動方式で変化するときに、そのような中間点ノードは、切り替え可能インダクタネットワーク３００の差動接地ノードに有利に対応することができることは、理解するであろう。図のように例示的な実施形態において、内側コイル３２０および外側コイル３１０は、中間点ノード３１５および３２５を通過する軸３１１に対して対称に配置されている。
【００２１】
例示的な実施形態において、外側コイル３１０は、内側コイル３２０よりも広い幅を有するように設計されても構わない。このような実施形態では、内側コイル３２０は、外側コイル３１０よりも相応に低いインダクタンスを持つことになり、そして、高周波電流のほとんどは、したがって、スイッチ３３０が閉じられたときに、内側コイル３２０を通過する。
【００２２】
例示的な実施形態において、外側コイル３１０と内側コイル３２０との組合せの全体のインダクタンスの計算において、スイッチ３３０が閉じられたときの相互結合を無視できるように、外側コイル３１０と内側コイル３２０との間の分離は十分に大きくても構わない。これは、切り替え可能インダクタネットワーク３００を組み込む回路のコンピュータシミュレーションを有利に簡略化することができる。
【００２３】
当業者であれば、切り替え可能インダクタネットワークのレイアウトおよびコンフィギュレーションにおける様々な修正は、本開示の範囲内で可能であることは、理解するであろう。例えば、図４は、２つ以上の切換可能なインダクタを収容する切り替え可能インダクタネットワークの例示的な実施形態４００を示す図である。図４において、外側コイル４１０の内部には２つの内側コイル４２０および４３０が設けられている。内側コイル４２０および４３０は、それぞれ、対応するスイッチ４５０および４４０によって選択的に有効にされる。当業者であれば、図のように複数の入れ子にされたコイルを設けることにより、切り替え可能インダクタネットワークに対して３つ以上のモードの動作が可能であることは、理解するであろう。このような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００２４】
図５は、エリア制約のある設計のアプリケーション向けに最適化された切り替え可能インダクタネットワークの代替の例示的な実施形態５００を示す図である。実施形態５００においては、各コイルが複数の巻きを伴って、外側コイル５１０内に内側コイル５２０は入れ子にされている。例えば、図５の５４０ａおよび５４０ｂなどの点で直接的な電気的接触を伴わないコイルの重なり合っている巻きは、当業者には、例えば、周知の標準シリコンプロセスにおける上側および下側の金属層を用いて達成することができる。スイッチ５３０は、本開示の技術に従って内側コイル５２０のインダクタンスを有効または無効にするために提供されることができる。
【００２５】
ある例示的な実施形態においては、外側コイル５１０および内側コイル５２０の両方の金属の幅は、そのレイアウトに必要な面積を最小限に抑えるために狭くすることができる。いくつかの事例（instance）のように、狭い金属幅はインダクタの全体的な品質ファクタ（Ｑ）低下と関連することがあり、実施形態５００は、例えば、低いインダクタ品質ファクタ（Ｑ）が許容され得る、ある面積制約のある用途に採用することができる。
【００２６】
図６は、本開示に係る切り替え可能インダクタネットワークを活用したＣＭＯＳ電圧制御発振器（ＶＣＯ）の例示的な実施形態６００を示す図である。ＶＣＯ６００は、ノードＡ１およびＡ２で、クロス結合（cross-coupled）ＮＭＯＳトランジスタ６４０,６４２に結合されたクロス結合ＰＭＯＳトランジスタ対６１０,６１２を含む。さらに、ノードＡ１およびＡ２に結合されているのは、電圧制御キャパシタンスを有するバラクタ６３０と、本開示の技術を利用した切り替え可能インダクタネットワーク６２０とである。本明細書で前に述べられているように、切り替え可能インダクタネットワーク６２０は、プライマリ・インダクタ６２２と、スイッチ６２５によって結合される２つのインダクタ６２４．１および６２４．２に分けられる切換可能なインダクタ６２４とを含むことができる。切り替え可能インダクタネットワーク６２０の全体のインダクタンスは、本明細書で前に述べられた原則に従って、スイッチトランジスタ６２５を制御する制御信号Ｃ１によって選択可能である。
【００２７】
例示的な実施形態において、切り替え可能インダクタネットワーク６２０は、図３および図４に示された実施形態３００もしくは４００の物理的なレイアウト、または、明示的には図に示されていない本開示の範囲内の他の物理的なレイアウトのいずれかを使用することによって、設計することができる。
【００２８】
図６Ａは、切り替え可能インダクタネットワーク６２０に現れる可能性があるさまざまな寄生素子（parasitic elements）を詳細に示す図である。図６Ａにおいて、プライマリ・インダクタ６２２は、２つの直列結合インダクタ６２２．１および６２２．２に分けられて示され、そして、図６のスイッチ６２５は、ＮＭＯＳスイッチ６２５．１として実装されて示されている。ＮＭＯＳスイッチ６２５．１は、図のように、ゲート−ソース間容量（Ｃｇｓ）、ゲート−ドレイン間容量（Ｃｇｄ）、ソース−バルク容量（Ｃｓｂ）、およびドレイン−バルク容量（Ｃｄｂ）を含む、様々な関連寄生容量を含んでいる。当業者であれば、スイッチ６２５．１がターンオンにすると、寄生容量ＣｇｓおよびＣｇｄの効果はスイッチ６２５．１のオン抵抗が小さいと仮定すると無視でき、一方、ノード６４５ａおよび６４５ｂ（それぞれトランジスタ６２５．１のソースおよびドレインノードを表す）は差動接地に近くなると想定されるので、寄生容量ＣｓｂおよびＣｄｂの効果もまた無視できることは、理解するであろう。したがって、切り替え可能インダクタネットワーク６２０の対称レイアウト、および、ネットワーク内における差動接地ノードの存在によって、回路内の寄生素子の負の影響は、あるケースでは、有利に減少する。
【００２９】
図７は、本開示に係る切り替え可能インダクタネットワークを活用したローカル発振器（ＬＯ）バッファの例示的な実施形態７００を示す図である。図７において、トランジスタ７１０,７１２,７１４,７１６は、トランジスタ７１０、７１２に結合された入力Ｂｕｆｆｅｒ＿ｉｎ１およびＢｕｆｆｅｒ＿ｉｎ２、および、負荷としての差動出力ノードＢ１およびＢ２に結合された切り替え可能インダクタネットワーク７２０を伴う、差動カスコード構成で配置されている。明細書で前に述べられた原則に従って、ノードＢ１およびＢ２でネットワーク７２０によって現れるインダクタンスは、スイッチ７２５を制御する制御信号Ｃ２を設定することによって選択することができる。例示的な実施形態において、切り替え可能インダクタネットワーク７２０は、例えば、図５に示されるトポロジを使用して、物理的にレイアウトすることができる。
【００３０】
当業者であれば、実施形態７００において、出力ノードＢ１およびＢ２はスイッチ７２５に直接的には結合されておらず、それだから、スイッチ７２５の寄生容量は出力ノードＢ１およびＢ２から有利に分離されることは、理解するであろう。
【００３１】
図８は本開示に係る例示的な方法８００を示す図である。なお、方法８００は、例示の目的としてのみ示されており、本開示の範囲を何か特定の方法に制限することは意図していない。
【００３２】
図８には、切り替え可能インダクタネットワーク内の一対のノードにまたがって選択可能なインダクタンスを提供するための方法が示され、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子を有する第１のコイルを具備しており、前記切り替え可能インダクタネットワークは、さらに、前記一対のノードに結合された端子を有する第２のコイルを具備しており、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備する。
【００３３】
ステップ８１０で、第１のセグメントは、制御信号に応えて、第２のセグメントに選択的に結合（couple）または減結合（decouple）される。
【００３４】
ステップ８２０で、切り替え可能インダクタネットワークは、さらに、前記一対のノードに結合された端子を有する第３のコイルを具備し、前記第３のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備し、そして、前記第３のコイルの前記第１のセグメントは、制御信号に応えて、前記第３のコイルの前記第２のセグメントに選択的に結合または減結合される。
【００３５】
ステップ８３０Ａで、前記一対のノードにまたがる容量は、前記一対のノードにまたがる選択可能な周波数を有する差動電圧を発生するために、変化させられる。
【００３６】
ステップ８３０Ｂで、差動入力電圧は、前記一対のノードにまたがる差動出力電圧を発生するために、増幅される。
【００３７】
当業者であれば、ステップ８３０Ａおよび８３０Ｂの一方 または、両方のステップ８３０Ａおよび８３０Ｂの結合は、本開示の例示的な実施形態のステップ８１０および８２０と組み合わせても構わないことは、理解するであろう。
【００３８】
図９は、本開示の技術が実装され得る無線通信デバイス９００の設計のブロック図を示す図である。図９に示された設計においては、無線デバイス９００は、トランシーバ９２０と、データおよびプログラムコードを格納するためのメモリ９１２を有するデータプロセッサ９１０とを含む。トランシーバ９２０は、双方向通信をサポートする送信機９３０および受信機９５０を含む。一般に、無線デバイス９００は、任意の数の通信システムおよび周波数範囲に対して、任意の数の送信機、および、任意の数の受信機を含むことができる。
【００３９】
送信機または受信機は、スーパーヘテロダインアーキティクチャまたは直接変換アーキティクチャで実装されても構わない。スーパーヘテロダインアーキティクチャにおいては、受信機のために、信号は、無線周波数（ＲＦ）とベースバンドとの間で、複数のステージ、例えば、一つのステージにてＲＦから中間周波数（ＩＦ）へと、そして次に、別のステージにてＩＦからベースバンドへと周波数変換される。直接変換アーキティクチャにおいては、信号は、一つのステージにてＲＦからベースバンドへと周波数変換される。スーパーヘテロダインアーキティクチャおよび直接変換アーキテクチャは、異なる回路ブロックを用いても、および／または、異なる要件を有していても構わない。図９に示された設計においては、送信機９３０および受信機９５０は直接変換アーキティクチャで実装されている。
【００４０】
送信パスにおいて、データプロセッサ９１０は、送信されるデータを処理し、そして、送信機９３０にＩおよびＱアナログ出力信号を提供する。送信機９３０内では、先のデジタル・アナログ変換でもたらされた望ましくないイメージを除去するために、ローパスフィルタ９３２ａおよび９３２ｂは、それぞれ、ＩおよびＱアナログ出力信号をフィルタする。増幅器（Ａｍｐ）９３４ａおよび９３４ｂは、それぞれ、ローパスフィルタ９３２ａおよび９３２ｂからの信号を増幅し、そして、ＩおよびＱベースバンド信号を提供する。アップコンバータ９４０は、ＴＸ ＬＯ信号発生器９７０からのＩおよびＱ送信（ＴＸ）ローカル発信（ＬＯ）信号を用いて、ＩおよびＱベースバンド信号をアップコンバートし、そして、アップコンバートされた信号を提供する。フィルタ９４２は、受信周波数バンド内の雑音だけでなく、周波数アップコンバージョンでもたらされた望ましくないイメージを除去するために、アップコンバートされた信号をフィルタする。パワー増幅器（ＰＡ）９４４は、所望の出力パワーレベルを得るために、フィルタ９４２からの信号を増幅し、そして、送信ＲＦ信号を提供する。送信ＲＦ信号は、送受切換え器（duplexer）またはスイッチ９４６を経由し、そして、アンテナ９４８を介して送信される。
【００４１】
受信パスにおいて、アンテナ９４８は、基地局から送信された信号を受信し、そして、送受切換え器またはスイッチ９４６を経由して低雑音増幅器（ＬＮＡ）９５２に提供される、受信信号を提供する。所望のＲＦ入力信号を得るために、受信ＲＦ信号は、ＬＮＡ９５２によって増幅され、そして、フィルタ９５４によってフィルタされる。ダウンコンバータ９６０は、ＲＸ ＬＯ信号発生器９８０からのＩおよびＱ受信（ＲＸ）ＬＯ信号を用いて、ＲＦ入力信号をダウンコンバータし、そして、ＩおよびＱベースバンド信号を提供する。データプロセッサ９１０に提供されるＩおよびＱアナログ入力信号を得るために、ＩおよびＱベースバンド信号は、増幅器９６２ａおよび９６２ｂによって増幅され、そして、ローバスフィルタ９６４ａおよび９６４ｂによってさらにフィルタされる。
【００４２】
ＴＸ ＬＯ信号発生器９７０は、周波数アップコンバージョンに用いられるＩおよびＱＴＸ ＬＯ信号を発生する。ＲＸ ＬＯ信号発生器９８０は、周波数ダウンコンバージョンに用いられるＩおよびＱＲＸ ＬＯ信号を発生する。各ＬＯ信号は特定の基本周波数を伴う周期的信号である。ＴＸ ＰＬＬ９７２は、データプロセッサ９１０からタイミング情報を受け取り、そして、ＬＯ信号発生器９７０からのＴＸ ＬＯ信号の周波数および／または位相を調整するために用いられる、制御信号を発生する。同様に、ＲＸ ＰＬＬ９８２は、データプロセッサ９１０からタイミング情報を受け取り、そして、ＬＯ信号発生器９８０からのＲＸ ＬＯ信号の周波数および／または位相を調整するために用いられる、制御信号を発生する。実施形態において、後続の（subsequent）負荷からのＶＣＯ出力をバッファするために、ＬＯバッファ（図示せず）はＴＸ ＬＯ信号発生器９７０またはＲＸ ＬＯ信号発生器９８０の出力に提供されても構わない。
【００４３】
当業者であれば、本開示の切り替え可能インダクタの技術は、上記のトランシーバ９２０の様々な部分の設計に容易に適用できることは、理解するであろう。例えば、ＴＸ ＬＯ信号発生器９７０またはＲＸ ＬＯ信号発生器９８０内に使用されるＶＣＯは、ＬＣタンク内の切換可能なインダクタネットワークを含んでも構わない。代わりに、または、共同で、ＬＯ信号発生器９７０またはＲＸ ＬＯ信号発生器９８０に対してのＬＯバッファは、負荷としての切換可能なインダクタを含んでも構わない。代わりに、または、共同で、トランシーバ９２０の他の回路ブロックは、本開示に係る切換可能なインダクタを含んでも構わない。このような例示的な実施形態は、本開示の範囲内であると考えられる。
【００４４】
図９は、トランシーバの設計の例を示している。一般に、トランスミッタおよびレシーバ内の信号の調整は、一つまたは複数段のアンプ、フィルタ、アップコンバータ、ダウンコンバータなどによって実施することができる。これらの回路ブロックは、図９に示す構成とは異なって配置することができる。さらに、図９に示されない他の回路ブロックもまた、トランスミッタおよびレシーバ内の信号を調整するために使用することができる。図９内のいくつかの回路ブロックもまたは省略することができる。トランシーバ９２０の全てまたは一部は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ集積回路（ＲＦＩＣの）、ミックスドシグナルＩＣなどで実装しても構わない。
【００４５】
当業者であれば、情報および信号は、種々の異なる技術や手法の任意のものを用いて表され得ることが、理解するだろう。例えば、上記記載を全体にわたって言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁界粒子、光場または光粒子、またはこれらを組み合わせたものによって表され得る。
【００４６】
当業者には、本明細書に開示された実施形態に関連して説明された種々の例示的な論理ブロック、モジュール、回路およびアルゴリズムステップは、電子的なハードウェア、コンピュータソフトウェアまたはこれらの組み合わせとして実装され得ることが、さらに理解されるだろう。ハードウェアとソフトウェアとの互換性を明確に示すために、種々の例示的な要素、ブロック、モジュール、回路、およびステップは、全般的にそれらの機能性の観点から、上記では説明してきた。そのような機能性がハードウェアで実装されるかソフトウェアで実装されるかは、個々のアプリケーションおよび全体のシステムに課せられた設計の制約に依存する。当業者は、上記の機能性を、各個別のアプリケーションにつき種々の方法で実装し得るが、そのような実装の決定は、本発明の例示的な実施形態の範囲からの逸脱を生じさせると解釈するべきではない。
【００４７】
本明細書内に開示された実施形態に関連して述べられた種々の例示的な論理ブロック、モジュールおよび回路は、本明細書で述べられた機能を実行するように設計された汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイシグナル（ＦＰＧＡ）、またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア部品、またはこれらを組み合わせたものによって、実装または実行され得る。汎用プロセッサは、マイクロプロセッサであっても良いが、代わりにプロセッサは従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであっても良い。プロセッサはまた、コンピューティングデバイスを組み合わせたものとして実装されてもよく、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと接続された一つ以上のマイクロプロセッサ、またはその他のそのような構成を組み合わせたものである。
【００４８】
本明細書に開示された実施形態に関連して述べられた方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはこれら２つを組み合わせたものによって、直接的に具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能なプログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体内に存在し得る。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替では、記憶媒体は、プロセッサと一体であってよい。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在してもよい。ＡＳＩＣは、ユーザ端末内に存在してもよい。代替では、プロセッサおよび記憶媒体は、ユーザ端末内でディスクリートコンポーネントとして存在してもよい。
【００４９】
１つまたは複数の例示の実施形態においては、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの適切な任意の組合せの形で実装され得る。ソフトウェアの形で実装される場合、コンピュータ読取り可能媒体上の１つまたは複数の命令またはコードとして記憶または転送される。コンピュータ読取り可能媒体は、コンピュータストレージ媒体、および、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の通信媒体の両方を含んでいる。ストレージ媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体とすることができる。例として、限定するものではないが、そのようなコンピュータストレージ媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを搬送もしくは記憶するために使用でき、かつ、コンピュータによってアクセスされることができる他の任意の媒体を備えることができる。また、いかなる接続（connection）もコンピュータ読取り可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア(twisted pair)、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、そのときには同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体の定義の中に含まれる。ここにおいて使用されるようなディスク(Disk)およびディスク(disc)は、コンパクトディスク(compact disc)（ＣＤ）、レーザーディスク（登録商標）(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスク(Blu-ray disc)を含み、ここでディスク(disks)は通常、データを磁気的に再生するが、ディスク(discs)は、レーザを用いて光学的にデータを再生する。上記の組合せもまた、コンピュータ読取り可能媒体の範囲内に含まれるものとする。
【００５０】
本開示の先の説明は、当業者に本発明の実施または使用を可能とするために提供されている。これらの例示的な実施形態に対する種々の変更は当業者には容易に明らかであろうし、そして、本明細書で規定される一般的な原理は、本発明の趣旨または範囲から逸脱することなく、他の例示的な実施形態に適用することができる。したがって、本発明は、本明細書で示す例示的な実施形態に限定されることを意図されるのではなく、本明細書に開示された原理および新規な特徴に矛盾しない、最も広い範囲に一致するべきである。
【特許請求の範囲】
【請求項１】
一対のノードにまたがって切換可能インダクタンス（selectable inductance）を提供する装置、前記装置は、切り替え可能インダクタネットワーク（selectable inductor network）を具備してなること、
前記インダクタネットワークは、
前記一対のノードに結合された端子（terminals）を有する第１のコイル、
前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【請求項２】
請求項１の装置において、前記第１のコイルは外側コイル（outer coil）であること、前記第２のコイルは内側コイル（inner coil）であること、前記内側コイルは前記外側コイル内で完全に入れ子にされている（nested）こと。
【請求項３】
請求項２の装置において、前記内側コイルは、前記外側コイルの幅よりも小さいかまたは同じ幅を有すること。
【請求項４】
請求項１の装置において、前記切り替え可能インダクタネットワークは、さらに、
前記一対のノードに結合された端子（terminals）を有する第３のコイル、前記第３のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
前記第３のコイルの前記第１のセグメントを前記第３のコイルの前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成された第２のスイッチを具備すること。
【請求項５】
請求項１の装置において、前記第１のコイルは複数の巻き（multiple turns）を有すること、前記第２のコイルは複数の巻き（multiple turns）を有すること。
【請求項６】
請求項５の装置において、少なくとも１巻きは直接的な電気的接触を伴わないで他の巻きにオーバーラッピングしていること。
【請求項７】
請求項６の装置において、前記少なくとも１巻きは上側メタル層から形成されていること、前記他の巻きは下側メタル層から形成されていること。
【請求項８】
請求項１の装置において、前記第１および第２のコイルは互いに軸に対して対称であること、前記一対のノードはさらに前記軸に関して対称に置かれていること。
【請求項９】
請求項１の装置において、前記スイッチはトランジスタを具備してなり、前記トランジスタの前記ドレインおよびソースは前記第１のセグメントを前記第２のセグメントに結合すること。
【請求項１０】
請求項１の装置において、前記切り替え可能インダクタネットワークを具備する電圧制御発振器をさらに具備してなること。
【請求項１１】
請求項１の装置において、増幅器をさらに具備してなること、前記増幅器の出力ノード（output nodes）は前記切り替え可能インダクタネットワークの前記一対のノードに結合される。
【請求項１２】
切り替え可能インダクタネットワーク（selectable inductor network）内で一対のノードにまたがって切換可能インダクタンス（selectable inductance）を提供するための方法、前記切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第１のコイルを具備すること、切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第２のコイルをさらに具備すること、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、前記方法は、
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）することを具備してなること。
【請求項１３】
請求項１２の方法において、前記第１のコイルは外側コイル（outer coil）であること、前記第２のコイルは内側コイル（inner coil）であること、前記内側コイルは前記外側コイル内で完全に入れ子にされている（nested）こと。
【請求項１４】
請求項１３の方法において、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子（terminals）を有する第３のコイルをさらに具備すること、前記第３のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、前記方法は、
前記第３のコイルの前記第１のセグメントを前記第３のコイルの前記第２のセグメントに選択的に結合（couple）または減結合（decouple）することをさらに具備すること。
【請求項１５】
請求項１２の方法において、前記一対のノードにまたがって選択可能な周波数を有する差動電圧を発生するために、前記一対のノードにまたがって容量を変化することをさらに具備してなること。
【請求項１６】
請求項１２の装置において、前記一対のノードにまたがって差動出力電圧を発生するために、差動入力電圧を増幅することをさらに具備してなること。
【請求項１７】
一対のノードにまたがって選択可能なインダクタンス（selectable inductance）を提供する装置、前記装置は、
少なくとも２つの設定の中から前記切り替え可能インダクタネットワーク（selectable inductor network）の前記インダクタンスを選択するための手段を具備してなること。
【請求項１８】
請求項１７の装置において、前記選択するための手段に結合された差動電圧を増幅するための手段をさらに具備してなること。
【請求項１９】
請求項１７の装置において、前記一対のノードにまたがって制御された周波数を有する差動電圧を発生するための手段をさらに具備してなること。
【請求項２０】
無線通信のためのデバイス、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、および、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つは、一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンス（selectable inductance）を提供する切り替え可能インダクタネットワーク（selectable inductor network）２０５を具備してなること、前記切り替え可能インダクタネットワークは、
前記一対のノードに結合された端子（terminals）を有する第１のコイル、
前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【請求項２１】
無線通信のためのデバイス、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つはＬＯバッファを具備してなること、前記ＬＯバッファは一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンス（selectable inductance）を提供する切り替え可能インダクタネットワーク（selectable inductor network）２０５を具備してなること、前記切り替え可能インダクタネットワークは、
前記一対のノードに結合された端子（terminals）を有する第１のコイル、
前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【請求項１】
一対のノードにまたがって切換可能インダクタンス（selectable inductance）を提供する装置、前記装置は、切り替え可能インダクタネットワーク（selectable inductor network）を具備してなること、
前記インダクタネットワークは、
前記一対のノードに結合された端子（terminals）を有する第１のコイル、
前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【請求項２】
請求項１の装置において、前記第１のコイルは外側コイル（outer coil）であること、前記第２のコイルは内側コイル（inner coil）であること、前記内側コイルは前記外側コイル内で完全に入れ子にされている（nested）こと。
【請求項３】
請求項２の装置において、前記内側コイルは、前記外側コイルの幅よりも小さいかまたは同じ幅を有すること。
【請求項４】
請求項１の装置において、前記切り替え可能インダクタネットワークは、さらに、
前記一対のノードに結合された端子（terminals）を有する第３のコイル、前記第３のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
前記第３のコイルの前記第１のセグメントを前記第３のコイルの前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成された第２のスイッチを具備すること。
【請求項５】
請求項１の装置において、前記第１のコイルは複数の巻き（multiple turns）を有すること、前記第２のコイルは複数の巻き（multiple turns）を有すること。
【請求項６】
請求項５の装置において、少なくとも１巻きは直接的な電気的接触を伴わないで他の巻きにオーバーラッピングしていること。
【請求項７】
請求項６の装置において、前記少なくとも１巻きは上側メタル層から形成されていること、前記他の巻きは下側メタル層から形成されていること。
【請求項８】
請求項１の装置において、前記第１および第２のコイルは互いに軸に対して対称であること、前記一対のノードはさらに前記軸に関して対称に置かれていること。
【請求項９】
請求項１の装置において、前記スイッチはトランジスタを具備してなり、前記トランジスタの前記ドレインおよびソースは前記第１のセグメントを前記第２のセグメントに結合すること。
【請求項１０】
請求項１の装置において、前記切り替え可能インダクタネットワークを具備する電圧制御発振器をさらに具備してなること。
【請求項１１】
請求項１の装置において、増幅器をさらに具備してなること、前記増幅器の出力ノード（output nodes）は前記切り替え可能インダクタネットワークの前記一対のノードに結合される。
【請求項１２】
切り替え可能インダクタネットワーク（selectable inductor network）内で一対のノードにまたがって切換可能インダクタンス（selectable inductance）を提供するための方法、前記切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第１のコイルを具備すること、切換可能インダクタンスは前記一対のノードに結合された端子（terminals）を有する第２のコイルをさらに具備すること、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、前記方法は、
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）することを具備してなること。
【請求項１３】
請求項１２の方法において、前記第１のコイルは外側コイル（outer coil）であること、前記第２のコイルは内側コイル（inner coil）であること、前記内側コイルは前記外側コイル内で完全に入れ子にされている（nested）こと。
【請求項１４】
請求項１３の方法において、前記切り替え可能インダクタネットワークは、前記一対のノードに結合された端子（terminals）を有する第３のコイルをさらに具備すること、前記第３のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、前記方法は、
前記第３のコイルの前記第１のセグメントを前記第３のコイルの前記第２のセグメントに選択的に結合（couple）または減結合（decouple）することをさらに具備すること。
【請求項１５】
請求項１２の方法において、前記一対のノードにまたがって選択可能な周波数を有する差動電圧を発生するために、前記一対のノードにまたがって容量を変化することをさらに具備してなること。
【請求項１６】
請求項１２の装置において、前記一対のノードにまたがって差動出力電圧を発生するために、差動入力電圧を増幅することをさらに具備してなること。
【請求項１７】
一対のノードにまたがって選択可能なインダクタンス（selectable inductance）を提供する装置、前記装置は、
少なくとも２つの設定の中から前記切り替え可能インダクタネットワーク（selectable inductor network）の前記インダクタンスを選択するための手段を具備してなること。
【請求項１８】
請求項１７の装置において、前記選択するための手段に結合された差動電圧を増幅するための手段をさらに具備してなること。
【請求項１９】
請求項１７の装置において、前記一対のノードにまたがって制御された周波数を有する差動電圧を発生するための手段をさらに具備してなること。
【請求項２０】
無線通信のためのデバイス、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、および、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つは、一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンス（selectable inductance）を提供する切り替え可能インダクタネットワーク（selectable inductor network）２０５を具備してなること、前記切り替え可能インダクタネットワークは、
前記一対のノードに結合された端子（terminals）を有する第１のコイル、
前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【請求項２１】
無線通信のためのデバイス、前記デバイスは、ＴＸ ＬＯ信号発生器、前記ＴＸ ＬＯ信号発生器に結合されたＴＸ ＰＬＬ、少なくとも１つのベースバンドＴＸアンプ、前記ＴＸ ＬＯ信号発生器および前記少なくとも１つのベースバンドＴＸアンプに結合されたアップコンバータ、前記アップコンバータの前記出力に結合されたＴＸフィルタ、前記ＴＸフィルタに結合されたパワーアンプ（ＰＡ）、ＲＸ ＬＯ信号発生器、前記ＲＸ ＬＯ信号発生器に結合されたＲＸ ＰＬＬ、ＲＸフィルタ、前記ＲＸ ＬＯ信号発生器および前記ＲＸフィルタに結合されたダウンコンバータ、前記ＲＸフィルタに結合された低ノイズアンプ（ＬＮＡ）、前記ＰＡおよび前記ＬＮＡに結合された送受切換え器（duplexer）、前記ＲＸ ＬＯ信号発生器およびＴＸ ＬＯ信号発生器の少なくとも１つはＬＯバッファを具備してなること、前記ＬＯバッファは一対のノード（Ｉｎ１,Ｉｎ２）にまたがって選択可能インダクタンス（selectable inductance）を提供する切り替え可能インダクタネットワーク（selectable inductor network）２０５を具備してなること、前記切り替え可能インダクタネットワークは、
前記一対のノードに結合された端子（terminals）を有する第１のコイル、
前記一対のノードに結合された端子（terminals）を有する第２のコイル、前記第２のコイルは少なくとも第１のセグメントおよび第２のセグメントを具備すること、および
制御信号に応えて、前記第１のセグメントを前記第２のセグメントに選択的に結合（couple）または減結合（decouple）するように構成されたスイッチを具備すること。
【図１】
【図２】
【図２Ａ】
【図３】
【図４】
【図５】
【図６】
【図６Ａ】
【図７】
【図８】
【図９】
【図２】
【図２Ａ】
【図３】
【図４】
【図５】
【図６】
【図６Ａ】
【図７】
【図８】
【図９】
【公表番号】特表２０１３−５０３５０１（Ｐ２０１３−５０３５０１Ａ）
【公表日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１２−５２７９８２（Ｐ２０１２−５２７９８２）
【出願日】平成２２年８月３１日（２０１０．８．３１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０４７３８７
【国際公開番号】ＷＯ２０１１／０２６１３３
【国際公開日】平成２３年３月３日（２０１１．３．３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＷＣＤＭＡ
２．ＢＬＵ−ＲＡＹ ＤＩＳＣ
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２２年８月３１日（２０１０．８．３１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０４７３８７
【国際公開番号】ＷＯ２０１１／０２６１３３
【国際公開日】平成２３年３月３日（２０１１．３．３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＷＣＤＭＡ
２．ＢＬＵ−ＲＡＹ ＤＩＳＣ
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]