【課題】発振回路内で構成要素を接続するオプションコンダクタの使用を可能とする技術の提供。
【解決手段】発振回路２００は、第１の伝導層内でルーティングコンダクタを介して相互結合されるトランジスタを含む。発振回路はまた、第２の伝導層内に、バラクタ２０３〜２０６、コンデンサ２２１〜２２６、及びオプションコンダクタ２０７、２０８，２１２〜２１６も含む。オプションコンダクタは、トランジスタのうちの１つとコンデンサまたはバラクタとの間の接続の少なくとも一部を形成する。上記発振回路は、第１の伝導層内のルーティングコンダクタを介して前記複数の第１のトランジスタのうちの１つに結合されるインダクタと、該インダクタの第１の部分を形成する、前記第２の伝導層内の第２のオプションコンダクタとをさらに備え得る。 （もっと読む）

【課題】位相雑音および出力が改善された電圧制御発振器および関連システムを提供する。
【解決手段】電圧制御発振器は、第１の可変静電容量素子（１２０）と、第２の可変静電容量素子（１２２）と、可変静電容量素子（１２０、１２２）間に結合され、出力ノード（１０４）において、発振信号の振動周波数において可変静電容量素子（１２０、１２２）の間にインダクタンスを提供する誘導素子（１３２）とを含む。第１の可変静電容量素子（１２０）は第１の制御電圧ノード（１１０）および出力ノード（１０４）の間に結合され、第２の可変静電容量素子（１２２）は第１の制御電圧ノード（１１０）に結合され、第２の誘導素子（１３４）は第２の可変静電容量素子（１２２）および第２の制御電圧ノード（１１２）の間に結合される。 （もっと読む）

【課題】複数の端子のうち一部の端子が使用されない場合においても好適に動作可能な発振器を提供する。
【解決手段】発振器１は、振動素子１４と、振動素子１４に電圧を印加して発振信号Ｏｕｔを生成する発振回路２７と、発振回路２７の出力部２７ａに接続されることにより発振信号Ｏｕｔを出力可能な端子５（Ｏｕｔ１）及び端子５（Ｏｕｔ２）と、出力部２７ａと外部機器（回路基板５３を含む）との端子５（Ｏｕｔ２）を介した導通状態の変化に応じた発振回路２７の周波数の変化を補償する接続補償回路３７とを有する。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、ＶＣＯの発振周波数を広い範囲で変化させることができるＰＬＬ回路及びその制御方法を提供すること。
【解決手段】本発明にかかるＰＬＬ回路１は、ＶＣＯ１１と、制御ロジック１４と、位相比較器１３と、を備える。ＶＣＯ１１は、両端の電位差に応じて容量値が変化する可変容量素子を有し、電位差に応じた発振周波数の出力信号を出力する。制御ロジック１４は、可変容量素子の一端に所定の電圧を印加した状態で、基準信号と出力信号との周波数差に基づいて、当該可変容量素子の他端に印加する制御電圧Ｖｔｃを決定する。位相比較器１３は、可変容量素子の他端の電圧を制御ロジック１４により決定された制御電圧Ｖｔｃに固定した状態で、基準信号と出力信号との位相差に基づいて、可変容量素子の一端に印加する制御電圧Ｖｔａを決定する。 （もっと読む）

【課題】発振子と発振回路とのインピーダンス整合を容易にとることができる発振回路及び発振器を提供する。
【解決手段】発振回路１００が、第１の入力端子４と、第１の出力端子５と、第１の入力端子４に接続される信号調整部１０と、第１の入力端子４及び第１の出力端子５に接続される信号形成部２０と、を含み、該信号調整部は、第１の素子１３、第１の抵抗１１、第２の抵抗１２及び第１のコンデンサー１４を有し、第１の素子１３は、一方端が第１の入力端子４に接続され、他の一方端が第１の抵抗１１の一方端、第２の抵抗の一方端及び第１のコンデンサーの一方端に接続され、第１の抵抗は、他の一方端が第１の電源２に接続され、第２の抵抗は、他の一方端が第２の電源３に接続され、第１のコンデンサーは、他の一方端が第２の電源に接続され、該信号形成部において、第１の出力端子から出力される信号は、第１の入力端子から入力された信号を基に形成される。 （もっと読む）

【課題】基準周波数信号を用いることなく、温度変動、電源電圧変動および回路定数のばらつきにかかわらず高精度な発振周波数を得る。
【解決手段】出荷検査時において、発振動作の環境温度と電源電圧を変化させながら発振周波数が目標周波数に一致するのに必要な抵抗５の抵抗値を順次求め、環境温度と電源電圧に対して当該抵抗値を対応付けたデータテーブルをメモリ１８に記憶する。ＣＲ発振回路の実際の使用状態では、制御回路１７は、所定の制御周期ごとに温度検出回路１５と電源電圧検出回路１６から電圧Ｖａ、Ｖｂを入力しＡ／Ｄ変換する。メモリ１８に予め記憶されたデータテーブルから電圧Ｖａ、Ｖｂに対応した抵抗５の抵抗値を読み出し、抵抗５の抵抗値Ｒが当該読み出した指定値に等しくなるようにスイッチ７ａ〜７ｃを切り替える。 （もっと読む）

【課題】良好な位相雑音特性を有し、かつ広帯域な発振周波数範囲を有する電圧制御発振器を提供することを目的とする。
【解決手段】本発明に係る電圧制御発振器１は、電源と、少なくとも３つのポート１０ａ〜１０ｄを備えるインダクタ１１と、少なくとも３つのポートから選択される異なるポート対にそれぞれ接続される少なくとも２つの負性抵抗回路１２及び１４と、を有し、インダクタは、少なくとも２つの負性抵抗回路に接続されるポート対の間でそれぞれインダクタとして動作可能であることを特徴とする。 （もっと読む）

【課題】安定発振、コンパクトなパッケージを実現したＳＨＦ帯に好適な高周波発振器を提供する。
【解決手段】低誘電率、低損失の基板材料として水晶板等の耐熱材を最小限の厚さとした基板を主基板２とし、一次実装する能動素子７とＩＤＴ３やデスクリート部品８などを主基板２の表裏にそれぞれ配置し、貫通電極６で両面側の間を接続することで配線長を最短とした。ＬＴＣＣなどの従来の本体基板に代えて薄い水晶等を要部構成部品を実装する主基板とすることにより、薄型化と小型化を実現した。外力・応力に対する脆弱性を、主面側の保護カバーに加えて裏面にも補強カバーを設け、あるいはモールド構造とすることで補強した。 （もっと読む）

【課題】位相誤差を補償しながら設定可能な位相オフセットで多相信号を生成するための方法等を提供する。
【解決手段】一実施形態において、回路は、第１の周波数及び第１の位相を有する第１の周期信号を生成する第１のＬＣ型電圧制御発振器（ＬＣＶＣＯ）と、第２の周波数及び第２の位相を有する第２の周期信号を生成する第２のＬＣＶＣＯとを有し、第２の位相は、９０度オフセットで第１の位相に対してオフセットされる。 （もっと読む）

【課題】簡単な構成で高速立ち上げが可能であり、さらに従来のリング型電圧制御発振器に比べて安定な周波数の信号を生成することができる発振器を提供する。
【解決手段】制御電圧入力端子に印加された制御電圧に従って発振周波数が変化するリング型電圧制御発振器１０と、リング型電圧制御発振器１０の出力信号を一定時間幅のパルス信号に変換して出力するパルス整形回路２０と、参照電圧からパルス整形回路２０が出力する周波数が変化するパルス信号の平均電圧を差し引いた電圧を積分してリング型電圧制御発振器１０の制御電圧入力端子に出力する積分回路３０とを備える。 （もっと読む）

【課題】増幅用のトランジスタに帰還容量成分Ｃ１及び結合容量成分Ｃ２の直列回路を接続したコルピッツ発振回路を用いた電圧制御発振器において、部品点数の削減に寄与できる技術を提供すること。
【解決手段】トランジスタ２１のベースに接続された第１の伝送線路４１とトランジスタ２１のエミッタとアースとの間に接続された第２の伝送線路４２と、を備え、第１の伝送線路４１及び第２の伝送線路４２を互いに接近させて両者の間に線路間容量成分を形成する。この線路間容量成分を前記帰還容量成分Ｃ１として利用すると共に第２の伝送線路４２とアースとの間に形成される寄生容量成分を前記結合容量成分Ｃ２として利用する （もっと読む）

【課題】５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えると共に、位相雑音の良好な特性を持つ電圧制御発振器を提供すること。
【解決手段】可変周波数帯域内における周波数ｆに対応する波長をλとすると、共振部１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路６を配置して、トランジスタ２１のベース端子からバリキャップダイオード１３側を見た時に、当該バリキャップダイオード１３と伝送線路６とがいわば可変インダクタンス素子Ｌと等価になるようにする。 （もっと読む）

【課題】温度変化に対して発振周波数が安定である発振装置を提供すること。
【解決手段】所定の周波数で発振する発振装置１０において、増幅素子を有し、当該増幅素子の動作点によって発振周波数が変化する発振回路１１と、温度に応じて発振回路の動作点を調整することにより、発振回路の温度による発振周波数のずれを調整する調整回路１５と、を有することを特徴とする発振装置。 （もっと読む）

【課題】発振開始時の立ち上がりを迅速に行うとともに、増幅素子に流れるバイアス電流を適正化すること。
【解決手段】準ミリ波帯域またはミリ波帯域を発振周波数帯域とする帰還型発振装置１において、入力端子から入力された信号を出力端子から出力する増幅素子（ＨＥＭＴ１０）と、増幅素子の出力端子から入力端子に信号を帰還するための帰還回路（帰還回路４０）と、増幅素子の出力端子と電源の間に挿入され、持続発振時に増幅素子に流れるバイアス電流を制限する抵抗素子（抵抗素子３５）と、を有する。 （もっと読む）

【課題】同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供する。
【解決手段】電源投入時の劣化検出タイミングにおいて、定電流源２３から抵抗器２２に通電して得られたＡ／Ｄ変換器６のＡＤ変換値（抵抗器２２の端子電圧Ｖ_Ｒ）に基づいて、ＣＰＵ２が逓倍数設定値ＦＭＵＬＲを補正する。この場合、定電流源２０を用いることなく定電流源２３が作動して抵抗器２２に通電する。ＣＰＵ２は、抵抗器２２の端子電圧を測定することでＣＲ発振器１４内の抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの逓倍数設定値ＦＭＵＬＲを補正する。 （もっと読む）

【課題】ばらつき条件（温度、電源電圧、経年変化等）下の安定動作を補償しかつ低ゲインの電圧−周波数特性を実現できる位相同期回路を提供する。
【解決手段】バラクタアレイを有するＶＣＯ１０１と、ＶＣＯ１０１の特性をモニターするモニター回路１０２と、モニター結果に応じてバラクタアレイに供給するオフセット量を切り替えるオフセット発生回路１０３とを備える。ばらつき条件下のＶＣＯの特性をモニターした結果からバラクタアレイのオフセット量を調整することで、位相同期回路の動作不良を防ぐ。 （もっと読む）

【課題】電圧制御発振器の制御利得を発振周波数に対して比較的一定に維持し、位相ノイズを低減したプログラマブルバラクタ装置を提供する。
【解決手段】プログラマブルバラクタ装置１００は、複数のデジタルバラクタビットＢ０、Ｂ１、Ｂ２によって制御される複数のバイナリ重み付けバラクタ１０４，１０６，１０８を含み得る。プログラマブルバラクタ装置は、複数のバイナリ重み付けバラクタと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとする制御とを含み得る。プログラマブルバラクタ装置の実効容量を変化させる方法は、複数のバイナリ重み付けバラクタを設けることと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの１つまたはそれ以上を選択的にディセーブルとすることとを含み得る。 （もっと読む）

【課題】発振器の発振周波数、又は負荷の大小によるバッファー回路の出力レベル変動を抑制して、バッファー回路の消費電力を低減する発振器を提供する。
【解決手段】この発振器１００は、発振回路１８と、発振回路１８の発振信号を増幅するプリバッファー回路１９と、最終段のバッファー回路１１と、バッファー回路１１の出力電圧レベルを検出するレベル検出回路８と、レベル設定２に応じてレベル検出回路８のレベルを増幅する増幅回路１と、増幅回路１から出力したレベル検出回路８の検出レベルに基づいて出力信号（ＯＵＴ）の電圧、又は電流を制御してバッファー回路１１の出力レベルを調整するレベル調整回路５と、を備えて構成されている。 （もっと読む）

【課題】 位相雑音を劣化させずに２倍波の出力電力を増加できる高周波発振器を得る。
【解決手段】 第１から第３の端子を有する能動素子と、前記第１と第２の端子にそれぞれ接続され、所要の周波数において誘導性となる第１と第２のリアクタンス回路と、前記第３の端子に接続され、前記所要の周波数において容量性となる第３のリアクタンス回路と、前記能動素子の前記第３の端子と前記第３のリアクタンス回路の間に並列に接続され、前記所要の周波数の２倍の周波数においてインピーダンスがショートとなる第４のリアクタンス回路と、前記能動素子の前記第３の端子と前記第３のリアクタンス回路の間に並列に接続され、前記所要の周波数におけるリアクタンスが、前記所要の周波数における前記第４のリアクタンス回路のリアクタンスと絶対値が等しく符号が逆となる第５のリアクタンス回路と、を備える。 （もっと読む）

【課題】発振周波数とは別の周波数を生成するための回路を別途設けることなく、発振周波数を補正することができるようにする発振周波数補正信号発生回路を提供する。
【解決手段】発振信号を互いに異なる遅延時間にて遅延させて複数の遅延信号を生成し、当該遅延信号の各々に基づくタイミングにて当該発振信号を１周期単位でサンプリングして周期毎のサンプル値群を生成し、互いに異なる時点の２つの測定対象周期における当該サンプル値群の一連のサンプル値を比較してその比較結果に応じて前記補正信号を生成する。 （もっと読む）