電圧制御発振器
【課題】５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えると共に、位相雑音の良好な特性を持つ電圧制御発振器を提供すること。
【解決手段】可変周波数帯域内における周波数ｆに対応する波長をλとすると、共振部１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路６を配置して、トランジスタ２１のベース端子からバリキャップダイオード１３側を見た時に、当該バリキャップダイオード１３と伝送線路６とがいわば可変インダクタンス素子Ｌと等価になるようにする。
【解決手段】可変周波数帯域内における周波数ｆに対応する波長をλとすると、共振部１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路６を配置して、トランジスタ２１のベース端子からバリキャップダイオード１３側を見た時に、当該バリキャップダイオード１３と伝送線路６とがいわば可変インダクタンス素子Ｌと等価になるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コルピッツ回路を用いた電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）は、例えば図３２に示すように、制御電圧に応じて静電容量が変化するバリキャップダイオードＶＤと、インダクタンス素子Ｌ及び容量素子（コンデンサ）Ｃを含む共振部１００と、増幅部であるトランジスタ１０１と、２つのコンデンサＣ１、Ｃ２からなる帰還部１０２と、を備えたコルピッツ回路を用いた構成が知られている。このＶＣＯでは、前記制御電圧を変化させることにより、バリキャップダイオードＶＤを介して共振部１００における発振周波数が調整される。そして、共振部１００において発生した周波数信号がトランジスタ１０１により増幅されて、帰還部１０２を介して共振部１００に帰還するように、これら共振部１００、トランジスタ１０１及び帰還部１０２により発振ループが構成されている。図３２中１０３は入力端子、１０４はバッファアンプであり、１０５は発振出力が取り出される端子部である。
【０００３】
既述のインダクタンス素子Ｌや容量素子Ｃ、トランジスタ１０１などに対応する電子部品は、例えばアルミナ（Ａｌ2Ｏ3）などのベース基板上に搭載され、例えば当該ベース基板上あるいはベース基板の内部を引き回された導電線路を介して、図３２の電気回路をなすように互いに電気的に接続されることになる。
【０００４】
このようなＶＣＯにおいて、発振周波数を例えば５ＧＨｚ以上まで高くしようとすると、即ちこのようなＶＣＯを５ＧＨｚ以上もの高周波数帯域で駆動しようとすると、前記導電線路などの浮遊容量や寄生インダクタンスの影響が顕著になるので、バリキャップダイオードＶＤにおける容量値の可変幅は、発振周波数が例えば５ＧＨｚ以下の場合よりも小さくなる。そのため、５ＧＨｚ以上の周波数帯におけるＶＣＯの発振周波数の可変幅は、比帯域（発振周波数の可変幅÷当該可変幅内における中心周波数×１００）で見た時に１０〜２０％程度と極めて狭帯域になってしまう。
【０００５】
特許文献１には、トランジスタ１のベース側に、発振周波数帯でほぼ１／４波長相当線路長を有するハイインピーダンスのマイクロストリップラインからなるバイアスライン５を接続した電圧制御発振器について記載されているが、既述の課題は検討されていない。また、特許文献２には、電圧制御発振回路について記載されているが、共振回路については記載されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−６５０４（第１図等）
【特許文献２】特開２００３−１７９３４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明はかかる事情に鑑みてなされたものであり、その目的は、５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えると共に、位相雑音の良好な特性を持つ電圧制御発振器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の電圧制御発振器は、
制御電圧に応じて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベース端子が接続された増幅用のトランジスタと、
前記トランジスタのベース端子とアースとの間に互いに直列に接続されると共に、その間が前記トランジスタのエミッタ端子に接続された２つの帰還容量素子と、
前記共振部の可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、前記可変容量素子と前記トランジスタのベース端子との間に直列に接続され、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路と、を備えたことを特徴とする。
【０００９】
前記可変容量素子と前記トランジスタのベース端子との間に設けられた引き回し電極と、
前記トランジスタを駆動するバイアス電圧を供給するために、当該トランジスタのベース端子に接続されたバイアス電源部と、
前記トランジスタに供給するバイアス電圧を調整するために、前記バイアス電源部と前記トランジスタのベース端子との間に接続された第１のバイアス抵抗素子及び、前記トランジスタ及び前記可変容量素子に対して並列となるように前記引き回し電極に接続された第２のバイアス抵抗素子と、を備え、
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていても良い。
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていることに代えて、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記可変容量素子側に設けられていても良い。
【発明の効果】
【００１０】
本発明は、５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、共振部の可変容量素子と増幅用のトランジスタのベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路を配置している。そのため、トランジスタのベース端子から可変容量素子側を見た時に、当該可変容量素子と伝送線路とがいわば可変インダクタンス素子と等価になり、出力周波数の可変幅（調整幅）の劣化（低下）を抑えることができるので、可変幅が広く且つ位相雑音の良好な特性を持つ電圧制御発振器を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明のＶＣＯの一例を示す電気回路図である。
【図２】前記ＶＣＯの概観を示す斜視図である。
【図３】前記ＶＣＯを示す縦断面図である。
【図４】前記ＶＣＯを示す平面図である。
【図５】前記電気回路を示す模式図である。
【図６】前記電気回路を示す模式図である。
【図７】前記電気回路の一部を示す模式図である。
【図８】シミュレーションに用いた構成を示す電気回路図である。
【図９】シミュレーションに用いた構成を示す電気回路図である。
【図１０】シミュレーションの結果を示す特性図である。
【図１１】シミュレーションの結果を示す特性図である。
【図１２】シミュレーションに用いた構成を示す電気回路図である。
【図１３】シミュレーションの結果を示す特性図である。
【図１４】シミュレーションの結果を示す特性図である。
【図１５】シミュレーションの結果に基づいて得られる前記一部を示す電気回路図である。
【図１６】前記電気回路を示す模式図である。
【図１７】前記電気回路を示す模式図である。
【図１８】シミュレーションの結果を示す特性図である。
【図１９】シミュレーションの結果を示す特性図である。
【図２０】シミュレーションの結果を示す特性図である。
【図２１】シミュレーションの結果を示す特性図である。
【図２２】前記ＶＣＯの特性を説明するためのシミュレーションに用いた電気回路図である。
【図２３】シミュレーションの結果を示す特性図である。
【図２４】シミュレーションの結果を示す特性図である。
【図２５】シミュレーションの結果を示す特性図である。
【図２６】本発明の他の例のＶＣＯを示す電気回路図である。
【図２７】前記他の例のＶＣＯの出力周波数の可変幅を示す特性図である。
【図２８】前記他の例のＶＣＯにの位相雑音を示す特性図である。
【図２９】本発明の更に他の例のＶＣＯを示す電気回路図である。
【図３０】前記更に他の例のＶＣＯの出力周波数の可変幅を示す特性図である。
【図３１】前記更に他の例のＶＣＯにの位相雑音を示す特性図である。
【図３２】従来のＶＣＯを示す電気回路図である。
【発明を実施するための形態】
【００１２】
［ＶＣＯの回路構成］
本発明の電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）の実施の形態の一例について、始めに回路構成の概略について図１を参照して説明する。このＶＣＯは、５ＧＨｚ以上の帯域この例ではオクターブの周波数（例えば５〜１０ＧＨｚ、６〜１２ＧＨｚあるいは７〜１４ＧＨｚなど）にて出力周波数を調整できるように構成されたコルピッツ回路を用いている。具体的には、このＶＣＯは、図１に示すように、制御電圧に応じて容量値が調整される可変容量素子である第１のバリキャップダイオード１３と、インダクタンス素子１１及び容量素子（コンデンサ）１２を含み、第１のバリキャップダイオード１３の容量値により共振点が変化するように構成された共振部１と、増幅部であるトランジスタ２１と、２つのコンデンサ２２、２３からなる帰還部２と、を備えている。そして、後で詳述するように、第１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に金属薄膜からなる伝送線路６を配置することにより、可変容量素子（第１のバリキャップダイオード１３）に代えて、いわば可変インダクタンス素子を用いたコルピッツ回路により前記出力周波数を調整している。
【００１３】
次に、ＶＣＯの回路構成について詳述する。共振部１は、インダクタンス素子１１とコンデンサ１２との直列共振用の直列回路を備えている。インダクタンス素子１１には、可変容量素子である第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部１は、前記直列回路の直列共振周波数（共振点）と前記並列回路の並列共振周波数（反共振点）とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になる。
【００１４】
また図１中、１６は制御電圧用の入力端子であり、この入力端子１６に供給される制御電圧により第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４の各々の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第１のバリキャップダイオード１３に加えて第２のバリキャップダイオード１４を用いた理由は、周波数の調整幅を大きくとるためである。図１中、１７はダイオード、１８、１９は各々インダクタンスである。
尚、共振部１は、バリキャップダイオードとインダクタンス素子とを直列に接続して、この直列回路の直列共振周波数により発振周波数が決まる回路構成であっても良い。
【００１５】
共振部１の後段側には、後述の伝送線路６を介して、帰還部２が設けられている。この帰還部２は、既述のコンデンサ１２に前記伝送線路６を介してベース端子が接続されるように配置された増幅部をなすＮＰＮ型トランジスタ２１を備えている。このベース端子には、伝送線路６を介してトランジスタ２１を駆動するための電源部３０が接続されている。そして、電源部３０からトランジスタ２１のベース端子に供給する分圧を調整するために、この電源部３０と伝送線路６との間に直列に第１のバイアス抵抗素子３１が設けられると共に、前記コンデンサ１２と伝送線路６との間に並列に第２のバイアス抵抗素子３２が設けられている。第２のバイアス抵抗素子３２は接地されている。
【００１６】
伝送線路６とトランジスタ２１のベース端子との接続点と、アースとの間には、夫々帰還容量素子をなす第１のコンデンサ２２及び第２のコンデンサ２３の直列回路が配置されている。トランジスタ２１のエミッタ端子は、インダクタンス２４を介してコンデンサ２２、２３間の接続点に接続され、またインダクタンス２５及び抵抗２６を介して接地されている。これらコンデンサ２２、２３と、トランジスタ２１とにより、帰還部２が構成されている。図１中破線で示す３は、内部にトランジスタ２１が設けられたＩＣ回路部（ＬＳＩ）であり、８はこのＩＣ回路部３に設けられた端子部である。
【００１７】
ＩＣ回路部３内には、例えばトランジスタ２１のコレクタ端子に互いに並列に接続された２つのバッファアンプ３３、３４が設けられている。一方のバッファアンプ３３からは発振出力（発振周波数の信号）が端子部Ｔ３を介して取り出され、また他方のバッファアンプ３４からは発振出力が分周回路３５及び端子部Ｔ４を介して取り出される。トランジスタ２１のコレクタ端子は、インダクタ２７及び抵抗２８を介して、既述の電源部３０に接続されている。図１中２９はコンデンサである。
【００１８】
［ＶＣＯの概観］
次に、このＶＣＯの具体的な概観や共振部１及び回路部３のレイアウトについて、図２〜図４を参照して説明する。ＶＣＯは、厚み寸法が例えば２００μｍのアルミナ（Ａｌ2Ｏ3）（比誘電率εｒ＝７）などのセラミックスからなるベース基板５に設けられており、既述のダイオード１３、１４、１７、コンデンサ１２、２２、２３、２９、インダクタンス１１、１８、１９、２４、２５、２７及び抵抗２６、２８、３１、３２などを夫々構成する電子部品４と、ＩＣ回路部３とがこのベース基板５上に配置されている。そして、このベース基板５上あるいはベース基板５の内部を引き回された引き回し電極１０を介して、既述の図１の電気回路となるように各々の電子部品４及びＩＣ回路部３が互いに電気的に接続されている。尚、図２では電子部品４の数量や配置については簡略化して示しており、引き回し電極１０についても一部省略している。また、伝送線路６の各寸法については、図２〜図４では模式的に示している。
【００１９】
続いて、本発明の伝送線路６について詳述する。この伝送線路６は、例えば銅（Ｃｕ）などの金属薄膜により構成されており、既述の図１に示したように、トランジスタ２１のベース端子とコンデンサ１２との間に設けられている。具体的には、伝送線路６は、図２〜図４に示すように、ベース基板５の内部領域に埋設されており、当該ベース基板５の内部において各々上下方向に伸びる例えば概略円筒状に形成された銅などからなるビアプラグ５ａにより、トランジスタ２１のベース端子及びコンデンサ１２に一端側及び他端側が夫々電気的に接続されている。そして、この伝送線路６は、ＶＣＯの可変域におけるある周波数ｆ例えば１０ＧＨｚに対応する波長をλ（ｆ＝Ｖ／λ、Ｖ：ベース基板５内を伝搬する電磁波の速度）とすると、当該伝送線路６の線路長（長さ寸法）Ｄは、λ／４即ち２．８３ｍｍとなっている。この線路長Ｄについて具体的に計算すると、以下のように算出される。
【００２０】
誘電体（ベース基板５）内を伝搬する電磁波の速度は、真空中を伝搬する電磁波の速度よりも遅くなる。即ち、真空中の光の速度を２．９９７９×１０８（ｍ／ｓ）とすると、誘電率εｒ＝７．０のベース基板５を用いているので、前記速度Ｖは、以下のように真空中の光の速度÷（誘電率εｒの平方根；√７＝２．６４６）となる。
Ｖ＝２．９９７９×１０８（÷２．６４６）＝１．１３３１×１０８
よって、１０ＧＨｚに対応するλは、１．１３３１×１０８÷（１０×１０９）＝０．０１１３３ｍとなり、λ／４＝０．０１１３３÷４＝０．００２８３ｍ＝２．８３ｍｍとなる。
また、伝送線路６は、当該伝送線路６の特性インピーダンスが１０Ω以下となるように、幅寸法Ｗ及び厚み寸法ｔが例えば夫々６２１μｍ及び１０μｍに設定されている。
【００２１】
このような伝送線路６の作製方法の一例について、以下に簡単に説明する。即ち、ベース基板５は、セラミックス粉末をバインダーによりシート状に成形したシート体５ｂと、金属粉末及びバインダーを含む配線構造（伝送線路６やビアプラグ５ａの一部）を前記シート体５ｂに平面的に配置した配線シート体５ｃと、を積層した積層セラミックスとして構成されている。そして、伝送線路６及びビアプラグ５ａが既述の図２〜図４のように配置されるように前記シート体５ｂ及び配線シート体５ｃを上下方向に組み合わせて積層し、その後焼結することによってベース基板５が得られる。尚、図２〜図４において、トランジスタ２１の端子部８のうちベース端子に接続される端子部８について、「Ｂ」の符号を付している。また、ベース基板５上にトランジスタ２１及び電子部品４を配置するにあたって、これらトランジスタ２１及び電子部品４を引き回し電極１０に電気的に接続すると共に固定する半田ボールなどを用いているが、図２〜図４では省略している。
【００２２】
［伝送線路６を考慮した電気回路］
次に、本発明のＶＣＯにおいて既述の伝送線路６を設けた理由について、以下に詳述する。既述の図１の電気回路において、バリキャップダイオード１３が可変容量素子と等価であることから、図１の回路は図５の回路に置き換えられる。また、この図５から直流電圧回路を取り除いて交流電圧回路だけを見ると、図１（図５）は図６のように表される。即ち、トランジスタ２１のベース端子側から伝送線路６側を見ると、図７に示すように、伝送線路６と可変容量素子１３とが直列に接続されていることになる。
【００２３】
ここで、伝送線路６と可変容量素子１３とが直列に接続されている構成について、特性をシミュレーションした結果について説明する。先ず、図８に示すように、ポートＰ側からある一つのコンデンサＣを見た時の特性（Ｓ１１）と、図９に示すように、１０ＧＨｚの周波数ｆに対応する波長λの４分の１の長さの伝送線路６と前記コンデンサＣとを直列に接続した構成を見た時の特性（Ｓ２２）とについて、各々１０ＧＨｚの電気信号が流れる場合のシミュレーションを行った。尚、コンデンサＣの容量値は１ｐＦ、伝送線路６の特性インピーダンスは５０Ωとした。
【００２４】
その結果、コンデンサＣだけを配置した時の特性（Ｓ１１）は、図１０及び図１１に示すように、容量性を示していた。一方、伝送線路６及びコンデンサＣを配置した時の特性（Ｓ２２）は、コンデンサＣだけを配置した時と比べて、位相が１８０°反転（回転）し、インダクタンス性を示していた。即ち、電気信号が共振している状態（定在波）では、元の電気信号（コンデンサＣだけを配置した状態）と比べて、他の電気信号（伝送線路６及びコンデンサＣを配置した状態）では当該電気信号の伝搬する伝搬路（引き回し電極１０など）の長さ寸法がλ／２分だけ異なると互いに同相となり、一方前記長さ寸法がλ／４分だけ異なると互いに逆相となる。言い換えると、λ／４の長さの伝送線路６を配置することにより、当該伝送線路６を伝搬する電気信号は、コンデンサＣだけを配置した場合（伝送線路６を伝搬しない場合）の逆相となる。従って、伝送線路６及びコンデンサＣの直列回路は、１０ＧＨｚもの高域ではインダクタンスに見えることになる。このようにコンデンサＣの前段（ポートＰ側）に伝送線路６を直列に接続することにより、当該コンデンサＣがいわばインダクタンスＬに変換されると言える。
【００２５】
次に、図１２に示すように、前記コンデンサＣが可変容量素子Ｃであるものとして同様にシミュレーションを行った。その結果、図１３及び図１４に示すように、前記可変容量素子Ｃの容量値が１ｐＦ、０．５ｐＦ、０．１ｐＦのいずれの場合においても、可変容量素子Ｃだけを配置した時の特性（Ｓ１１）に対して、この可変容量素子Ｃの前段に伝送線路６を直列に配置した時の特性（Ｓ２２）は、位相が１８０°反転してインダクタンス性を示していた。従って、可変容量素子Ｃを用いた場合においても、可変容量素子Ｃ及び伝送線路６からなる直列回路は、１０ＧＨｚではインダクタンスＬに見えることになる。そして、可変容量素子Ｃの容量値に応じて、このインダクタンスＬのインダクタンス値も変化しており、従って可変容量素子Ｃを用いて得られるインダクタンスＬは、いわば可変インダクタンスＬをなしていると言える。
【００２６】
以上のシミュレーションにより、既述の図７に示す構成（可変容量素子１３の前段に伝送線路６を直列に配置した回路）は、このＶＣＯの発振帯域においては、図１５に示すように、可変インダクタンス素子Ｌをなしている。従って、可変インダクタンス素子Ｌを用いると、既述の図６の電気回路は、図１６のように表され、即ち図１７のように可変インダクタンス素子Ｌを用いたコルピッツ回路と等価になる。具体的には、トランジスタ２１のベース端子には、既述のコンデンサ２２、２３の直列回路と、可変インダクタンス素子Ｌと、が互いに並列に接続されている。
【００２７】
［ＶＣＯの特性］
以上の結果を踏まえて、伝送線路６を配置した状態のＶＣＯの特性について、シミュレーションを行った。この時、伝送線路６の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを２０ＧＨｚに設定し、即ち線路長Ｄを１４２０μｍに設定した。また、伝送線路６の特性インピーダンスを５０Ωとした。
【００２８】
その結果、図１８に示すように、入力端子１６に印加する制御電圧（０Ｖ〜１０Ｖ）に応じて、６．９１１ＧＨｚ〜１２．０２ＧＨｚまでの広い帯域に亘って、端子部Ｔ３から取り出される発振周波数を調整できることが分かった。従って、比帯域（発振周波数の可変幅÷当該可変幅内における中心周波数×１００）で見ると、５３．９％もの広い可変幅を持つＶＣＯが得られた。一方、１００ｋＨｚでの離調時における位相雑音は、図１９に示すように、−９７〜−９９ｄＢｃとなっていた。そこで、より一層良好な（低い）位相雑音が得られるように、また更に広い可変幅となるように、伝送線路６の特性インピーダンスについて以下のように検討した。
【００２９】
具体的なシミュレーションの条件としては、伝送線路６の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを１０ＧＨｚに設定し、即ち線路長Ｄを２８３０μｍに設定した。また、伝送線路６の特性インピーダンスを１０Ωとした。その結果、出力周波数の可変幅は、図２０に示すように、入力端子１６に０〜１０Ｖの制御電圧を印加した時には、５．１５４ＧＨｚ〜１２．６４ＧＨｚもの極めて広い帯域となり、比帯域で見ると８４．１４％になっていた。また、この時の１００ｋＨｚ離調時の位相雑音は、−１０６〜−１１１ｄＢｃとなっていた。従って、伝送線路６の特性インピーダンスを１０Ωに設定することにより、既述の図１８及び図１９の結果（伝送線路６の特性インピーダンス：５０Ω）と比べて、出力周波数の可変幅が広く、且つ位相雑音の良好なＶＣＯとなることが分かった。
【００３０】
ここで、このように伝送線路６の特性インピーダンス５０Ωよりも１０Ωに低くした方がＶＣＯの特性（出力周波数の可変幅及び位相雑音）が良好になる理由について述べる。以下に、ＱＬ＝ωＣＲ（ω：周波数、Ｃ：容量値、Ｒ：抵抗）で表される、出力周波数の曲線（ピーク位置）の急峻の度合いを示すＱＬ値（負荷Ｑ値）について検討した。
【００３１】
先ず、トランジスタ２１のベース端子から入力端子１６側を見た時に、当該ベース端子に対してコンデンサ２２と伝送線路６とが互いに並列に接続されているので、図２２に示すように、既述の帰還部２がこれらコンデンサ２２及び伝送線路６（インダクタンスＬ）の並列回路により構成されているものとする。このような構成では、例えば伝送線路６のインダクタンス値とコンデンサ２２の容量値との積がある一定の値を取るようにすると、コンデンサ２２の容量値及び伝送線路６のインダクタンス値の組み合わせは様々挙げられる。
【００３２】
そして、図２３は、様々な周波数において、インダクタンス値及び容量値を種々変えて、既述のＱＬ値（負荷Ｑ）についてシミュレーションした結果を示す。図２３から、インダクタンス値に応じて、ＱＬ値（曲線の急峻の程度）が変わっていることが分かる。また、周波数ωを１０ＧＨｚとすると共に、抵抗を２５ΩとしてこのＱＬ値について計算すると、以下の表及び図２４の結果が得られる。
【００３３】
（表）
【００３４】
この表及び図２４から、インダクタンス値が低い程、ＱＬ値が大きくなり、出力周波数の曲線が急峻となって良好な特性の得られることが分かる。次に、ＱＬ値と位相雑音との相関関係についてシミュレーションしたところ、図２５に示す結果が得られた。図２５では、ＱＬ値が高い程、位相雑音が良くなって（小さくなって）いた。そのため、位相雑音が少なく、出力周波数の曲線が急峻なＶＣＯを得るためには、高いＱＬ値のインダクタンス素子、即ちインダクタンス値の低いインダクタンス素子が適していることが分かった。そして、このインダクタンス素子（バリキャップダイオード１３及び伝送線路６により構成されるインダクタンス素子）について、良好なインダクタンス値となるようにするためには、伝送線路６の特性インピーダンスが１０Ω以下であることが分かった。
【００３５】
このような回路では、外部から制御電圧が入力端子１６に入力されると、この制御電圧に応じてバリキャップダイオード１３（１４）の容量値が変化し、共振部１及び帰還部２からなる発振ループにおいて、前記容量値に対応して例えば１０ＧＨｚで発振する。そして、バリキャップダイオード１３と伝送線路６とによって可変インダクタンス素子Ｌを構成していることから、本発明のＶＣＯではこの可変インダクタンス素子Ｌにより発振周波数を調整していることになる。
【００３６】
上述の実施の形態によれば、可変帯域内における周波数ｆに対応する波長をλとすると、共振部１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路６を配置している。そのため、トランジスタ２１のベース端子からバリキャップダイオード１３側を見た時に、当該バリキャップダイオード１３と伝送線路６とがいわば可変インダクタンス素子Ｌと等価になる。従って、１０ＧＨｚもの高周波数帯域にて出力周波数を調整する場合であっても、引き回し電極１０などの浮遊容量や寄生インダクタンスの影響を抑えることができる。そのため、位相雑音出力周波数の可変幅（調整幅）の劣化（低下）を抑えることができるので、可変幅が広く且つ位相雑音の良好な特性を持つ電圧制御発振器を得ることができる。
【００３７】
ここで、可変インダクタンス素子Ｌを用いることによりＶＣＯにおける出力周波数の可変幅が広くなることは既に述べたが、電子部品として可変インダクタンス素子を用いようとした場合には、当該電子部品が大型であることから、例えばベース基板５上に配置することは極めて難しい。一方、本発明では、既述のようにバリキャップダイオード１３と伝送線路６とにより可変インダクタンス素子Ｌを構成していることから、ＶＣＯを小型化できると言える。
【００３８】
［他の実施の形態］
図１の例では、伝送線路６について、第２のバイアス抵抗素子３２よりもトランジスタ２１のベース端子側に配置したが、伝送線路６をバリキャップダイオード１３側に配置しても良い。言い換えると、第２のバイアス抵抗素子３２を伝送線路６よりもトランジスタ２１のベース端子側に配置しても良い。図２６は、このような構成例を示しており、トランジスタ２１のベース端子は、互いに直列に接続される伝送線路６と第２のバイアス抵抗素子３２との間の接続点に接続されている。そして、伝送線路６は、コンデンサ１２と第１のバイアス抵抗素子３１との間に接続されている。図２７及び図２８は、この図２６の構成のＶＣＯにて得られる特性を示しており、出力周波数の可変幅は、入力端子１６に０〜１０Ｖの制御電圧を印加した時には、５．１６１ＧＨｚ〜１２．６４ＧＨｚとなっていた。
【００３９】
また、図２９は、本発明のＶＣＯの更に他の例を示しており、伝送線路６は、第２のバリキャップダイオード１４とコンデンサ１２との間に設けられている。このコンデンサ１２からトランジスタ２１のベース端子に向かって伸びる引き回し電極１０には、バイアス抵抗素子３１、３２間の接続点から伸びる引き回し電極１０と、コンデンサ２２、２３の直列回路とが接続されている。図３０及び図３１は、この更に他の例において得られる特性を示しており、出力周波数の可変幅は、入力端子１６に０〜１０Ｖの制御電圧を印加した時には、４．８５４ＧＨｚ〜１２．５２ＧＨｚとなっていた。
【００４０】
以上述べたように、伝送線路６は、トランジスタ２１のベース端子とバリキャップダイオード１３との間に直列に設けている構成であれば良い。
既述の例では、伝送線路６について、各寸法Ｗ、ｔを調整することにより特性インピーダンスを調整したが、これら各寸法Ｗ、ｔの一方だけを調整しても良い。更に、伝送線路６の特性インピーダンスが既述のように設定されるように、これら寸法Ｗ、ｔの少なくとも一方を調整すると共に、あるいはこれら寸法Ｗ、ｔの少なくとも一方を調整することに代えて、当該伝送線路６をアース端子（第２のバイアス抵抗素子３２）に近接配置しても良いし、ベース基板５の材質（比誘電率）を調整しても良い。即ち、このように伝送線路６の特性インピーダンスを小さくするためには、当該伝送線路６内を電気信号が通りやすくすれば良い。また、伝送線路６をベース基板５内に埋設したが、ベース基板５の表面に形成しても良い。更に、ベース基板５上に伝送線路６を形成する場合には、例えばフォトリソグラフィー法を用いて当該伝送線路６を形成しても良い。
【００４１】
更に、伝送線路６の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを１０ＧＨｚあるいは２０ＧＨｚに設定した例について説明したが、この発振周波数ｆとしては、ＶＣＯにおける出力周波数の可変幅内の周波数あるいはこの周波数よりも高い周波数に設定すれば良い。即ち、ＶＣＯにおいて、出力周波数の可変幅がｆ１〜ｆ２（ｆ１＜ｆ２）だとすると、伝送線路６の線路長Ｄのλ／４の「λ」に対応する周波数ｆは、周波数ｆ１以上であれば良く、高い方が線路長Ｄを短くできる（ＶＣＯを小型化できる）ので好ましい。即ち、既述の図１０及び図１１では、特性Ｓ１１及び特性Ｓ２２として夫々コンデンサＣ（コンデンサ１２）だけを配置した場合と、このコンデンサＣに伝送線路６を付加した場合とにおいてシミュレーションを行ったが、図１の電気回路では、コンデンサＣの容量としてコンデンサ１２の容量値に加えてバリキャップダイオード１３（１４）の容量値も付加される。従って、既述の「λ」について、バリキャップダイオード１３（１４）の容量値の分だけ短くなるように、言い換えるとコンデンサＣ１２だけを配置した場合の位相に対して伝送線路６を配置した時の位相が逆相となるように、可変帯域よりも高い周波数に対応する波長に設定しても良い。具体的には、例えば１０ＧＨｚ〜１２ＧＨｚにて発振させる場合には、「λ」は、１２ＧＨｚよりも高い周波数に対応する波長としても良い。
【００４２】
ここで、この周波数ｆを高くしすぎると、伝送線路６の線路長Ｄが短くなりすぎ、当該伝送線路６を形成しにくくなることから、この周波数ｆは、１０ＧＨｚ〜２０ＧＨｚ程度（線路長Ｄで見ると１４００μｍ〜２８００μｍ）であることが好ましい。また、各コンデンサ１２、２２、２３、２９について、電子部品４として構成したが、例えばＩＤＴ（インターデジタルトランスデューサ）電極や２枚の電極膜を互いに対向させた構成を採っても良い。
【符号の説明】
【００４３】
１ 共振部
２ 帰還部
３ 回路部
６ 伝送線路
１１ インダクタンス素子
１２ コンデンサ
１３ バリキャップダイオード
１６ 入力端子
２１ トランジスタ
２２、２３ コンデンサ
３１ 第１のバイアス抵抗素子
３２ 第２のバイアス抵抗素子
【技術分野】
【０００１】
本発明は、コルピッツ回路を用いた電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）は、例えば図３２に示すように、制御電圧に応じて静電容量が変化するバリキャップダイオードＶＤと、インダクタンス素子Ｌ及び容量素子（コンデンサ）Ｃを含む共振部１００と、増幅部であるトランジスタ１０１と、２つのコンデンサＣ１、Ｃ２からなる帰還部１０２と、を備えたコルピッツ回路を用いた構成が知られている。このＶＣＯでは、前記制御電圧を変化させることにより、バリキャップダイオードＶＤを介して共振部１００における発振周波数が調整される。そして、共振部１００において発生した周波数信号がトランジスタ１０１により増幅されて、帰還部１０２を介して共振部１００に帰還するように、これら共振部１００、トランジスタ１０１及び帰還部１０２により発振ループが構成されている。図３２中１０３は入力端子、１０４はバッファアンプであり、１０５は発振出力が取り出される端子部である。
【０００３】
既述のインダクタンス素子Ｌや容量素子Ｃ、トランジスタ１０１などに対応する電子部品は、例えばアルミナ（Ａｌ2Ｏ3）などのベース基板上に搭載され、例えば当該ベース基板上あるいはベース基板の内部を引き回された導電線路を介して、図３２の電気回路をなすように互いに電気的に接続されることになる。
【０００４】
このようなＶＣＯにおいて、発振周波数を例えば５ＧＨｚ以上まで高くしようとすると、即ちこのようなＶＣＯを５ＧＨｚ以上もの高周波数帯域で駆動しようとすると、前記導電線路などの浮遊容量や寄生インダクタンスの影響が顕著になるので、バリキャップダイオードＶＤにおける容量値の可変幅は、発振周波数が例えば５ＧＨｚ以下の場合よりも小さくなる。そのため、５ＧＨｚ以上の周波数帯におけるＶＣＯの発振周波数の可変幅は、比帯域（発振周波数の可変幅÷当該可変幅内における中心周波数×１００）で見た時に１０〜２０％程度と極めて狭帯域になってしまう。
【０００５】
特許文献１には、トランジスタ１のベース側に、発振周波数帯でほぼ１／４波長相当線路長を有するハイインピーダンスのマイクロストリップラインからなるバイアスライン５を接続した電圧制御発振器について記載されているが、既述の課題は検討されていない。また、特許文献２には、電圧制御発振回路について記載されているが、共振回路については記載されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−６５０４（第１図等）
【特許文献２】特開２００３−１７９３４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明はかかる事情に鑑みてなされたものであり、その目的は、５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えると共に、位相雑音の良好な特性を持つ電圧制御発振器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の電圧制御発振器は、
制御電圧に応じて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベース端子が接続された増幅用のトランジスタと、
前記トランジスタのベース端子とアースとの間に互いに直列に接続されると共に、その間が前記トランジスタのエミッタ端子に接続された２つの帰還容量素子と、
前記共振部の可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、前記可変容量素子と前記トランジスタのベース端子との間に直列に接続され、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路と、を備えたことを特徴とする。
【０００９】
前記可変容量素子と前記トランジスタのベース端子との間に設けられた引き回し電極と、
前記トランジスタを駆動するバイアス電圧を供給するために、当該トランジスタのベース端子に接続されたバイアス電源部と、
前記トランジスタに供給するバイアス電圧を調整するために、前記バイアス電源部と前記トランジスタのベース端子との間に接続された第１のバイアス抵抗素子及び、前記トランジスタ及び前記可変容量素子に対して並列となるように前記引き回し電極に接続された第２のバイアス抵抗素子と、を備え、
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていても良い。
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていることに代えて、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記可変容量素子側に設けられていても良い。
【発明の効果】
【００１０】
本発明は、５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、共振部の可変容量素子と増幅用のトランジスタのベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路を配置している。そのため、トランジスタのベース端子から可変容量素子側を見た時に、当該可変容量素子と伝送線路とがいわば可変インダクタンス素子と等価になり、出力周波数の可変幅（調整幅）の劣化（低下）を抑えることができるので、可変幅が広く且つ位相雑音の良好な特性を持つ電圧制御発振器を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明のＶＣＯの一例を示す電気回路図である。
【図２】前記ＶＣＯの概観を示す斜視図である。
【図３】前記ＶＣＯを示す縦断面図である。
【図４】前記ＶＣＯを示す平面図である。
【図５】前記電気回路を示す模式図である。
【図６】前記電気回路を示す模式図である。
【図７】前記電気回路の一部を示す模式図である。
【図８】シミュレーションに用いた構成を示す電気回路図である。
【図９】シミュレーションに用いた構成を示す電気回路図である。
【図１０】シミュレーションの結果を示す特性図である。
【図１１】シミュレーションの結果を示す特性図である。
【図１２】シミュレーションに用いた構成を示す電気回路図である。
【図１３】シミュレーションの結果を示す特性図である。
【図１４】シミュレーションの結果を示す特性図である。
【図１５】シミュレーションの結果に基づいて得られる前記一部を示す電気回路図である。
【図１６】前記電気回路を示す模式図である。
【図１７】前記電気回路を示す模式図である。
【図１８】シミュレーションの結果を示す特性図である。
【図１９】シミュレーションの結果を示す特性図である。
【図２０】シミュレーションの結果を示す特性図である。
【図２１】シミュレーションの結果を示す特性図である。
【図２２】前記ＶＣＯの特性を説明するためのシミュレーションに用いた電気回路図である。
【図２３】シミュレーションの結果を示す特性図である。
【図２４】シミュレーションの結果を示す特性図である。
【図２５】シミュレーションの結果を示す特性図である。
【図２６】本発明の他の例のＶＣＯを示す電気回路図である。
【図２７】前記他の例のＶＣＯの出力周波数の可変幅を示す特性図である。
【図２８】前記他の例のＶＣＯにの位相雑音を示す特性図である。
【図２９】本発明の更に他の例のＶＣＯを示す電気回路図である。
【図３０】前記更に他の例のＶＣＯの出力周波数の可変幅を示す特性図である。
【図３１】前記更に他の例のＶＣＯにの位相雑音を示す特性図である。
【図３２】従来のＶＣＯを示す電気回路図である。
【発明を実施するための形態】
【００１２】
［ＶＣＯの回路構成］
本発明の電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）の実施の形態の一例について、始めに回路構成の概略について図１を参照して説明する。このＶＣＯは、５ＧＨｚ以上の帯域この例ではオクターブの周波数（例えば５〜１０ＧＨｚ、６〜１２ＧＨｚあるいは７〜１４ＧＨｚなど）にて出力周波数を調整できるように構成されたコルピッツ回路を用いている。具体的には、このＶＣＯは、図１に示すように、制御電圧に応じて容量値が調整される可変容量素子である第１のバリキャップダイオード１３と、インダクタンス素子１１及び容量素子（コンデンサ）１２を含み、第１のバリキャップダイオード１３の容量値により共振点が変化するように構成された共振部１と、増幅部であるトランジスタ２１と、２つのコンデンサ２２、２３からなる帰還部２と、を備えている。そして、後で詳述するように、第１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に金属薄膜からなる伝送線路６を配置することにより、可変容量素子（第１のバリキャップダイオード１３）に代えて、いわば可変インダクタンス素子を用いたコルピッツ回路により前記出力周波数を調整している。
【００１３】
次に、ＶＣＯの回路構成について詳述する。共振部１は、インダクタンス素子１１とコンデンサ１２との直列共振用の直列回路を備えている。インダクタンス素子１１には、可変容量素子である第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部１は、前記直列回路の直列共振周波数（共振点）と前記並列回路の並列共振周波数（反共振点）とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になる。
【００１４】
また図１中、１６は制御電圧用の入力端子であり、この入力端子１６に供給される制御電圧により第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４の各々の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第１のバリキャップダイオード１３に加えて第２のバリキャップダイオード１４を用いた理由は、周波数の調整幅を大きくとるためである。図１中、１７はダイオード、１８、１９は各々インダクタンスである。
尚、共振部１は、バリキャップダイオードとインダクタンス素子とを直列に接続して、この直列回路の直列共振周波数により発振周波数が決まる回路構成であっても良い。
【００１５】
共振部１の後段側には、後述の伝送線路６を介して、帰還部２が設けられている。この帰還部２は、既述のコンデンサ１２に前記伝送線路６を介してベース端子が接続されるように配置された増幅部をなすＮＰＮ型トランジスタ２１を備えている。このベース端子には、伝送線路６を介してトランジスタ２１を駆動するための電源部３０が接続されている。そして、電源部３０からトランジスタ２１のベース端子に供給する分圧を調整するために、この電源部３０と伝送線路６との間に直列に第１のバイアス抵抗素子３１が設けられると共に、前記コンデンサ１２と伝送線路６との間に並列に第２のバイアス抵抗素子３２が設けられている。第２のバイアス抵抗素子３２は接地されている。
【００１６】
伝送線路６とトランジスタ２１のベース端子との接続点と、アースとの間には、夫々帰還容量素子をなす第１のコンデンサ２２及び第２のコンデンサ２３の直列回路が配置されている。トランジスタ２１のエミッタ端子は、インダクタンス２４を介してコンデンサ２２、２３間の接続点に接続され、またインダクタンス２５及び抵抗２６を介して接地されている。これらコンデンサ２２、２３と、トランジスタ２１とにより、帰還部２が構成されている。図１中破線で示す３は、内部にトランジスタ２１が設けられたＩＣ回路部（ＬＳＩ）であり、８はこのＩＣ回路部３に設けられた端子部である。
【００１７】
ＩＣ回路部３内には、例えばトランジスタ２１のコレクタ端子に互いに並列に接続された２つのバッファアンプ３３、３４が設けられている。一方のバッファアンプ３３からは発振出力（発振周波数の信号）が端子部Ｔ３を介して取り出され、また他方のバッファアンプ３４からは発振出力が分周回路３５及び端子部Ｔ４を介して取り出される。トランジスタ２１のコレクタ端子は、インダクタ２７及び抵抗２８を介して、既述の電源部３０に接続されている。図１中２９はコンデンサである。
【００１８】
［ＶＣＯの概観］
次に、このＶＣＯの具体的な概観や共振部１及び回路部３のレイアウトについて、図２〜図４を参照して説明する。ＶＣＯは、厚み寸法が例えば２００μｍのアルミナ（Ａｌ2Ｏ3）（比誘電率εｒ＝７）などのセラミックスからなるベース基板５に設けられており、既述のダイオード１３、１４、１７、コンデンサ１２、２２、２３、２９、インダクタンス１１、１８、１９、２４、２５、２７及び抵抗２６、２８、３１、３２などを夫々構成する電子部品４と、ＩＣ回路部３とがこのベース基板５上に配置されている。そして、このベース基板５上あるいはベース基板５の内部を引き回された引き回し電極１０を介して、既述の図１の電気回路となるように各々の電子部品４及びＩＣ回路部３が互いに電気的に接続されている。尚、図２では電子部品４の数量や配置については簡略化して示しており、引き回し電極１０についても一部省略している。また、伝送線路６の各寸法については、図２〜図４では模式的に示している。
【００１９】
続いて、本発明の伝送線路６について詳述する。この伝送線路６は、例えば銅（Ｃｕ）などの金属薄膜により構成されており、既述の図１に示したように、トランジスタ２１のベース端子とコンデンサ１２との間に設けられている。具体的には、伝送線路６は、図２〜図４に示すように、ベース基板５の内部領域に埋設されており、当該ベース基板５の内部において各々上下方向に伸びる例えば概略円筒状に形成された銅などからなるビアプラグ５ａにより、トランジスタ２１のベース端子及びコンデンサ１２に一端側及び他端側が夫々電気的に接続されている。そして、この伝送線路６は、ＶＣＯの可変域におけるある周波数ｆ例えば１０ＧＨｚに対応する波長をλ（ｆ＝Ｖ／λ、Ｖ：ベース基板５内を伝搬する電磁波の速度）とすると、当該伝送線路６の線路長（長さ寸法）Ｄは、λ／４即ち２．８３ｍｍとなっている。この線路長Ｄについて具体的に計算すると、以下のように算出される。
【００２０】
誘電体（ベース基板５）内を伝搬する電磁波の速度は、真空中を伝搬する電磁波の速度よりも遅くなる。即ち、真空中の光の速度を２．９９７９×１０８（ｍ／ｓ）とすると、誘電率εｒ＝７．０のベース基板５を用いているので、前記速度Ｖは、以下のように真空中の光の速度÷（誘電率εｒの平方根；√７＝２．６４６）となる。
Ｖ＝２．９９７９×１０８（÷２．６４６）＝１．１３３１×１０８
よって、１０ＧＨｚに対応するλは、１．１３３１×１０８÷（１０×１０９）＝０．０１１３３ｍとなり、λ／４＝０．０１１３３÷４＝０．００２８３ｍ＝２．８３ｍｍとなる。
また、伝送線路６は、当該伝送線路６の特性インピーダンスが１０Ω以下となるように、幅寸法Ｗ及び厚み寸法ｔが例えば夫々６２１μｍ及び１０μｍに設定されている。
【００２１】
このような伝送線路６の作製方法の一例について、以下に簡単に説明する。即ち、ベース基板５は、セラミックス粉末をバインダーによりシート状に成形したシート体５ｂと、金属粉末及びバインダーを含む配線構造（伝送線路６やビアプラグ５ａの一部）を前記シート体５ｂに平面的に配置した配線シート体５ｃと、を積層した積層セラミックスとして構成されている。そして、伝送線路６及びビアプラグ５ａが既述の図２〜図４のように配置されるように前記シート体５ｂ及び配線シート体５ｃを上下方向に組み合わせて積層し、その後焼結することによってベース基板５が得られる。尚、図２〜図４において、トランジスタ２１の端子部８のうちベース端子に接続される端子部８について、「Ｂ」の符号を付している。また、ベース基板５上にトランジスタ２１及び電子部品４を配置するにあたって、これらトランジスタ２１及び電子部品４を引き回し電極１０に電気的に接続すると共に固定する半田ボールなどを用いているが、図２〜図４では省略している。
【００２２】
［伝送線路６を考慮した電気回路］
次に、本発明のＶＣＯにおいて既述の伝送線路６を設けた理由について、以下に詳述する。既述の図１の電気回路において、バリキャップダイオード１３が可変容量素子と等価であることから、図１の回路は図５の回路に置き換えられる。また、この図５から直流電圧回路を取り除いて交流電圧回路だけを見ると、図１（図５）は図６のように表される。即ち、トランジスタ２１のベース端子側から伝送線路６側を見ると、図７に示すように、伝送線路６と可変容量素子１３とが直列に接続されていることになる。
【００２３】
ここで、伝送線路６と可変容量素子１３とが直列に接続されている構成について、特性をシミュレーションした結果について説明する。先ず、図８に示すように、ポートＰ側からある一つのコンデンサＣを見た時の特性（Ｓ１１）と、図９に示すように、１０ＧＨｚの周波数ｆに対応する波長λの４分の１の長さの伝送線路６と前記コンデンサＣとを直列に接続した構成を見た時の特性（Ｓ２２）とについて、各々１０ＧＨｚの電気信号が流れる場合のシミュレーションを行った。尚、コンデンサＣの容量値は１ｐＦ、伝送線路６の特性インピーダンスは５０Ωとした。
【００２４】
その結果、コンデンサＣだけを配置した時の特性（Ｓ１１）は、図１０及び図１１に示すように、容量性を示していた。一方、伝送線路６及びコンデンサＣを配置した時の特性（Ｓ２２）は、コンデンサＣだけを配置した時と比べて、位相が１８０°反転（回転）し、インダクタンス性を示していた。即ち、電気信号が共振している状態（定在波）では、元の電気信号（コンデンサＣだけを配置した状態）と比べて、他の電気信号（伝送線路６及びコンデンサＣを配置した状態）では当該電気信号の伝搬する伝搬路（引き回し電極１０など）の長さ寸法がλ／２分だけ異なると互いに同相となり、一方前記長さ寸法がλ／４分だけ異なると互いに逆相となる。言い換えると、λ／４の長さの伝送線路６を配置することにより、当該伝送線路６を伝搬する電気信号は、コンデンサＣだけを配置した場合（伝送線路６を伝搬しない場合）の逆相となる。従って、伝送線路６及びコンデンサＣの直列回路は、１０ＧＨｚもの高域ではインダクタンスに見えることになる。このようにコンデンサＣの前段（ポートＰ側）に伝送線路６を直列に接続することにより、当該コンデンサＣがいわばインダクタンスＬに変換されると言える。
【００２５】
次に、図１２に示すように、前記コンデンサＣが可変容量素子Ｃであるものとして同様にシミュレーションを行った。その結果、図１３及び図１４に示すように、前記可変容量素子Ｃの容量値が１ｐＦ、０．５ｐＦ、０．１ｐＦのいずれの場合においても、可変容量素子Ｃだけを配置した時の特性（Ｓ１１）に対して、この可変容量素子Ｃの前段に伝送線路６を直列に配置した時の特性（Ｓ２２）は、位相が１８０°反転してインダクタンス性を示していた。従って、可変容量素子Ｃを用いた場合においても、可変容量素子Ｃ及び伝送線路６からなる直列回路は、１０ＧＨｚではインダクタンスＬに見えることになる。そして、可変容量素子Ｃの容量値に応じて、このインダクタンスＬのインダクタンス値も変化しており、従って可変容量素子Ｃを用いて得られるインダクタンスＬは、いわば可変インダクタンスＬをなしていると言える。
【００２６】
以上のシミュレーションにより、既述の図７に示す構成（可変容量素子１３の前段に伝送線路６を直列に配置した回路）は、このＶＣＯの発振帯域においては、図１５に示すように、可変インダクタンス素子Ｌをなしている。従って、可変インダクタンス素子Ｌを用いると、既述の図６の電気回路は、図１６のように表され、即ち図１７のように可変インダクタンス素子Ｌを用いたコルピッツ回路と等価になる。具体的には、トランジスタ２１のベース端子には、既述のコンデンサ２２、２３の直列回路と、可変インダクタンス素子Ｌと、が互いに並列に接続されている。
【００２７】
［ＶＣＯの特性］
以上の結果を踏まえて、伝送線路６を配置した状態のＶＣＯの特性について、シミュレーションを行った。この時、伝送線路６の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを２０ＧＨｚに設定し、即ち線路長Ｄを１４２０μｍに設定した。また、伝送線路６の特性インピーダンスを５０Ωとした。
【００２８】
その結果、図１８に示すように、入力端子１６に印加する制御電圧（０Ｖ〜１０Ｖ）に応じて、６．９１１ＧＨｚ〜１２．０２ＧＨｚまでの広い帯域に亘って、端子部Ｔ３から取り出される発振周波数を調整できることが分かった。従って、比帯域（発振周波数の可変幅÷当該可変幅内における中心周波数×１００）で見ると、５３．９％もの広い可変幅を持つＶＣＯが得られた。一方、１００ｋＨｚでの離調時における位相雑音は、図１９に示すように、−９７〜−９９ｄＢｃとなっていた。そこで、より一層良好な（低い）位相雑音が得られるように、また更に広い可変幅となるように、伝送線路６の特性インピーダンスについて以下のように検討した。
【００２９】
具体的なシミュレーションの条件としては、伝送線路６の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを１０ＧＨｚに設定し、即ち線路長Ｄを２８３０μｍに設定した。また、伝送線路６の特性インピーダンスを１０Ωとした。その結果、出力周波数の可変幅は、図２０に示すように、入力端子１６に０〜１０Ｖの制御電圧を印加した時には、５．１５４ＧＨｚ〜１２．６４ＧＨｚもの極めて広い帯域となり、比帯域で見ると８４．１４％になっていた。また、この時の１００ｋＨｚ離調時の位相雑音は、−１０６〜−１１１ｄＢｃとなっていた。従って、伝送線路６の特性インピーダンスを１０Ωに設定することにより、既述の図１８及び図１９の結果（伝送線路６の特性インピーダンス：５０Ω）と比べて、出力周波数の可変幅が広く、且つ位相雑音の良好なＶＣＯとなることが分かった。
【００３０】
ここで、このように伝送線路６の特性インピーダンス５０Ωよりも１０Ωに低くした方がＶＣＯの特性（出力周波数の可変幅及び位相雑音）が良好になる理由について述べる。以下に、ＱＬ＝ωＣＲ（ω：周波数、Ｃ：容量値、Ｒ：抵抗）で表される、出力周波数の曲線（ピーク位置）の急峻の度合いを示すＱＬ値（負荷Ｑ値）について検討した。
【００３１】
先ず、トランジスタ２１のベース端子から入力端子１６側を見た時に、当該ベース端子に対してコンデンサ２２と伝送線路６とが互いに並列に接続されているので、図２２に示すように、既述の帰還部２がこれらコンデンサ２２及び伝送線路６（インダクタンスＬ）の並列回路により構成されているものとする。このような構成では、例えば伝送線路６のインダクタンス値とコンデンサ２２の容量値との積がある一定の値を取るようにすると、コンデンサ２２の容量値及び伝送線路６のインダクタンス値の組み合わせは様々挙げられる。
【００３２】
そして、図２３は、様々な周波数において、インダクタンス値及び容量値を種々変えて、既述のＱＬ値（負荷Ｑ）についてシミュレーションした結果を示す。図２３から、インダクタンス値に応じて、ＱＬ値（曲線の急峻の程度）が変わっていることが分かる。また、周波数ωを１０ＧＨｚとすると共に、抵抗を２５ΩとしてこのＱＬ値について計算すると、以下の表及び図２４の結果が得られる。
【００３３】
（表）
【００３４】
この表及び図２４から、インダクタンス値が低い程、ＱＬ値が大きくなり、出力周波数の曲線が急峻となって良好な特性の得られることが分かる。次に、ＱＬ値と位相雑音との相関関係についてシミュレーションしたところ、図２５に示す結果が得られた。図２５では、ＱＬ値が高い程、位相雑音が良くなって（小さくなって）いた。そのため、位相雑音が少なく、出力周波数の曲線が急峻なＶＣＯを得るためには、高いＱＬ値のインダクタンス素子、即ちインダクタンス値の低いインダクタンス素子が適していることが分かった。そして、このインダクタンス素子（バリキャップダイオード１３及び伝送線路６により構成されるインダクタンス素子）について、良好なインダクタンス値となるようにするためには、伝送線路６の特性インピーダンスが１０Ω以下であることが分かった。
【００３５】
このような回路では、外部から制御電圧が入力端子１６に入力されると、この制御電圧に応じてバリキャップダイオード１３（１４）の容量値が変化し、共振部１及び帰還部２からなる発振ループにおいて、前記容量値に対応して例えば１０ＧＨｚで発振する。そして、バリキャップダイオード１３と伝送線路６とによって可変インダクタンス素子Ｌを構成していることから、本発明のＶＣＯではこの可変インダクタンス素子Ｌにより発振周波数を調整していることになる。
【００３６】
上述の実施の形態によれば、可変帯域内における周波数ｆに対応する波長をλとすると、共振部１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路６を配置している。そのため、トランジスタ２１のベース端子からバリキャップダイオード１３側を見た時に、当該バリキャップダイオード１３と伝送線路６とがいわば可変インダクタンス素子Ｌと等価になる。従って、１０ＧＨｚもの高周波数帯域にて出力周波数を調整する場合であっても、引き回し電極１０などの浮遊容量や寄生インダクタンスの影響を抑えることができる。そのため、位相雑音出力周波数の可変幅（調整幅）の劣化（低下）を抑えることができるので、可変幅が広く且つ位相雑音の良好な特性を持つ電圧制御発振器を得ることができる。
【００３７】
ここで、可変インダクタンス素子Ｌを用いることによりＶＣＯにおける出力周波数の可変幅が広くなることは既に述べたが、電子部品として可変インダクタンス素子を用いようとした場合には、当該電子部品が大型であることから、例えばベース基板５上に配置することは極めて難しい。一方、本発明では、既述のようにバリキャップダイオード１３と伝送線路６とにより可変インダクタンス素子Ｌを構成していることから、ＶＣＯを小型化できると言える。
【００３８】
［他の実施の形態］
図１の例では、伝送線路６について、第２のバイアス抵抗素子３２よりもトランジスタ２１のベース端子側に配置したが、伝送線路６をバリキャップダイオード１３側に配置しても良い。言い換えると、第２のバイアス抵抗素子３２を伝送線路６よりもトランジスタ２１のベース端子側に配置しても良い。図２６は、このような構成例を示しており、トランジスタ２１のベース端子は、互いに直列に接続される伝送線路６と第２のバイアス抵抗素子３２との間の接続点に接続されている。そして、伝送線路６は、コンデンサ１２と第１のバイアス抵抗素子３１との間に接続されている。図２７及び図２８は、この図２６の構成のＶＣＯにて得られる特性を示しており、出力周波数の可変幅は、入力端子１６に０〜１０Ｖの制御電圧を印加した時には、５．１６１ＧＨｚ〜１２．６４ＧＨｚとなっていた。
【００３９】
また、図２９は、本発明のＶＣＯの更に他の例を示しており、伝送線路６は、第２のバリキャップダイオード１４とコンデンサ１２との間に設けられている。このコンデンサ１２からトランジスタ２１のベース端子に向かって伸びる引き回し電極１０には、バイアス抵抗素子３１、３２間の接続点から伸びる引き回し電極１０と、コンデンサ２２、２３の直列回路とが接続されている。図３０及び図３１は、この更に他の例において得られる特性を示しており、出力周波数の可変幅は、入力端子１６に０〜１０Ｖの制御電圧を印加した時には、４．８５４ＧＨｚ〜１２．５２ＧＨｚとなっていた。
【００４０】
以上述べたように、伝送線路６は、トランジスタ２１のベース端子とバリキャップダイオード１３との間に直列に設けている構成であれば良い。
既述の例では、伝送線路６について、各寸法Ｗ、ｔを調整することにより特性インピーダンスを調整したが、これら各寸法Ｗ、ｔの一方だけを調整しても良い。更に、伝送線路６の特性インピーダンスが既述のように設定されるように、これら寸法Ｗ、ｔの少なくとも一方を調整すると共に、あるいはこれら寸法Ｗ、ｔの少なくとも一方を調整することに代えて、当該伝送線路６をアース端子（第２のバイアス抵抗素子３２）に近接配置しても良いし、ベース基板５の材質（比誘電率）を調整しても良い。即ち、このように伝送線路６の特性インピーダンスを小さくするためには、当該伝送線路６内を電気信号が通りやすくすれば良い。また、伝送線路６をベース基板５内に埋設したが、ベース基板５の表面に形成しても良い。更に、ベース基板５上に伝送線路６を形成する場合には、例えばフォトリソグラフィー法を用いて当該伝送線路６を形成しても良い。
【００４１】
更に、伝送線路６の線路長Ｄをλ／４に設定するにあたり、この波長λに対応する発振周波数ｆを１０ＧＨｚあるいは２０ＧＨｚに設定した例について説明したが、この発振周波数ｆとしては、ＶＣＯにおける出力周波数の可変幅内の周波数あるいはこの周波数よりも高い周波数に設定すれば良い。即ち、ＶＣＯにおいて、出力周波数の可変幅がｆ１〜ｆ２（ｆ１＜ｆ２）だとすると、伝送線路６の線路長Ｄのλ／４の「λ」に対応する周波数ｆは、周波数ｆ１以上であれば良く、高い方が線路長Ｄを短くできる（ＶＣＯを小型化できる）ので好ましい。即ち、既述の図１０及び図１１では、特性Ｓ１１及び特性Ｓ２２として夫々コンデンサＣ（コンデンサ１２）だけを配置した場合と、このコンデンサＣに伝送線路６を付加した場合とにおいてシミュレーションを行ったが、図１の電気回路では、コンデンサＣの容量としてコンデンサ１２の容量値に加えてバリキャップダイオード１３（１４）の容量値も付加される。従って、既述の「λ」について、バリキャップダイオード１３（１４）の容量値の分だけ短くなるように、言い換えるとコンデンサＣ１２だけを配置した場合の位相に対して伝送線路６を配置した時の位相が逆相となるように、可変帯域よりも高い周波数に対応する波長に設定しても良い。具体的には、例えば１０ＧＨｚ〜１２ＧＨｚにて発振させる場合には、「λ」は、１２ＧＨｚよりも高い周波数に対応する波長としても良い。
【００４２】
ここで、この周波数ｆを高くしすぎると、伝送線路６の線路長Ｄが短くなりすぎ、当該伝送線路６を形成しにくくなることから、この周波数ｆは、１０ＧＨｚ〜２０ＧＨｚ程度（線路長Ｄで見ると１４００μｍ〜２８００μｍ）であることが好ましい。また、各コンデンサ１２、２２、２３、２９について、電子部品４として構成したが、例えばＩＤＴ（インターデジタルトランスデューサ）電極や２枚の電極膜を互いに対向させた構成を採っても良い。
【符号の説明】
【００４３】
１ 共振部
２ 帰還部
３ 回路部
６ 伝送線路
１１ インダクタンス素子
１２ コンデンサ
１３ バリキャップダイオード
１６ 入力端子
２１ トランジスタ
２２、２３ コンデンサ
３１ 第１のバイアス抵抗素子
３２ 第２のバイアス抵抗素子
【特許請求の範囲】
【請求項１】
制御電圧に応じて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベース端子が接続された増幅用のトランジスタと、
前記トランジスタのベース端子とアースとの間に互いに直列に接続されると共に、その間が前記トランジスタのエミッタ端子に接続された２つの帰還容量素子と、
前記共振部の可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、前記可変容量素子と前記トランジスタのベース端子との間に直列に接続され、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路と、を備えたことを特徴とする電圧制御発振器。
【請求項２】
前記可変容量素子と前記トランジスタのベース端子との間に設けられた引き回し電極と、
前記トランジスタを駆動するバイアス電圧を供給するために、当該トランジスタのベース端子に接続されたバイアス電源部と、
前記トランジスタに供給するバイアス電圧を調整するために、前記バイアス電源部と前記トランジスタのベース端子との間に接続された第１のバイアス抵抗素子及び、前記トランジスタ及び前記可変容量素子に対して並列となるように前記引き回し電極に接続された第２のバイアス抵抗素子と、を備え、
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていることに代えて、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記可変容量素子側に設けられていることを特徴とする請求項２に記載の電圧制御発振器。
【請求項１】
制御電圧に応じて５ＧＨｚ以上の周波数帯域で出力周波数を調整する電圧制御発振器において、
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベース端子が接続された増幅用のトランジスタと、
前記トランジスタのベース端子とアースとの間に互いに直列に接続されると共に、その間が前記トランジスタのエミッタ端子に接続された２つの帰還容量素子と、
前記共振部の可変帯域内における周波数に対応する波長または、前記可変帯域よりも高い周波数に対応する波長をλとすると、前記可変容量素子と前記トランジスタのベース端子との間に直列に接続され、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路と、を備えたことを特徴とする電圧制御発振器。
【請求項２】
前記可変容量素子と前記トランジスタのベース端子との間に設けられた引き回し電極と、
前記トランジスタを駆動するバイアス電圧を供給するために、当該トランジスタのベース端子に接続されたバイアス電源部と、
前記トランジスタに供給するバイアス電圧を調整するために、前記バイアス電源部と前記トランジスタのベース端子との間に接続された第１のバイアス抵抗素子及び、前記トランジスタ及び前記可変容量素子に対して並列となるように前記引き回し電極に接続された第２のバイアス抵抗素子と、を備え、
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記伝送線路は、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記ベース端子側に設けられていることに代えて、前記引き回し電極に対する前記第２のバイアス抵抗の接続点よりも前記可変容量素子側に設けられていることを特徴とする請求項２に記載の電圧制御発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２０１２−２１６９６７（Ｐ２０１２−２１６９６７Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１１−８０１９０（Ｐ２０１１−８０１９０）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]