【課題】発振周波数遠方の雑音を低減することが可能なディジタル制御発振装置、ならびに高周波信号処理装置を提供する。
【解決手段】例えば、複数の単位容量ユニットＣＩＵ［１］〜ＣＩＵ［ｋ］を用いて分数容量を実現する。ＣＩＵ［１］では、容量素子ＣＦＸｐ［１］，ＣＦＸｍ［１］の一端がそれぞれ発振出力ノードＯｓｃＰ，ＯｓｃＭに接続される。一方、ＣＩＵ［２］〜ＣＩＵ［ｋ］では、容量素子ＣＦＸｐ（［２］〜［ｋ］），ＣＦＸｍ（［２］〜［ｋ］）の一端が固定電圧Ｖ６に接続される。ＣＩＵ［１］〜ＣＩＵ［ｋ］の一方の容量素子の他端は共通接続され（ＳＷＦＤ）、他方の容量素子の他端も共通接続される（ＳＷＦＳ）。そして、ＣＩＵ［１］〜ＣＩＵ［ｋ］内の各スイッチ（ＳＷＦ１〜ＳＷＦ３）のオン・オフは共通に制御される。 （もっと読む）

【課題】インダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることが可能な発振回路、発振器、電子機器及び発振回路の起動方法を提供すること。
【解決手段】発振回路１は、共振子（ＳＡＷ共振子１０）と、増幅回路２０と、スイッチング素子（ＮＭＯＳスイッチ３０）と、を含む。増幅回路２０は、共振子の一端から他端への帰還経路、当該帰還経路に設けられている第１のインダクタンス素子（伸長コイル２００）、当該帰還経路に設けられ、第１のインダクタンス素子と直列に設けられている可変容量素子（可変容量ダイオード２０２）、を有している。スイッチング素子は、第１のインダクタンス素子と可変容量素子とを含む回路部に対して並列に設けられている。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、ＶＣＯの発振周波数を広い範囲で変化させることができるＰＬＬ回路及びその制御方法を提供すること。
【解決手段】本発明にかかるＰＬＬ回路１は、ＶＣＯ１１と、制御ロジック１４と、位相比較器１３と、を備える。ＶＣＯ１１は、両端の電位差に応じて容量値が変化する可変容量素子を有し、電位差に応じた発振周波数の出力信号を出力する。制御ロジック１４は、可変容量素子の一端に所定の電圧を印加した状態で、基準信号と出力信号との周波数差に基づいて、当該可変容量素子の他端に印加する制御電圧Ｖｔｃを決定する。位相比較器１３は、可変容量素子の他端の電圧を制御ロジック１４により決定された制御電圧Ｖｔｃに固定した状態で、基準信号と出力信号との位相差に基づいて、可変容量素子の一端に印加する制御電圧Ｖｔａを決定する。 （もっと読む）

【課題】安定発振、コンパクトなパッケージを実現したＳＨＦ帯に好適な高周波発振器を提供する。
【解決手段】低誘電率、低損失の基板材料として水晶板等の耐熱材を最小限の厚さとした基板を主基板２とし、一次実装する能動素子７とＩＤＴ３やデスクリート部品８などを主基板２の表裏にそれぞれ配置し、貫通電極６で両面側の間を接続することで配線長を最短とした。ＬＴＣＣなどの従来の本体基板に代えて薄い水晶等を要部構成部品を実装する主基板とすることにより、薄型化と小型化を実現した。外力・応力に対する脆弱性を、主面側の保護カバーに加えて裏面にも補強カバーを設け、あるいはモールド構造とすることで補強した。 （もっと読む）

【課題】５ＧＨｚ以上の周波数帯域で出力周波数を調整するコルピッツ回路を用いた電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えると共に、位相雑音の良好な特性を持つ電圧制御発振器を提供すること。
【解決手段】可変周波数帯域内における周波数ｆに対応する波長をλとすると、共振部１のバリキャップダイオード１３とトランジスタ２１のベース端子との間に直列となるように、線路長Ｄがλ／４で且つ特性インピーダンスが１０Ω以下の伝送線路６を配置して、トランジスタ２１のベース端子からバリキャップダイオード１３側を見た時に、当該バリキャップダイオード１３と伝送線路６とがいわば可変インダクタンス素子Ｌと等価になるようにする。 （もっと読む）

【課題】設計および製造が容易で、装置のサイズが小さい帰還型発振装置を提供すること。
【解決手段】帰還型発振装置１において、入力端子から入力された信号を増幅して出力端子から出力するバイポーラトランジスタ１０と、マイクロストリップラインによって構成され、バイポーラトランジスタの出力端子と入力端子とを結合して出力端子から入力端子に所定の周波数の信号を帰還してバイポーラトランジスタを発振させる結合回路１５と、を有する。 （もっと読む）

【課題】周波数変換利得の変動が少ない発振器のためのＬＣ共振回路、それを用いた発振器及び情報機器を提供する。
【解決手段】発振器のＬＣ共振回路が、インダクタＬ１、第１の微調容量と第１の容量バンクからなる並列回路と、第２の微調容量と第２の容量バンクの直列容量とを含む。発振器の周波数変換利得は、第１の容量バンクの容量値が大きくなるに従い低下する第１の微調容量による発振器の周波数変換利得と、第２の容量バンクの容量値が大きくなるに従い増大する第２の微調容量による周波数変換利得の和となる。 （もっと読む）

【課題】発振器の出力端子間に直接寄生する容量Ｃparaの大きさが無視できない場合でも温度特性を補償する発振器及び発振器を内蔵する半導体集積回路装置を提供する。
【解決手段】インダクタンス素子Ｌと、容量素子Ｃと、増幅器３０と、をそれぞれ第１の端子と第２の端子との間に並列に接続し、インダクタンス素子と容量素子とによって生じる共振を増幅器によって増幅し、第１の端子と第２の端子とから出力する発振器であって、第１の端子と第２の端子との間にインダクタンス素子の寄生抵抗Ｒ_Ｌより抵抗値の大きな第１の抵抗素子Ｒｃが第１の端子と第２の端子との間に容量素子と直列に接続されている。 （もっと読む）

【課題】集積回路上に構成可能で、容量可変比率が大きくかつＱ値が高く、ＶＣＯを構成した時に直線性の高い制御電圧と発振周波数の関係を実現する電圧可変型容量を提供すること。
【解決手段】下部電極を共通接続した複数のＭＯＳ型容量素子（CM1〜CMn）と、該複数のＭＯＳ型容量素子の上部電極に一端を接続し、他端を共通接続する同数の非電圧可変型容量（C1〜Cn）と、これらのＭＯＳ型容量素子と非電圧可変型容量の接続点に夫々異なる固定バイアス電圧を与える手段（VB1〜VBn及び抵抗）により構成され、前記複数のＭＯＳ型容量の共通接続された下部電極に制御電圧を加える。 （もっと読む）

【課題】入力電圧に対する出力電流の動作範囲の拡大できる電圧電流変換回路を提供する。
【解決手段】入力電圧ＩＮがトランジスターＭ４の閾値電圧以下の場合には、トランジスターＭ４はオフである。一方、トランジスターＭ９によって入力電圧ＩＮがレベルシフトされる。そのレベルシフト後の印加電圧ＶＡによってトランジスターＭ１０がオンし、Ｍ１０に流れるＩ１０が、トランジスターＭ１に流れるＩ１となる。また、入力電圧ＩＮがＭ４の閾値電圧を超える場合には、Ｍ４がオンし、Ｍ４に流れるＩ４と、Ｍ１０に流れるＩ１０との和が、Ｍ１に流れるＩ１となる。そして、Ｍ１，Ｍ２，Ｍ３によって形成されるカレントミラー回路によって、Ｍ１に流れるＩ１に応じた電流が、負荷回路１０，１２に供給される。 （もっと読む）

【課題】周波数制御により生じるノイズを低減すると共に、制御線を減少させて消費電力および面積を削減することが可能なデジタル制御発振器を提供する。
【解決手段】発振器制御ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器であって、Ｎビットの前記発振器制御ワードを、上位Ｎ−Ａ（但し、Ａ≧１で、Ｎ＞Ａ）ビットと下位Ａビットに分割し、前記上位Ｎ−ＡビットをＮ−ＡビットのＢｙｎａｒｙ制御を行う第１のコードＯＴＷｂに、前記下位Ａビットを２＾（Ａ＋１）−２ビットのＵｎａｒｙ制御を行う第２のコードＯＴＷｕに変換して出力する制御手段と、前記制御手段から出力される前記第１および前記第２のコードに応じた発振周波数の発振信号を出力する発振器２４と、を備えている。 （もっと読む）

【課題】ＬＣ型ＶＣＯの出力する発振信号の周波数帯域が比較的狭くても、連続した周波数の発振信号（分周信号）の出力が可能な広帯域発振回路の実現。
【解決手段】発振信号を出力する発振器11と、発振器の出力する発振信号を受け、フィルタリングして注入同期信号NINJを出力するフィルタ14と、自己発振動作を行い、注入同期信号により発振動作が規制されて発振信号の分周信号を出力し、制御信号VbDに応じて分周比が変化する注入同期型周波数分周器12と、を備え、フィルタ14は、分周信号に同期したフィルタ制御信号に応じて、発振信号を通過させる通過特性を時間的に制御して注入同期信号NINJを発生する。 （もっと読む）

【課題】バイアス抵抗の抵抗値を大きい値に維持して省電力化及び発振効率の向上を図りつつ、広帯域の変調信号に対応することができる電圧制御発振器及びそれを備えた無線通信装置を提供すること。
【解決手段】
印加される電圧に応じて静電容量値が変化するバラクタＭ１，Ｍ２を有し、当該バラクタＭ１，Ｍ２に制御端子Ｔ２を介して印加される制御信号に応じて共振周波数が変化する共振回路３０と、共振回路３０と並列に接続された負性抵抗回路４０とを備え、制御信号の逆相信号が制御端子Ｔ３を介して印加されるキャパシタＣ３、Ｃ４をバラクタＭ１，Ｍ２に接続した。 （もっと読む）

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。 （もっと読む）

【課題】周波数可変範囲の広い発振回路及び発振回路を備えた半導体装置を提供する。
【解決手段】第１の端子と第２の端子との間に接続されたインダクタンス素子と、インダクタンス素子と並列に第１の端子と第２の端子との間に接続された増幅回路と、第１の端子及び第２の端子に接続された第１の容量素子と、を備えた共振型発振回路であって、インダクタンス素子の配線の途中に２箇所以上の引き出し部を設け、２箇所以上設けた引き出し部の間にオンしたときに当該引き出し部間を短絡するスイッチ素子と第２の容量素子とが並列に接続されている。 （もっと読む）

【課題】コルピッツ回路を用いた電圧制御発振器において、帰還部の２つのコンデンサ間とトランジスタのエミッタとを接続する導電線路におけるインダクタンス成分の影響による出力周波数の可変幅（調整幅）の劣化（低下）を抑えることのできる電圧制御発振器を提供すること。
【解決手段】コルピッツ回路を用いたＶＣＯにおいて、帰還部２のコンデンサ２２、２３について、トランジスタ２１のベースから伸びる端子部８（Ｔ１）及び前記トランジスタ２１のエミッタから伸びる端子部８（Ｔ２）が夫々装着されるベース基板５上のベース用端子（接続部７）とエミッタ用端子とを直結するように第１の帰還容量素子（コンデンサ）２２を配置すると共に、上記エミッタ用端子とアース用端子（接地電極５１）とを直結するように第２の帰還容量素子（コンデンサ）２３を配置する。 （もっと読む）

本開示は、周波数シンセサイザ内での周波数の生成における使用のための発振器であって、少なくとも１つの巻きを伴って金属線ループを形成する第１の誘導素子と、前記第１の誘導素子との間で第１の共振回路を形成するように構成され、少なくとも１つの第１の接続端子を通じて前記第１の誘導素子と接続される第１の容量回路と、を備え、前記第１の容量回路は、少なくとも１つの容量素子、並びに、発振を確立し及び維持するように構成される電子コンポーネント配置を含む、発振器に関する。当該発振器は、少なくとも１つの容量素子と電子コンポーネントの配置とを含む第２の容量回路が、前記第１の誘導素子との間で第２の共振回路を形成するように構成され、前記第１の容量回路の前記第１の接続端子に対して前記第１の誘導素子の反対側に位置する少なくとも１つの第２の接続端子を通じて前記第１の誘導素子と接続されることと、前記第１及び第２の共振回路が実質的に同等の周波数にチューニングされることと、を特徴とする。本発明は、周波数シンセサイザ及び通信ネットワーク内での使用のためのネットワークノードにも関する。 （もっと読む）

制御信号に応じて設定可能インダクタンスを有する切換可能インダクタネットワークを提供するための技術。前記切り替え可能インダクタネットワークは、差動モード動作の寄生素子の影響を低減するために完全に対称的なアーキテクチャを採用することができる。前記切り替え可能インダクタネットワークは、特に、マルチモード通信回路への用途、例えば、電圧制御発振器（ＶＣＯ）またはそのような回路におけるアンプもしくはバッファに適している。 （もっと読む）

【課題】発振回路の発振周波数を広帯域に制御可能でＩＣ化に適した比較的小規模な発振回路を提供する。
【解決手段】一方の電源に接続される電流源と、他方の電源に接続されて誘導起電力によって電流を変動させる１組の負荷インダクタと、前記電流源と前記負荷インダクタとそれぞれに結合する１組の差動回路と、前記一方の差動回路の入力と前記他方の差動回路の出力との間に抵抗値を制御可能な可変抵抗を備えて正帰還が掛るように構成されて、前記可変抵抗の抵抗値に対応して発振周波数が定まる高周波発振回路である。 （もっと読む）

【課題】発振回路の出力周波数範囲を従来に対して拡大方向にもっていくことにより、発振周波数を目的とする周波数に合致させ易くした電圧制御発振回路を提供する。
【解決手段】発振に寄与するトランジスタＴｒのソース端子に、第１の誘導性素子Ｔｓｃと、印加される電圧により容量が変化するダイオード素子Ｃ１〜Ｃ４により構成される容量性素子を直列接続したもの、が接続されているとともに、トランジスタＴｒのソース端子に、第２の誘導性素子Ｔｓの一端が接続されており、第２の誘導性素子Ｔｓの他端が接地されており、トランジスタＴｒのゲート端子に、第３の誘導性素子Ｔｇを介してバイアス電圧端子Ｖｇｇが接続されており、トランジスタＴｒのドレイン端子に、出力側の回路３を介して出力端子Ｖｏｕｔが接続されている。 （もっと読む）