発振回路及び半導体装置
【課題】周波数可変範囲の広い発振回路及び発振回路を備えた半導体装置を提供する。
【解決手段】第1の端子と第2の端子との間に接続されたインダクタンス素子と、インダクタンス素子と並列に第1の端子と第2の端子との間に接続された増幅回路と、第1の端子及び第2の端子に接続された第1の容量素子と、を備えた共振型発振回路であって、インダクタンス素子の配線の途中に2箇所以上の引き出し部を設け、2箇所以上設けた引き出し部の間にオンしたときに当該引き出し部間を短絡するスイッチ素子と第2の容量素子とが並列に接続されている。
【解決手段】第1の端子と第2の端子との間に接続されたインダクタンス素子と、インダクタンス素子と並列に第1の端子と第2の端子との間に接続された増幅回路と、第1の端子及び第2の端子に接続された第1の容量素子と、を備えた共振型発振回路であって、インダクタンス素子の配線の途中に2箇所以上の引き出し部を設け、2箇所以上設けた引き出し部の間にオンしたときに当該引き出し部間を短絡するスイッチ素子と第2の容量素子とが並列に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発振回路及び半導体装置に関する。特に、発振周波数を可変にした共振型発振回路及びその発振回路を半導体基板上に形成した半導体装置に関する。
【背景技術】
【0002】
近年、携帯電話、無線LAN、Bluetooth、地上波デジタルTVなど種々の高速なデジタル無線方式が実用化されている。また、デジタル信号処理を行う半導体集積回路においても、特にGHz以上の高速な動作をするものでは無線回路と同様のアナログ技術が使用される。このような回路では受動素子として半導体基板上に形成されたオンチップインダクタを使用する。このインダクタは半導体上のメタル配線を渦巻き状に巻いた形状をしている。
【0003】
このようなオンチップインダクタはアナログ回路において共振回路の一部として多用される。共振回路はインダクタとキャパシタを直列もしくは並列に接続して共振させる。その共振周波数f0は、(1)式に示すようにインダクタのインダクタンス値Lとキャパシタのキャパシタンス値Cで決まる。
【0004】
【数1】
【0005】
共振回路はこの共振周波数f0において高いゲイン、インピーダンスマッチング、発振等の効果を発揮する。しかし、このような共振は共振周波数近傍の狭帯域の周波数でのみ起こるので、種々の周波数で動作できる回路を作成するためには共振周波数を変化させる必要がある。このためにはLもしくはCを変化させなければならない。図9はこの共振回路を使用したアンプの例で、図のようにMISFET M31にインダクタL31とキャパシタC31で構成された負荷を接続する。このときのゲインはM31のトランスコンダクタンスをGm、インダクタの直列抵抗をR31とし、キャパシタの直列抵抗とキャパシタ以外の寄生容量を無視すると(2)式となる。
【0006】
【数2】
【0007】
(2)式より、アンプのゲインはキャパシタンスを増加させると低下し、インダクタンスを増加させると向上する。一般に共振周波数を変化させるにはキャパシタンスを変化させる方式が用いられている。これは、キャパシタンスはオンチップではp−n接合を用いたバラクタなどの素子により容易に可変キャパシタが実現できるためである。しかし、(1)式よりインダクタンス固定でキャパシタンスの変化によって共振周波数を変化させた場合Cが増加する低周波側ではゲインが下がる。つまり、キャパシタンスの変化のみでは共振周波数を大幅に変えることは難しい。
【0008】
特許文献1には、オンチップの発振器で、インダクタとキャパシタを一体化させた構造も提案されている。この断面の構造を図10(a)に、平面の構造を図10(b)に示す。図10(a)は、図10(b)のAA断面での構造を示す。図10に示すようにインダクタ配線L8直下のp型シリコンとnウェルで形成されるp−n接合部分をインダクタ配線に接続する。これによってインダクタ配線とn型基板につながるグラウンド配線G8の間にp−n接合分の容量が発生する。この容量はインダクタ配線全体に存在するので、この回路は図11のような伝送線路的な回路を持つ発振器となる。しかし、この回路では発振周波数は伝送線路の遅延時間に依存するので、集中定数的なLC共振器の動作をしない。このために、不要な高調波が多く発生するという問題があった。
【0009】
また、特許文献2の図3には、LC共振型発振回路において、LC発振回路を構成するインダクタンス素子(L1)と対向するように配置され相互誘導結合される二次側インダクタンス素子(L2)を設け、さらに二次側インダクタンス素子の両端子間に容量素子(C2)とスイッチ素子(SW1)とを並列に接続する。上記スイッチ素子がオフされた状態では二次側インダクタンス素子の両端子間に容量素子が接続された状態となって等価インダクタンスが増加し、上記スイッチ素子がオンされた状態では二次側インダクタンス素子の両端子間が短絡された状態となって等価インダクタンスが減少できるようにして、周波数可変範囲を広くしてQの変化を少なくしようとする発振回路が記載されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2002−319624号公報
【特許文献2】特開2007−174552号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
以下の分析は本発明により与えられる。特許文献2のように相互インダクタンスを利用してトランスの二次側インダクタンス変化を一次側に反映させる方式では、トランスの結合係数の分しか一次側に変化を起こすことはできない。特に、共振回路を半導体基板の上に形成しようとすると基板による損失のため一次側と二次側の結合係数を大きくすることは困難であり、インダクタンス値の変化は限定されたものになる。
【0012】
従来のインダクタとキャパシタを用いた発振回路では発振周波数を大幅に変化させることは難しかった。
【課題を解決するための手段】
【0013】
本発明の1つの側面による発振回路は、第1の端子と第2の端子との間に接続されたインダクタンス素子と、前記インダクタンス素子と並列に前記第1の端子と第2の端子との間に接続された増幅回路と、前記第1の端子及び第2の端子に接続された第1の容量素子と、を備えた共振型発振回路であって、前記インダクタンス素子の配線の途中に2箇所以上の引き出し部を設け、前記2箇所以上設けた引き出し部の間に、オンしたときに当該引き出し部の間を短絡するスイッチ素子と、第2の容量素子と、が並列に接続されている。
【0014】
また、本発明の他の側面による半導体装置は、上記発振回路が半導体基板の上に形成されている。
【発明の効果】
【0015】
本発明によれば、一つのスイッチでインダクタとキャパシタを同時に切り替えることができるので、発振周波数を広い範囲で変えることができる。また、発振周波数範囲の広い共振型発振回路を内蔵する半導体装置が得られる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施例1による発振回路のブロック図である。
【図2】実施例1による発振回路の詳細な構成を示す回路図の一例である。
【図3】比較例の発振回路の回路図である。
【図4】実施例2による発振回路のブロック図である。
【図5】実施例3による発振回路のブロック図である。
【図6】実施例4においてスイッチ素子と第2の容量素子の断面構造を示す模式図である。
【図7】実施例5による発振回路のブロック図である。
【図8】実施例6による発振回路のブロック図である。
【図9】共振回路を使用したアンプを説明する等価回路図である。
【図10】従来の分布定数型共振回路の構造を示す(a)AA断面における構造を示す図と、(b)平面的な構造を示す図である。
【図11】従来の分布定数型共振回路の等価回路図である。
【発明を実施するための形態】
【0017】
最初に本発明の実施形態の概要について説明し、その後で、各実施例に基づいて、詳細に説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【0018】
一例を図1、図2、図4〜図8に示すように、本発明の一実施形態の発振回路は、第1の端子と第2の端子(OUTTとOUTB)との間に接続されたインダクタンス素子(1、1A、1B)と、インダクタンス素子(1、1A、1B)と並列に第1の端子と第2の端子(OUTTとOUTB)との間に接続された増幅回路2と、第1の端子及び第2の端子に接続された第1の容量素子(V1、C1)と、を備えた共振型発振回路であって、インダクタンス素子(1、1A、1B)の配線の途中に2箇所以上の引き出し部(A、B、C、E、F、H、I、J、K、T)を設け、2箇所以上設けた引き出し部(A、B、C、E、F、H、I、J、K、T)の間に、オンしたときに当該引き出し部間を短絡するスイッチ素子(M1、M2、M21)と、第2の容量素子(V2、C2、V21、V22)と、が並列に接続されている。
【0019】
また、一例を図7、図8に示すように、本発明の一実施形態の発振回路は、インダクタンス素子が第1の端子と第2の端子(OUTTとOUTB)との間に並列に接続された複数のインダクタンス素子(1A、1B)を含むものであってもよい。
【0020】
また、一例を図1、図2、図5〜図8に示すように、インダクタンス素子(1、1A、1B)が第1及び第2の端子(OUTTとOUTB)からみた特性が等しくなるように対称に配置されるとともに、引き出し部がn組(nは自然数)設けられ、n組の引き出し部にそれぞれn個のスイッチ素子とn個の前記第2の容量素子とが並列に接続され、各組の引き出し部(図1、図2、図6のBとC、図5のHとK、IとJ、図7のEとF)は、各スイッチ素子をオンしたときとオフしたときの第1及び第2の端子(OUTTとOUTB)からみた特性が等しくなるように対称に配置されている。このようにインダクタンス素子と引き出し部を対称に配置することにより、スイッチ素子をオンしたときに各スイッチ素子は、インダクタの中点で接続されることになる。発振中にこの点の電位は変動しないので、スイッチ素子の寄生容量による発振周波数への影響を除去することができる。
【0021】
また、一例を図4に示すように、引き出し部の一部Tがインダクタンス素子1の末端に設けられているものであってもよい。ただし、インダクタンスの両端にスイッチ素子を接続するとスイッチ素子がオンすると発振を維持できなくなるので好ましくない。したがって、この場合は、引き出し部を対称に配置することはできない。
【0022】
また、一例を図7に示すように、インダクタンス素子(1A、1B)は、第1の引き出し部Eが設けられた第1のインダクタンス素子1Aと第2の引き出し部Fが設けられた第2のインダクタンス素子1Bとを含み、第1の引き出し部Eと第2の引き出し部Fとの間にスイッチ素子M1と第2の容量素子V2が並列に接続されているものであってもよい。
【0023】
さらに、一例を図8に示すように、インダクタンス素子(1A、1B)は、それぞれ複数の引き出し部(H、IとJ、K)を設けた第1のインダクタンス素子1Aと第2のインダクタンス素子1Bと、を含み、第1のインダンス素子に設けた複数の引き出し部(H、I)と前記第2のインダクタンス素子1Bに設けた複数の引き出し部(J、K)との間にそれぞれ、複数のスイッチ素子(M1とM2)と複数の第2の容量素子(V21とV22)とが並列に接続されているものであってもよい。
【0024】
また、一例を図1、図4〜図8に示すように、第1及び第2の容量素子の内、少なくとも一方の容量値を可変にするものであってもよい。スイッチ素子のオンオフによりインダクタンス及び容量値を変えることに加えて、容量値を可変にすることにより、周波数の可変範囲を広げたり、発振周波数の微調整を行うことができる。第1及び第2の容量素子をいずれも可変にすることがより好ましいが、少なくともどちらかを可変にすることによりその効果が得られる。ただし、第2の容量素子はその容量素子を並列に接続されたスイッチ素子がオフしている場合にのみ容量値を可変にする効果が得られる。
【0025】
また、一例を図6に示すように、本発明の半導体装置は、上記発振回路を半導体基板PS21の上に形成することができる。すなわち、上記発振回路のインダクタンス素子、増幅回路、容量素子、スイッチ素子はすべて半導体基板の上に形成することができる。従って、他の回路と共に上記発振回路を内蔵する半導体集積回路を実現することもできる。
【0026】
また、一例を図6に示すように容量素子が半導体基板PS21に形成されたpn接合容量であってもよい。図6では、ソースドレイン部D21とpウェルPW21とのpn接合容量、pウェルPW21とソースドレイン部S21とのpn接合容量が直列に接続された容量素子を引き出し部Bと引き出し部Cとの間に設けている。
【0027】
また、一例を図6に示すようにスイッチ素子がMISFETであってもよい。図6では、MISFET(M21)をスイッチ素子として用いている。
【0028】
また、一例を図6に示すように容量素子がMISFETのソースドレイン部(D21、S21)に形成されたpn接合容量であってもよい。図6では、ソースドレイン部(D21、S21)とpウェルPW21とのpn接合容量を容量素子として用いている。
【0029】
また、一例を図6に示すようにMISFET(M21)を半導体基板PS21の表面に設けられたウェルPW21の表面に形成し、ウェルPW21の電位を制御することにより前記容量素子の容量値を可変にすることができる。図6では、ウェルPW21の電位はDC的には、端子WCONTから与えられる電位により固定されるが、AC的には、固定されていないと考えられるので、ソースドレイン部D21とPウェルPW21のpn接合容量、pウェルPW21とソースドレイン部S21のpn接合容量からなる直列接続された容量である第2の容量素子の容量値を可変にすることができる。
【0030】
以上で概要の説明を終え、以下、本発明の実施例について、図面を参照して詳しく説明する。
【実施例1】
【0031】
図1は、実施例1による発振回路のブロック図である。図1において、OUTT端子とOUTB端子は、発振回路の入出力端子である。OUTT端子とOUTB端子との間に発振波形が出力される。OUTT端子とOUTB端子との間には、インダクタンス素子1と増幅回路2が並列に接続されている。図1の増幅回路2は、入力がOUTB端子に出力がOUTT端子に接続されたインバータ回路INV1と、入力がOUTT端子に出力がOUTB端子に接続されたインバータ回路INV2とより構成される。なお、増幅回路2は、図1の構成に限定されず、インダクタと容量によるOUTB端子とOUTT端子間における共振を増幅し維持する増幅回路であれば、どのような構成の増幅回路であってもよい。ただし、OUTB端子とOUTT端子からみて対称な構成であることが望ましい。さらに、OUTT端子とOUTB端子には、容量素子V1が接続されている。この容量素子V1はバラクタであり、容量値を可変にすることができる。
【0032】
インダクタンス素子1の配線の途中には、引き出し部BとCが設けられ、引き出し部BとCとの間には、容量素子V2とスイッチ素子M1が並列に接続されている。容量素子V2も容量素子V1と同様にバラクタであり、容量値を可変にすることができる。なお、図1では、容量素子V1とV2は、共にバラクタによる可変容量としているが、固定容量であってもよい。ただし、発振回路の発振周波数を自由に変えられるようにするためには、少なくともどちらか、発振周波数の範囲をより広く自由に変えられるようにするためには、両方を可変容量とすることが望ましい。また、バラクタは可変容量の一例であり、図示しない外部の回路から容量値を制御可能な可変容量であればバラクタ以外の可変容量であってもよい。また、スイッチM1はMISFET(Metal Insulator Semiconductor Field Effect Transistor)金属絶縁半導体型電界効果トランジスタであり、図1の外部から与えられる制御信号LCNTによりオンオフが制御される。
【0033】
インダクタンス素子1は、間に引き出し部BとCとをはさんだインダクタL1、インダクタL2、インダクタL3の直列接続により構成される。ここで、インダクタンス素子1の両端に接続されたOUTT端子、OUTB端子からみたインダクタンス素子1の特性が等しくなるようにインダクタL1とインダクタL3は対称に設けることが望ましい。言い換えるならば、引き出し部Bと引き出し部Cは、OUTT端子とOUTB端子からみたインダクタンス素子の特性が等しくなるように対称となる位置に設けることが望ましい。
【0034】
インダクタL1〜L3とバラクタV1とV2はLC共振回路を構成している。スイッチ素子M1がオフのときはOUTT端子とOUTB端子の端子間のLC共振器のインダクタンスはL1、L2、L3の和となり、キャパシタンスはV1とV2を並列接続したものとみなすことができる。また、スイッチ素子M1がオンのときはLC共振器のインダクタンスはL1、L3の和となり、キャパシタンスはV1のみとみなすことができる。また、インダクタL1とインダクタL3を対称に設け、LC共振器を対称に構成すると、スイッチ素子がオンのときにMISFET M1に接続される引き出し部BとCはインダクタの中点となる。このために、発振中にこの点の電位は変動せず、この点につながるMISFETのもつ寄生容量(図示省略)は発振周波数に影響しない。
【0035】
次に、この発振回路の特性について詳しく解析する。図1において、インダクタンスとキャパシタンスの直列抵抗を無視して、スイッチがオフの時、OUTT−OUTB端子からみたインダクタとキャパシタで構成される発振器のアドミタンスYを求める。ここで、V1とV2のキャパシタンス値がそれぞれ一定値C1、C2であると仮定して計算する。図1よりアドミタンスYは(3)式で与えられる。
【0036】
【数3】
【0037】
(3)式においてアドミタンスYの分子が0となる周波数がこの発振器の発振周波数である。(3)式は2つの共振周波数を持つ。ここで、C2×L2が十分小さければω4の項は無視できるので高い方の発振周波数は無視でき、スイッチオフ時の発振周波数は(4)式で表される。
【0038】
【数4】
【0039】
つまり、C2×L2分だけC2が無いときより発振器の発振周波数を下げられる。つまり、C2は実質的には(5)式の容量として振舞う。
【0040】
【数5】
【0041】
また、C1とC2は共に可変容量であるから、C2の変化も発振周波数変化に寄与できる。スイッチがオンの時はL2とC2は両端が短絡されているので、全体共振器全体での容量はC1、インダクタンスはL1+L3となり、発振周波数は(6)式で表される。
【0042】
【数6】
【0043】
つまりインダクタンス値と容量を1つのスイッチ素子で同時に増減させることが出来る。また、インダクタンス値が小さい時に容量も小さくできるので、インダクタンス減少時のゲイン低下を抑制できる。以上は固定容量で計算したが、V1、V2は可変容量であるから、fOFFとfONはそれぞれC1とC2の値の変化によっても増減させることが出来る。インダクタが対称ならば、スイッチ素子がオンの時にスイッチ素子の引き出し部B、Cはインダクタの中点となる。よって図1でINV1とINV2で構成される発振回路が対称な場合、インダクタの中点の電圧は発振中に変動しない。このためにスイッチ素子であるMISFETが寄生容量を持っていてもこの容量はスイッチ素子がオンの時は発振周波数には影響しない。
【0044】
次に、(3)式でC2×L2が大きいときを考える。この時はω4の項は無視できない。(3)式でω2C2L2>>1と仮定すると(7)式が成立する。
【0045】
【数7】
【0046】
(7)式を用いると高いほうの発振周波数は(8)式で求められる。
【0047】
【数8】
【0048】
ここで高いほうの発振周波数fhが低いほうの発振周波数fOFFの2倍であるとfOFFの高調波とfhが強めあうのでfOFFよりもfhの発振が支配的となり、fOFFの発振が得られない。このことが起こる条件は(9)式により求められる。
【0049】
【数9】
【0050】
3倍以上のfの高調波は小さいので、これらの周波数とfhが重なっても支配的な発振とはならない。よって安定な発振を得るためには(10)式のようにC2、L2を選ぶことが望ましい。
【0051】
【数10】
【0052】
ここで例えばL2<<L1+L3、C2L2<<C1(L1+L3)ならばC1>3C2でこの条件を満たすことが出来る。
【0053】
図2は、実施例1による発振回路のより詳細な構成を示す回路図の一例である。図2において、図1と構成、機能が同一である素子、回路、端子、信号は、同一の符号を付し、重複した説明は省略する。図2において、MISFET M13とM11、M12とM10はそれぞれインバータ回路となり、インバータ回路の電流源となるMOSFET MC1と共に増幅回路2を構成している。また、図2では、第1の容量素子C1、第2の容量素子C2を共に固定容量を用いている。その他の構成は、図1で説明したとおりである。また、図3は、図2と比較するための回路である。図3の回路は、図2から第2の容量素子C2を取り除き、第1の容量C1をより容量値の大きな固定容量C3に置き換えている。その他の構成は図2と同一である。
【0054】
図2の実施例1の回路と図3の比較例の回路に対してSPICEシミュレーションにより、スイッチ素子のオンオフによる発振周波数の変化を計算した。この結果を表1に示す。なお、表1に示すシミュレーションでは、90nmノードのCMOSを仮定してシミュレーションを行った。シミュレーションの条件は、電源電圧VDD=1Vとし、スイッチ素子の制御電圧LCNTは0V(オフ)または1V(オン)としている。また、L1=L3=2.5nH、L2=5nHとし、L1とL3には10Ω、L2には20Ωの直列寄生抵抗を仮定する。さらにC1=C2=0.1pF、C3=0.15pFとする。
【0055】
【表1】
【0056】
表1に示すとおり、図2の実施例と図3の比較例とを比較すると図2の実施例の方が大きな発振周波数の変化が得られていることが分かる。すなわち、単にスイッチ素子M1を設けるだけでなく、スイッチ素子M1に対して第2の容量素子C2を並列に接続することにより発振周波数の変化する範囲をより広くできることが理解できる。
【実施例2】
【0057】
図4は、実施例2による発振回路のブロック図である。図4において、図1と構成、機能が同一である素子、回路、端子、信号は、同一の符号を付し、重複した説明は省略する。図4では、インダクタンス素子1に引き出し部AとTが設けられている。引き出し部Aは図1の引き出し部B、Cと同様に、インダクタンス素子1を構成する直列に接続された複数のインダクタの間に設けられているが、引き出し部Tはインダクタンス素子1の末端に設けられている。スイッチ素子として機能するMISFET M1と第2の容量素子となるバラクタV2がこの引き出し部AとTとの間に並列に接続されている。図4では、引き出し部Tをインダクタンス素子1の末端に設けているので、引き出し部AとTとの位置がOUTT端子、OUTB端子から見て対称とならないが、スイッチ素子であるMISFET M1の寄生容量の発振周波数に対する影響を問題にしなければ、図4のような構成でも問題はない。図4の実施例2においても、一つのスイッチ素子M1のオンオフによりLC共振器のインダクタンスと容量値を同時に変化させることができるので、発振周波数範囲を広く取ることができる。
【実施例3】
【0058】
図5は、実施例3による発振回路のブロック図である。図5では、インダクタンス素子1の配線の途中の4箇所に引き出し部H、I、J、Kが設けられており、インダクタンス素子1は、インダクタL1、L2、L3、L4、L5の5つのインダクタが直列に接続されたインダクタンス素子と考えることができる。ここで、インダクタL1とL5、及び、L2とL4は、それぞれ、インダクタンス素子1の末端に接続される端子OUTT、OUTBから見た特性が等価になるように対称に配置することが望ましい。言い換えるならば、引き出し部IとJ、及び、引き出し部HとKは、それぞれ、端子OUTT、OUTBから見て対称になるように配置する。引き出し部IとJにはスイッチ素子M1と容量素子V21が、引き出し部HとKにはスイッチ素子M2と容量素子V22が、それぞれ並列に接続されている。なお、スイッチ素子M1、M2はMISFETで構成され、容量素子V1、V21、V22は可変容量素子であるバラクタで構成される。容量素子V1、V21、V22は固定容量であってもよいが、周波数可変範囲を広く取り、周波数を自由に変更できるようにするためには、容量素子V1、V21、V22のうち、一部の容量素子、より望ましくは全部の容量素子が可変容量素子で構成されることが好ましい。
【0059】
ここで、スイッチ素子M1とM2がオフのときはLC共振器のインダクタンスはL1〜L5の和となり、キャパシタンスはV1とV21、V22を並列接続したものとみなすことができる。また、スイッチ素子M1がオンのときはLC共振器のインダクタンスはL1、L2、L4、L5の和となり、キャパシタンスはV1とV21の並列接続とみなすことができる。スイッチ素子M2がオンのときはLC共振器のインダクタンスはL1とL5の和となり、キャパシタンスはV1のみとなる。また、LC共振器が対称になるように、インダクタンス素子1と引き出し部H〜Kを配置すれば、スイッチ素子M1がオンのときはMISFET M1の接続される引き出し部I、Jはインダクタの中点となる。このために、発振中にこの点の電位は変動せず、この点につながるMISFETのもつ寄生容量(図には示されていない)は発振周波数に影響しない。さらに、スイッチ素子M2がオンのときはMISFET M2の接続される引き出し部H、Kはインダクタの中点となる。このために、発振中にこの点の電位は変動せず、この点につながるMISFET M2とその内側のM1のもつ寄生容量(図には示されていない)は発振周波数に影響しない。
【実施例4】
【0060】
図6は、実施例4の半導体装置において発振回路を構成するスイッチ素子と第2の容量素子の断面構造を示す模式図である。実施例4は、図1に示す実施例1の発振回路を半導体基板の上に形成する半導体装置の実施例である。実施例4の発振回路の構成は基本的に図1に示す実施例1の発振回路と構成は同一である。ただし、スイッチ素子M21(図1のスイッチ素子M1に相当)と可変容量素子V2を半導体基板上に形成する具体的な一例を示している。スイッチ素子M21は半導体基板上のn型MISFETとして形成される。
【0061】
図6において、n型MISFET M21はp型基板PS1の表面に設けられたディープnウェルDNW1のさらに表面に設けられたpウェルPW1の表面に形成されている。インダクタL2の両端に設けられた引き出し部BとCが、それぞれn型MISFET M21のドレインとソースとなるソースドレイン部D21とS21とに接続されている。n型MISFET M21のゲート電極には、制御信号LCNTが接続されている。また、p型基板PS21はグラウンド電位、ディープnウェルDNW21は電源電位VDDに接続されている。なお、DNW21の電位は電源電位VDDには限られず、pウェルPW21よりも高い任意の値をとることが出来る。ここで、n型MISFET M21のゲートに接続される制御信号LCNTがn型MISFET M21のしきい値以下ならばM21はオフとなり、LC共振器のインダクタンスはL1、L2、L3の和となる。一方、LCNTがしきい値以上ならばM21はオンとなり、LC共振器のインダクタンスはL1、L3の和となる。また、ソースドレイン部S21とD21はpウェルPW21との間にpn接合を形成し、容量を持つ。この容量はS21−PW1間とD21−PW1間の容量であるが、MISFETのソース−ドレインが対称でPW1の電圧を一定としておけば、両者の容量が直列接続された容量がS21−D21間にあるとみなすことが出来る。この容量はp−n接合で形成されているのでWCONT端子によりPW1の電位を変えることで容量値を変化させることができる。すなわち、実質的には図1の可変容量V1と同じ働きをさせることが出来る。
【実施例5】
【0062】
図7は、実施例5による発振回路のブロック図である。図7の実施例5の発振回路では、OUTT端子とOUTB端子との間にインダクタンス素子1Aとインダクタンス素子1Bとが並列に接続されている。また、インダクタンス素子1Aの配線の途中に引き出し部Eが設けられ、インダクタンス素子1Bの配線の途中に引き出し部Fが設けられている。さらに、引き出し部Eと引き出し部Fとの間には、スイッチ素子M1と第2の容量素子V2が並列に接続されている。スイッチ素子M1はMISFETであり、第2の容量素子V2はバラクタである。この構成により、インダクタL11〜L13、L21〜L23、容量素子V1、V2、スイッチ素子M1で構成されるLC共振回路が形成される。ここで、スイッチ素子M1がオフの場合は第2の容量素子V2の容量が図1の場合と同様にOUTT、OUTBの共振器の共振周波数に影響するが、オンするとその影響は無くなる。すなわち、図1と同様に、スイッチのオンオフによって、インダクタンスとキャパシタンスを同時に切り替えることが可能となる。なお、この実施例においても、インダクタンス素子1A、1Bの形状及び引き出し部E、Fの位置は、OUTT端子とOUTB端子から見た特性が等しくなるように対称に配置されていることが望ましい。
【実施例6】
【0063】
図8は、実施例6による発振回路のブロック図である。図8は、図7で説明した実施例5の発振回路よりさらに、インダクタンス素子1A、1Bに設けられる引き出し部の数が増え、並列接続されるスイッチ素子と容量素子の数が増えている。インダクタンス素子1Aには、引き出し部HとIが設けられ、インダクタンス素子1Bには、引き出し部JとKが設けられている。さらに、引き出し部Hと引き出し部Kとの間には、スイッチ素子M1と第2の容量素子V21が並列に接続され、引き出し部Iと引き出し部Jとの間には、スイッチ素子M2と第2の容量素子V22が並列に接続されている。また、MISFETで構成されるスイッチ素子M1、M2のゲートには、制御信号LCNT1とLCNT2とが接続される。その他の構成は、他の実施例と同一である。上記構成により、インダクタL11〜L15、L21〜L25、容量素子V1、V21、V22、スイッチ素子M1、M2で構成されるLC共振器が形成される。ここではスイッチ素子がM1とM2の2つである場合を示しているが、同様に3個以上のスイッチ素子を持つ構成も製造可能である。
【0064】
ここで、スイッチがM1とM2がオフの場合はV21、V22の容量が図1の場合と同様にOUTT、OUTBの共振器の共振周波数に影響するが、M1をオンとするとV21の影響は無くなり、M2をオンとするとV22の影響は無くなる。M1、M2の両方をオンとすることも出来、M1とM2の組み合わせで4通りのインダクタンスとキャパシタンスの状態を実現できる。なお、この実施例の場合も、インダクタンス素子1A、1Bの形状及び引き出し部HとK及びIとJの位置は、それぞれOUTT端子とOUTB端子から見た特性が等しくなるように対称に配置されていることが望ましい。
【0065】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【0066】
1、1A、1B:インダクタンス素子
2:増幅回路
INV1、INV2:インバータ回路
M1、M2、M21:MISFET(Metal Insulator Semiconductor Field Effect Transistor)金属絶縁半導体型電界効果トランジスタ(スイッチ素子)
M10、M11、M12、M13、M15、M31:MISFET
L1〜L5、L11〜L15、L21〜L25、L31:インダクタ
V1:第1の容量素子(可変容量;バラクタ)
V2、V21、V22:第2の容量素子(可変容量;バラクタ)
C1:第1の容量素子(固定容量;キャパシタ)
C2:第2の容量素子(固定容量;キャパシタ)
A、B、C、E、F、H、I、J、K、T:引き出し部
OUTT、OUTB、VDD、IN、OUT:端子
LCNT、LCNT1、LCNT2、WCONT:制御信号
PW21:pウェル
DNW21:ディープnウェル
PS21:p型基板
S21、D21:ソースドレイン部
C31:固定容量
R31:抵抗
G8:グランド配線
L8:インダクタ配線
【技術分野】
【0001】
本発明は、発振回路及び半導体装置に関する。特に、発振周波数を可変にした共振型発振回路及びその発振回路を半導体基板上に形成した半導体装置に関する。
【背景技術】
【0002】
近年、携帯電話、無線LAN、Bluetooth、地上波デジタルTVなど種々の高速なデジタル無線方式が実用化されている。また、デジタル信号処理を行う半導体集積回路においても、特にGHz以上の高速な動作をするものでは無線回路と同様のアナログ技術が使用される。このような回路では受動素子として半導体基板上に形成されたオンチップインダクタを使用する。このインダクタは半導体上のメタル配線を渦巻き状に巻いた形状をしている。
【0003】
このようなオンチップインダクタはアナログ回路において共振回路の一部として多用される。共振回路はインダクタとキャパシタを直列もしくは並列に接続して共振させる。その共振周波数f0は、(1)式に示すようにインダクタのインダクタンス値Lとキャパシタのキャパシタンス値Cで決まる。
【0004】
【数1】
【0005】
共振回路はこの共振周波数f0において高いゲイン、インピーダンスマッチング、発振等の効果を発揮する。しかし、このような共振は共振周波数近傍の狭帯域の周波数でのみ起こるので、種々の周波数で動作できる回路を作成するためには共振周波数を変化させる必要がある。このためにはLもしくはCを変化させなければならない。図9はこの共振回路を使用したアンプの例で、図のようにMISFET M31にインダクタL31とキャパシタC31で構成された負荷を接続する。このときのゲインはM31のトランスコンダクタンスをGm、インダクタの直列抵抗をR31とし、キャパシタの直列抵抗とキャパシタ以外の寄生容量を無視すると(2)式となる。
【0006】
【数2】
【0007】
(2)式より、アンプのゲインはキャパシタンスを増加させると低下し、インダクタンスを増加させると向上する。一般に共振周波数を変化させるにはキャパシタンスを変化させる方式が用いられている。これは、キャパシタンスはオンチップではp−n接合を用いたバラクタなどの素子により容易に可変キャパシタが実現できるためである。しかし、(1)式よりインダクタンス固定でキャパシタンスの変化によって共振周波数を変化させた場合Cが増加する低周波側ではゲインが下がる。つまり、キャパシタンスの変化のみでは共振周波数を大幅に変えることは難しい。
【0008】
特許文献1には、オンチップの発振器で、インダクタとキャパシタを一体化させた構造も提案されている。この断面の構造を図10(a)に、平面の構造を図10(b)に示す。図10(a)は、図10(b)のAA断面での構造を示す。図10に示すようにインダクタ配線L8直下のp型シリコンとnウェルで形成されるp−n接合部分をインダクタ配線に接続する。これによってインダクタ配線とn型基板につながるグラウンド配線G8の間にp−n接合分の容量が発生する。この容量はインダクタ配線全体に存在するので、この回路は図11のような伝送線路的な回路を持つ発振器となる。しかし、この回路では発振周波数は伝送線路の遅延時間に依存するので、集中定数的なLC共振器の動作をしない。このために、不要な高調波が多く発生するという問題があった。
【0009】
また、特許文献2の図3には、LC共振型発振回路において、LC発振回路を構成するインダクタンス素子(L1)と対向するように配置され相互誘導結合される二次側インダクタンス素子(L2)を設け、さらに二次側インダクタンス素子の両端子間に容量素子(C2)とスイッチ素子(SW1)とを並列に接続する。上記スイッチ素子がオフされた状態では二次側インダクタンス素子の両端子間に容量素子が接続された状態となって等価インダクタンスが増加し、上記スイッチ素子がオンされた状態では二次側インダクタンス素子の両端子間が短絡された状態となって等価インダクタンスが減少できるようにして、周波数可変範囲を広くしてQの変化を少なくしようとする発振回路が記載されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2002−319624号公報
【特許文献2】特開2007−174552号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
以下の分析は本発明により与えられる。特許文献2のように相互インダクタンスを利用してトランスの二次側インダクタンス変化を一次側に反映させる方式では、トランスの結合係数の分しか一次側に変化を起こすことはできない。特に、共振回路を半導体基板の上に形成しようとすると基板による損失のため一次側と二次側の結合係数を大きくすることは困難であり、インダクタンス値の変化は限定されたものになる。
【0012】
従来のインダクタとキャパシタを用いた発振回路では発振周波数を大幅に変化させることは難しかった。
【課題を解決するための手段】
【0013】
本発明の1つの側面による発振回路は、第1の端子と第2の端子との間に接続されたインダクタンス素子と、前記インダクタンス素子と並列に前記第1の端子と第2の端子との間に接続された増幅回路と、前記第1の端子及び第2の端子に接続された第1の容量素子と、を備えた共振型発振回路であって、前記インダクタンス素子の配線の途中に2箇所以上の引き出し部を設け、前記2箇所以上設けた引き出し部の間に、オンしたときに当該引き出し部の間を短絡するスイッチ素子と、第2の容量素子と、が並列に接続されている。
【0014】
また、本発明の他の側面による半導体装置は、上記発振回路が半導体基板の上に形成されている。
【発明の効果】
【0015】
本発明によれば、一つのスイッチでインダクタとキャパシタを同時に切り替えることができるので、発振周波数を広い範囲で変えることができる。また、発振周波数範囲の広い共振型発振回路を内蔵する半導体装置が得られる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施例1による発振回路のブロック図である。
【図2】実施例1による発振回路の詳細な構成を示す回路図の一例である。
【図3】比較例の発振回路の回路図である。
【図4】実施例2による発振回路のブロック図である。
【図5】実施例3による発振回路のブロック図である。
【図6】実施例4においてスイッチ素子と第2の容量素子の断面構造を示す模式図である。
【図7】実施例5による発振回路のブロック図である。
【図8】実施例6による発振回路のブロック図である。
【図9】共振回路を使用したアンプを説明する等価回路図である。
【図10】従来の分布定数型共振回路の構造を示す(a)AA断面における構造を示す図と、(b)平面的な構造を示す図である。
【図11】従来の分布定数型共振回路の等価回路図である。
【発明を実施するための形態】
【0017】
最初に本発明の実施形態の概要について説明し、その後で、各実施例に基づいて、詳細に説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【0018】
一例を図1、図2、図4〜図8に示すように、本発明の一実施形態の発振回路は、第1の端子と第2の端子(OUTTとOUTB)との間に接続されたインダクタンス素子(1、1A、1B)と、インダクタンス素子(1、1A、1B)と並列に第1の端子と第2の端子(OUTTとOUTB)との間に接続された増幅回路2と、第1の端子及び第2の端子に接続された第1の容量素子(V1、C1)と、を備えた共振型発振回路であって、インダクタンス素子(1、1A、1B)の配線の途中に2箇所以上の引き出し部(A、B、C、E、F、H、I、J、K、T)を設け、2箇所以上設けた引き出し部(A、B、C、E、F、H、I、J、K、T)の間に、オンしたときに当該引き出し部間を短絡するスイッチ素子(M1、M2、M21)と、第2の容量素子(V2、C2、V21、V22)と、が並列に接続されている。
【0019】
また、一例を図7、図8に示すように、本発明の一実施形態の発振回路は、インダクタンス素子が第1の端子と第2の端子(OUTTとOUTB)との間に並列に接続された複数のインダクタンス素子(1A、1B)を含むものであってもよい。
【0020】
また、一例を図1、図2、図5〜図8に示すように、インダクタンス素子(1、1A、1B)が第1及び第2の端子(OUTTとOUTB)からみた特性が等しくなるように対称に配置されるとともに、引き出し部がn組(nは自然数)設けられ、n組の引き出し部にそれぞれn個のスイッチ素子とn個の前記第2の容量素子とが並列に接続され、各組の引き出し部(図1、図2、図6のBとC、図5のHとK、IとJ、図7のEとF)は、各スイッチ素子をオンしたときとオフしたときの第1及び第2の端子(OUTTとOUTB)からみた特性が等しくなるように対称に配置されている。このようにインダクタンス素子と引き出し部を対称に配置することにより、スイッチ素子をオンしたときに各スイッチ素子は、インダクタの中点で接続されることになる。発振中にこの点の電位は変動しないので、スイッチ素子の寄生容量による発振周波数への影響を除去することができる。
【0021】
また、一例を図4に示すように、引き出し部の一部Tがインダクタンス素子1の末端に設けられているものであってもよい。ただし、インダクタンスの両端にスイッチ素子を接続するとスイッチ素子がオンすると発振を維持できなくなるので好ましくない。したがって、この場合は、引き出し部を対称に配置することはできない。
【0022】
また、一例を図7に示すように、インダクタンス素子(1A、1B)は、第1の引き出し部Eが設けられた第1のインダクタンス素子1Aと第2の引き出し部Fが設けられた第2のインダクタンス素子1Bとを含み、第1の引き出し部Eと第2の引き出し部Fとの間にスイッチ素子M1と第2の容量素子V2が並列に接続されているものであってもよい。
【0023】
さらに、一例を図8に示すように、インダクタンス素子(1A、1B)は、それぞれ複数の引き出し部(H、IとJ、K)を設けた第1のインダクタンス素子1Aと第2のインダクタンス素子1Bと、を含み、第1のインダンス素子に設けた複数の引き出し部(H、I)と前記第2のインダクタンス素子1Bに設けた複数の引き出し部(J、K)との間にそれぞれ、複数のスイッチ素子(M1とM2)と複数の第2の容量素子(V21とV22)とが並列に接続されているものであってもよい。
【0024】
また、一例を図1、図4〜図8に示すように、第1及び第2の容量素子の内、少なくとも一方の容量値を可変にするものであってもよい。スイッチ素子のオンオフによりインダクタンス及び容量値を変えることに加えて、容量値を可変にすることにより、周波数の可変範囲を広げたり、発振周波数の微調整を行うことができる。第1及び第2の容量素子をいずれも可変にすることがより好ましいが、少なくともどちらかを可変にすることによりその効果が得られる。ただし、第2の容量素子はその容量素子を並列に接続されたスイッチ素子がオフしている場合にのみ容量値を可変にする効果が得られる。
【0025】
また、一例を図6に示すように、本発明の半導体装置は、上記発振回路を半導体基板PS21の上に形成することができる。すなわち、上記発振回路のインダクタンス素子、増幅回路、容量素子、スイッチ素子はすべて半導体基板の上に形成することができる。従って、他の回路と共に上記発振回路を内蔵する半導体集積回路を実現することもできる。
【0026】
また、一例を図6に示すように容量素子が半導体基板PS21に形成されたpn接合容量であってもよい。図6では、ソースドレイン部D21とpウェルPW21とのpn接合容量、pウェルPW21とソースドレイン部S21とのpn接合容量が直列に接続された容量素子を引き出し部Bと引き出し部Cとの間に設けている。
【0027】
また、一例を図6に示すようにスイッチ素子がMISFETであってもよい。図6では、MISFET(M21)をスイッチ素子として用いている。
【0028】
また、一例を図6に示すように容量素子がMISFETのソースドレイン部(D21、S21)に形成されたpn接合容量であってもよい。図6では、ソースドレイン部(D21、S21)とpウェルPW21とのpn接合容量を容量素子として用いている。
【0029】
また、一例を図6に示すようにMISFET(M21)を半導体基板PS21の表面に設けられたウェルPW21の表面に形成し、ウェルPW21の電位を制御することにより前記容量素子の容量値を可変にすることができる。図6では、ウェルPW21の電位はDC的には、端子WCONTから与えられる電位により固定されるが、AC的には、固定されていないと考えられるので、ソースドレイン部D21とPウェルPW21のpn接合容量、pウェルPW21とソースドレイン部S21のpn接合容量からなる直列接続された容量である第2の容量素子の容量値を可変にすることができる。
【0030】
以上で概要の説明を終え、以下、本発明の実施例について、図面を参照して詳しく説明する。
【実施例1】
【0031】
図1は、実施例1による発振回路のブロック図である。図1において、OUTT端子とOUTB端子は、発振回路の入出力端子である。OUTT端子とOUTB端子との間に発振波形が出力される。OUTT端子とOUTB端子との間には、インダクタンス素子1と増幅回路2が並列に接続されている。図1の増幅回路2は、入力がOUTB端子に出力がOUTT端子に接続されたインバータ回路INV1と、入力がOUTT端子に出力がOUTB端子に接続されたインバータ回路INV2とより構成される。なお、増幅回路2は、図1の構成に限定されず、インダクタと容量によるOUTB端子とOUTT端子間における共振を増幅し維持する増幅回路であれば、どのような構成の増幅回路であってもよい。ただし、OUTB端子とOUTT端子からみて対称な構成であることが望ましい。さらに、OUTT端子とOUTB端子には、容量素子V1が接続されている。この容量素子V1はバラクタであり、容量値を可変にすることができる。
【0032】
インダクタンス素子1の配線の途中には、引き出し部BとCが設けられ、引き出し部BとCとの間には、容量素子V2とスイッチ素子M1が並列に接続されている。容量素子V2も容量素子V1と同様にバラクタであり、容量値を可変にすることができる。なお、図1では、容量素子V1とV2は、共にバラクタによる可変容量としているが、固定容量であってもよい。ただし、発振回路の発振周波数を自由に変えられるようにするためには、少なくともどちらか、発振周波数の範囲をより広く自由に変えられるようにするためには、両方を可変容量とすることが望ましい。また、バラクタは可変容量の一例であり、図示しない外部の回路から容量値を制御可能な可変容量であればバラクタ以外の可変容量であってもよい。また、スイッチM1はMISFET(Metal Insulator Semiconductor Field Effect Transistor)金属絶縁半導体型電界効果トランジスタであり、図1の外部から与えられる制御信号LCNTによりオンオフが制御される。
【0033】
インダクタンス素子1は、間に引き出し部BとCとをはさんだインダクタL1、インダクタL2、インダクタL3の直列接続により構成される。ここで、インダクタンス素子1の両端に接続されたOUTT端子、OUTB端子からみたインダクタンス素子1の特性が等しくなるようにインダクタL1とインダクタL3は対称に設けることが望ましい。言い換えるならば、引き出し部Bと引き出し部Cは、OUTT端子とOUTB端子からみたインダクタンス素子の特性が等しくなるように対称となる位置に設けることが望ましい。
【0034】
インダクタL1〜L3とバラクタV1とV2はLC共振回路を構成している。スイッチ素子M1がオフのときはOUTT端子とOUTB端子の端子間のLC共振器のインダクタンスはL1、L2、L3の和となり、キャパシタンスはV1とV2を並列接続したものとみなすことができる。また、スイッチ素子M1がオンのときはLC共振器のインダクタンスはL1、L3の和となり、キャパシタンスはV1のみとみなすことができる。また、インダクタL1とインダクタL3を対称に設け、LC共振器を対称に構成すると、スイッチ素子がオンのときにMISFET M1に接続される引き出し部BとCはインダクタの中点となる。このために、発振中にこの点の電位は変動せず、この点につながるMISFETのもつ寄生容量(図示省略)は発振周波数に影響しない。
【0035】
次に、この発振回路の特性について詳しく解析する。図1において、インダクタンスとキャパシタンスの直列抵抗を無視して、スイッチがオフの時、OUTT−OUTB端子からみたインダクタとキャパシタで構成される発振器のアドミタンスYを求める。ここで、V1とV2のキャパシタンス値がそれぞれ一定値C1、C2であると仮定して計算する。図1よりアドミタンスYは(3)式で与えられる。
【0036】
【数3】
【0037】
(3)式においてアドミタンスYの分子が0となる周波数がこの発振器の発振周波数である。(3)式は2つの共振周波数を持つ。ここで、C2×L2が十分小さければω4の項は無視できるので高い方の発振周波数は無視でき、スイッチオフ時の発振周波数は(4)式で表される。
【0038】
【数4】
【0039】
つまり、C2×L2分だけC2が無いときより発振器の発振周波数を下げられる。つまり、C2は実質的には(5)式の容量として振舞う。
【0040】
【数5】
【0041】
また、C1とC2は共に可変容量であるから、C2の変化も発振周波数変化に寄与できる。スイッチがオンの時はL2とC2は両端が短絡されているので、全体共振器全体での容量はC1、インダクタンスはL1+L3となり、発振周波数は(6)式で表される。
【0042】
【数6】
【0043】
つまりインダクタンス値と容量を1つのスイッチ素子で同時に増減させることが出来る。また、インダクタンス値が小さい時に容量も小さくできるので、インダクタンス減少時のゲイン低下を抑制できる。以上は固定容量で計算したが、V1、V2は可変容量であるから、fOFFとfONはそれぞれC1とC2の値の変化によっても増減させることが出来る。インダクタが対称ならば、スイッチ素子がオンの時にスイッチ素子の引き出し部B、Cはインダクタの中点となる。よって図1でINV1とINV2で構成される発振回路が対称な場合、インダクタの中点の電圧は発振中に変動しない。このためにスイッチ素子であるMISFETが寄生容量を持っていてもこの容量はスイッチ素子がオンの時は発振周波数には影響しない。
【0044】
次に、(3)式でC2×L2が大きいときを考える。この時はω4の項は無視できない。(3)式でω2C2L2>>1と仮定すると(7)式が成立する。
【0045】
【数7】
【0046】
(7)式を用いると高いほうの発振周波数は(8)式で求められる。
【0047】
【数8】
【0048】
ここで高いほうの発振周波数fhが低いほうの発振周波数fOFFの2倍であるとfOFFの高調波とfhが強めあうのでfOFFよりもfhの発振が支配的となり、fOFFの発振が得られない。このことが起こる条件は(9)式により求められる。
【0049】
【数9】
【0050】
3倍以上のfの高調波は小さいので、これらの周波数とfhが重なっても支配的な発振とはならない。よって安定な発振を得るためには(10)式のようにC2、L2を選ぶことが望ましい。
【0051】
【数10】
【0052】
ここで例えばL2<<L1+L3、C2L2<<C1(L1+L3)ならばC1>3C2でこの条件を満たすことが出来る。
【0053】
図2は、実施例1による発振回路のより詳細な構成を示す回路図の一例である。図2において、図1と構成、機能が同一である素子、回路、端子、信号は、同一の符号を付し、重複した説明は省略する。図2において、MISFET M13とM11、M12とM10はそれぞれインバータ回路となり、インバータ回路の電流源となるMOSFET MC1と共に増幅回路2を構成している。また、図2では、第1の容量素子C1、第2の容量素子C2を共に固定容量を用いている。その他の構成は、図1で説明したとおりである。また、図3は、図2と比較するための回路である。図3の回路は、図2から第2の容量素子C2を取り除き、第1の容量C1をより容量値の大きな固定容量C3に置き換えている。その他の構成は図2と同一である。
【0054】
図2の実施例1の回路と図3の比較例の回路に対してSPICEシミュレーションにより、スイッチ素子のオンオフによる発振周波数の変化を計算した。この結果を表1に示す。なお、表1に示すシミュレーションでは、90nmノードのCMOSを仮定してシミュレーションを行った。シミュレーションの条件は、電源電圧VDD=1Vとし、スイッチ素子の制御電圧LCNTは0V(オフ)または1V(オン)としている。また、L1=L3=2.5nH、L2=5nHとし、L1とL3には10Ω、L2には20Ωの直列寄生抵抗を仮定する。さらにC1=C2=0.1pF、C3=0.15pFとする。
【0055】
【表1】
【0056】
表1に示すとおり、図2の実施例と図3の比較例とを比較すると図2の実施例の方が大きな発振周波数の変化が得られていることが分かる。すなわち、単にスイッチ素子M1を設けるだけでなく、スイッチ素子M1に対して第2の容量素子C2を並列に接続することにより発振周波数の変化する範囲をより広くできることが理解できる。
【実施例2】
【0057】
図4は、実施例2による発振回路のブロック図である。図4において、図1と構成、機能が同一である素子、回路、端子、信号は、同一の符号を付し、重複した説明は省略する。図4では、インダクタンス素子1に引き出し部AとTが設けられている。引き出し部Aは図1の引き出し部B、Cと同様に、インダクタンス素子1を構成する直列に接続された複数のインダクタの間に設けられているが、引き出し部Tはインダクタンス素子1の末端に設けられている。スイッチ素子として機能するMISFET M1と第2の容量素子となるバラクタV2がこの引き出し部AとTとの間に並列に接続されている。図4では、引き出し部Tをインダクタンス素子1の末端に設けているので、引き出し部AとTとの位置がOUTT端子、OUTB端子から見て対称とならないが、スイッチ素子であるMISFET M1の寄生容量の発振周波数に対する影響を問題にしなければ、図4のような構成でも問題はない。図4の実施例2においても、一つのスイッチ素子M1のオンオフによりLC共振器のインダクタンスと容量値を同時に変化させることができるので、発振周波数範囲を広く取ることができる。
【実施例3】
【0058】
図5は、実施例3による発振回路のブロック図である。図5では、インダクタンス素子1の配線の途中の4箇所に引き出し部H、I、J、Kが設けられており、インダクタンス素子1は、インダクタL1、L2、L3、L4、L5の5つのインダクタが直列に接続されたインダクタンス素子と考えることができる。ここで、インダクタL1とL5、及び、L2とL4は、それぞれ、インダクタンス素子1の末端に接続される端子OUTT、OUTBから見た特性が等価になるように対称に配置することが望ましい。言い換えるならば、引き出し部IとJ、及び、引き出し部HとKは、それぞれ、端子OUTT、OUTBから見て対称になるように配置する。引き出し部IとJにはスイッチ素子M1と容量素子V21が、引き出し部HとKにはスイッチ素子M2と容量素子V22が、それぞれ並列に接続されている。なお、スイッチ素子M1、M2はMISFETで構成され、容量素子V1、V21、V22は可変容量素子であるバラクタで構成される。容量素子V1、V21、V22は固定容量であってもよいが、周波数可変範囲を広く取り、周波数を自由に変更できるようにするためには、容量素子V1、V21、V22のうち、一部の容量素子、より望ましくは全部の容量素子が可変容量素子で構成されることが好ましい。
【0059】
ここで、スイッチ素子M1とM2がオフのときはLC共振器のインダクタンスはL1〜L5の和となり、キャパシタンスはV1とV21、V22を並列接続したものとみなすことができる。また、スイッチ素子M1がオンのときはLC共振器のインダクタンスはL1、L2、L4、L5の和となり、キャパシタンスはV1とV21の並列接続とみなすことができる。スイッチ素子M2がオンのときはLC共振器のインダクタンスはL1とL5の和となり、キャパシタンスはV1のみとなる。また、LC共振器が対称になるように、インダクタンス素子1と引き出し部H〜Kを配置すれば、スイッチ素子M1がオンのときはMISFET M1の接続される引き出し部I、Jはインダクタの中点となる。このために、発振中にこの点の電位は変動せず、この点につながるMISFETのもつ寄生容量(図には示されていない)は発振周波数に影響しない。さらに、スイッチ素子M2がオンのときはMISFET M2の接続される引き出し部H、Kはインダクタの中点となる。このために、発振中にこの点の電位は変動せず、この点につながるMISFET M2とその内側のM1のもつ寄生容量(図には示されていない)は発振周波数に影響しない。
【実施例4】
【0060】
図6は、実施例4の半導体装置において発振回路を構成するスイッチ素子と第2の容量素子の断面構造を示す模式図である。実施例4は、図1に示す実施例1の発振回路を半導体基板の上に形成する半導体装置の実施例である。実施例4の発振回路の構成は基本的に図1に示す実施例1の発振回路と構成は同一である。ただし、スイッチ素子M21(図1のスイッチ素子M1に相当)と可変容量素子V2を半導体基板上に形成する具体的な一例を示している。スイッチ素子M21は半導体基板上のn型MISFETとして形成される。
【0061】
図6において、n型MISFET M21はp型基板PS1の表面に設けられたディープnウェルDNW1のさらに表面に設けられたpウェルPW1の表面に形成されている。インダクタL2の両端に設けられた引き出し部BとCが、それぞれn型MISFET M21のドレインとソースとなるソースドレイン部D21とS21とに接続されている。n型MISFET M21のゲート電極には、制御信号LCNTが接続されている。また、p型基板PS21はグラウンド電位、ディープnウェルDNW21は電源電位VDDに接続されている。なお、DNW21の電位は電源電位VDDには限られず、pウェルPW21よりも高い任意の値をとることが出来る。ここで、n型MISFET M21のゲートに接続される制御信号LCNTがn型MISFET M21のしきい値以下ならばM21はオフとなり、LC共振器のインダクタンスはL1、L2、L3の和となる。一方、LCNTがしきい値以上ならばM21はオンとなり、LC共振器のインダクタンスはL1、L3の和となる。また、ソースドレイン部S21とD21はpウェルPW21との間にpn接合を形成し、容量を持つ。この容量はS21−PW1間とD21−PW1間の容量であるが、MISFETのソース−ドレインが対称でPW1の電圧を一定としておけば、両者の容量が直列接続された容量がS21−D21間にあるとみなすことが出来る。この容量はp−n接合で形成されているのでWCONT端子によりPW1の電位を変えることで容量値を変化させることができる。すなわち、実質的には図1の可変容量V1と同じ働きをさせることが出来る。
【実施例5】
【0062】
図7は、実施例5による発振回路のブロック図である。図7の実施例5の発振回路では、OUTT端子とOUTB端子との間にインダクタンス素子1Aとインダクタンス素子1Bとが並列に接続されている。また、インダクタンス素子1Aの配線の途中に引き出し部Eが設けられ、インダクタンス素子1Bの配線の途中に引き出し部Fが設けられている。さらに、引き出し部Eと引き出し部Fとの間には、スイッチ素子M1と第2の容量素子V2が並列に接続されている。スイッチ素子M1はMISFETであり、第2の容量素子V2はバラクタである。この構成により、インダクタL11〜L13、L21〜L23、容量素子V1、V2、スイッチ素子M1で構成されるLC共振回路が形成される。ここで、スイッチ素子M1がオフの場合は第2の容量素子V2の容量が図1の場合と同様にOUTT、OUTBの共振器の共振周波数に影響するが、オンするとその影響は無くなる。すなわち、図1と同様に、スイッチのオンオフによって、インダクタンスとキャパシタンスを同時に切り替えることが可能となる。なお、この実施例においても、インダクタンス素子1A、1Bの形状及び引き出し部E、Fの位置は、OUTT端子とOUTB端子から見た特性が等しくなるように対称に配置されていることが望ましい。
【実施例6】
【0063】
図8は、実施例6による発振回路のブロック図である。図8は、図7で説明した実施例5の発振回路よりさらに、インダクタンス素子1A、1Bに設けられる引き出し部の数が増え、並列接続されるスイッチ素子と容量素子の数が増えている。インダクタンス素子1Aには、引き出し部HとIが設けられ、インダクタンス素子1Bには、引き出し部JとKが設けられている。さらに、引き出し部Hと引き出し部Kとの間には、スイッチ素子M1と第2の容量素子V21が並列に接続され、引き出し部Iと引き出し部Jとの間には、スイッチ素子M2と第2の容量素子V22が並列に接続されている。また、MISFETで構成されるスイッチ素子M1、M2のゲートには、制御信号LCNT1とLCNT2とが接続される。その他の構成は、他の実施例と同一である。上記構成により、インダクタL11〜L15、L21〜L25、容量素子V1、V21、V22、スイッチ素子M1、M2で構成されるLC共振器が形成される。ここではスイッチ素子がM1とM2の2つである場合を示しているが、同様に3個以上のスイッチ素子を持つ構成も製造可能である。
【0064】
ここで、スイッチがM1とM2がオフの場合はV21、V22の容量が図1の場合と同様にOUTT、OUTBの共振器の共振周波数に影響するが、M1をオンとするとV21の影響は無くなり、M2をオンとするとV22の影響は無くなる。M1、M2の両方をオンとすることも出来、M1とM2の組み合わせで4通りのインダクタンスとキャパシタンスの状態を実現できる。なお、この実施例の場合も、インダクタンス素子1A、1Bの形状及び引き出し部HとK及びIとJの位置は、それぞれOUTT端子とOUTB端子から見た特性が等しくなるように対称に配置されていることが望ましい。
【0065】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【0066】
1、1A、1B:インダクタンス素子
2:増幅回路
INV1、INV2:インバータ回路
M1、M2、M21:MISFET(Metal Insulator Semiconductor Field Effect Transistor)金属絶縁半導体型電界効果トランジスタ(スイッチ素子)
M10、M11、M12、M13、M15、M31:MISFET
L1〜L5、L11〜L15、L21〜L25、L31:インダクタ
V1:第1の容量素子(可変容量;バラクタ)
V2、V21、V22:第2の容量素子(可変容量;バラクタ)
C1:第1の容量素子(固定容量;キャパシタ)
C2:第2の容量素子(固定容量;キャパシタ)
A、B、C、E、F、H、I、J、K、T:引き出し部
OUTT、OUTB、VDD、IN、OUT:端子
LCNT、LCNT1、LCNT2、WCONT:制御信号
PW21:pウェル
DNW21:ディープnウェル
PS21:p型基板
S21、D21:ソースドレイン部
C31:固定容量
R31:抵抗
G8:グランド配線
L8:インダクタ配線
【特許請求の範囲】
【請求項1】
第1の端子と第2の端子との間に接続されたインダクタンス素子と、
前記インダクタンス素子と並列に前記第1の端子と第2の端子との間に接続された増幅回路と、
前記第1の端子及び第2の端子に接続された第1の容量素子と、
を備えた共振型発振回路であって、
前記インダクタンス素子の配線の途中に2箇所以上の引き出し部を設け、前記2箇所以上設けた引き出し部の間に、オンしたときに当該引き出し部の間を短絡するスイッチ素子と、第2の容量素子と、が並列に接続されていることを特徴とする発振回路。
【請求項2】
前記インダクタンス素子が前記第1の端子と前記第2の端子との間に並列に接続された複数のインダクタンス素子を含むことを特徴とする請求項1記載の発振回路。
【請求項3】
前記インダクタンス素子が前記第1及び第2の端子からみた特性が等しくなるように対称に配置されるとともに、
前記引き出し部がn組(nは自然数)設けられ、前記n組の引き出し部にそれぞれn個の前記スイッチ素子とn個の前記第2の容量素子とが並列に接続され、前記各組の引き出し部は、各スイッチ素子をオンしたときとオフしたときの前記第1及び第2の端子からみた特性が等しくなるように対称に配置されていることを特徴とする請求項1又は2記載の発振回路。
【請求項4】
前記引き出し部の一部が前記インダクタンス素子の末端に設けられていることを特徴とする請求項1又は2記載の発振回路。
【請求項5】
前記インダクタンス素子は、第1の引き出し部が設けられた第1のインダクタンス素子と第2の引き出し部が設けられた第2のインダクタンス素子とを含み、
前記第1の引き出し部と前記第2の引き出し部との間に前記スイッチ素子と前記第2の容量素子が並列に接続されていることを特徴とする請求項1乃至4いずれか1項記載の発振回路。
【請求項6】
前記インダクタンス素子は、それぞれ複数の引き出し部を設けた第1のインダクタンス素子と第2のインダクタンス素子と、を含み、
前記第1のインダンス素子に設けた複数の引き出し部と前記第2のインダクタンス素子に設けた複数の引き出し部との間にそれぞれ、複数の前記スイッチ素子と複数の前記第2の容量素子とが並列に接続されていることを特徴とする請求項1乃至5いずれか1項記載の発振回路。
【請求項7】
前記第1及び第2の容量素子の内、少なくとも一方の容量値が可変であることを特徴とする請求項1乃至6いずれか1項記載の発振回路。
【請求項8】
前記請求項1乃至7いずれか1項記載の発振回路が半導体基板の上に形成されていることを特徴とする半導体装置。
【請求項9】
前記容量素子が前記半導体基板に形成されたpn接合容量であることを特徴とする請求項8記載の半導体装置。
【請求項10】
前記スイッチ素子がMISFETであることを特徴とする請求項8又は9記載の半導体装置。
【請求項11】
前記容量素子がMISFETのソースドレイン部に形成されたpn接合容量であることを特徴とする請求項8乃至10いずれか1項記載の半導体装置。
【請求項12】
前記MISFETを半導体基板の表面に設けられたウェルの表面に形成し、前記ウェルの電位を制御することにより前記容量素子の容量値を可変にすることを特徴とする請求項11記載の半導体装置。
【請求項1】
第1の端子と第2の端子との間に接続されたインダクタンス素子と、
前記インダクタンス素子と並列に前記第1の端子と第2の端子との間に接続された増幅回路と、
前記第1の端子及び第2の端子に接続された第1の容量素子と、
を備えた共振型発振回路であって、
前記インダクタンス素子の配線の途中に2箇所以上の引き出し部を設け、前記2箇所以上設けた引き出し部の間に、オンしたときに当該引き出し部の間を短絡するスイッチ素子と、第2の容量素子と、が並列に接続されていることを特徴とする発振回路。
【請求項2】
前記インダクタンス素子が前記第1の端子と前記第2の端子との間に並列に接続された複数のインダクタンス素子を含むことを特徴とする請求項1記載の発振回路。
【請求項3】
前記インダクタンス素子が前記第1及び第2の端子からみた特性が等しくなるように対称に配置されるとともに、
前記引き出し部がn組(nは自然数)設けられ、前記n組の引き出し部にそれぞれn個の前記スイッチ素子とn個の前記第2の容量素子とが並列に接続され、前記各組の引き出し部は、各スイッチ素子をオンしたときとオフしたときの前記第1及び第2の端子からみた特性が等しくなるように対称に配置されていることを特徴とする請求項1又は2記載の発振回路。
【請求項4】
前記引き出し部の一部が前記インダクタンス素子の末端に設けられていることを特徴とする請求項1又は2記載の発振回路。
【請求項5】
前記インダクタンス素子は、第1の引き出し部が設けられた第1のインダクタンス素子と第2の引き出し部が設けられた第2のインダクタンス素子とを含み、
前記第1の引き出し部と前記第2の引き出し部との間に前記スイッチ素子と前記第2の容量素子が並列に接続されていることを特徴とする請求項1乃至4いずれか1項記載の発振回路。
【請求項6】
前記インダクタンス素子は、それぞれ複数の引き出し部を設けた第1のインダクタンス素子と第2のインダクタンス素子と、を含み、
前記第1のインダンス素子に設けた複数の引き出し部と前記第2のインダクタンス素子に設けた複数の引き出し部との間にそれぞれ、複数の前記スイッチ素子と複数の前記第2の容量素子とが並列に接続されていることを特徴とする請求項1乃至5いずれか1項記載の発振回路。
【請求項7】
前記第1及び第2の容量素子の内、少なくとも一方の容量値が可変であることを特徴とする請求項1乃至6いずれか1項記載の発振回路。
【請求項8】
前記請求項1乃至7いずれか1項記載の発振回路が半導体基板の上に形成されていることを特徴とする半導体装置。
【請求項9】
前記容量素子が前記半導体基板に形成されたpn接合容量であることを特徴とする請求項8記載の半導体装置。
【請求項10】
前記スイッチ素子がMISFETであることを特徴とする請求項8又は9記載の半導体装置。
【請求項11】
前記容量素子がMISFETのソースドレイン部に形成されたpn接合容量であることを特徴とする請求項8乃至10いずれか1項記載の半導体装置。
【請求項12】
前記MISFETを半導体基板の表面に設けられたウェルの表面に形成し、前記ウェルの電位を制御することにより前記容量素子の容量値を可変にすることを特徴とする請求項11記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−101322(P2011−101322A)
【公開日】平成23年5月19日(2011.5.19)
【国際特許分類】
【出願番号】特願2009−256494(P2009−256494)
【出願日】平成21年11月9日(2009.11.9)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.Bluetooth
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成23年5月19日(2011.5.19)
【国際特許分類】
【出願日】平成21年11月9日(2009.11.9)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.Bluetooth
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]