【課題】発振回路内で構成要素を接続するオプションコンダクタの使用を可能とする技術の提供。
【解決手段】発振回路２００は、第１の伝導層内でルーティングコンダクタを介して相互結合されるトランジスタを含む。発振回路はまた、第２の伝導層内に、バラクタ２０３〜２０６、コンデンサ２２１〜２２６、及びオプションコンダクタ２０７、２０８，２１２〜２１６も含む。オプションコンダクタは、トランジスタのうちの１つとコンデンサまたはバラクタとの間の接続の少なくとも一部を形成する。上記発振回路は、第１の伝導層内のルーティングコンダクタを介して前記複数の第１のトランジスタのうちの１つに結合されるインダクタと、該インダクタの第１の部分を形成する、前記第２の伝導層内の第２のオプションコンダクタとをさらに備え得る。 （もっと読む）

【課題】集積回路上に構成可能で、容量可変比率が大きくかつＱ値が高く、ＶＣＯを構成した時に直線性の高い制御電圧と発振周波数の関係を実現する電圧可変型容量を提供すること。
【解決手段】下部電極を共通接続した複数のＭＯＳ型容量素子（CM1〜CMn）と、該複数のＭＯＳ型容量素子の上部電極に一端を接続し、他端を共通接続する同数の非電圧可変型容量（C1〜Cn）と、これらのＭＯＳ型容量素子と非電圧可変型容量の接続点に夫々異なる固定バイアス電圧を与える手段（VB1〜VBn及び抵抗）により構成され、前記複数のＭＯＳ型容量の共通接続された下部電極に制御電圧を加える。 （もっと読む）

【課題】所望の周波数、特に１００ＧＨｚ以上のテラヘルツ帯において共振特性を良好とする新規なアンテナ及びそれを用いた発振器を提供する。
【解決手段】スロットアンテナは、スロットアンテナ本体２となる空隙と、この空隙に対して十字となるように空隙の長手方向に対して垂直方向に一つ以上設けたスリットリフレクタ部３となる空隙とが、導電性平板５に形成されて成り、所望されるインピーダンス又はアドミタンスの周波数特性が得られるようにスリットリフレクタ部３の配置場所、長さ及び幅が定められている。 （もっと読む）

【課題】小型かつノイズ抑制に優れる発振回路を提供すること。
【解決手段】本発明にかかる発振回路１００は、インバータ１及び２、タンク回路３を有する。タンク回路３は、出力ノードＯＵＴＴと出力ノードＯＵＴＢとの間に並列に接続される。インバータ１は、ドレインが出力ノードＯＵＴＢに接続されたｎ型ＭＩＳトランジスタＭ１及びｐ型ＭＩＳトランジスタＭ３を有する。インバータ２は、ドレインが出力ノードＯＵＴＴに接続されたｎ型ＭＩＳトランジスタＭ２及びｐ型ＭＩＳトランジスタＭ４を有する。ｐ型ＭＩＳトランジスタＭ３及びＭ４のゲート端子は、それぞれ出力ノードＯＵＴＴ及びＯＵＴＢと直接的に接続される。ｎ型ＭＩＳトランジスタＭ１及びＭ２のゲート端子は、それぞれ結合容量ＣＧ１及びＣＧ２を介して出力ノードＯＵＴＴ及びＯＵＴＢと接続され、抵抗ＣＧ１及びＣＧ２を介してバイアス電圧ＶＢＩＡＳが印加される。 （もっと読む）

【課題】負性抵抗回路において反射特性を向上させること。
【解決手段】制御端子、第１端子および第２端子を有する第１トランジスタとＱ１、前記第１トランジスタの前記第２端子に接続された制御端子、第１端子およびＤＣ電源が接続される第２端子を有する第２トランジスタＱ２と、前記第１トランジスタの前記第１端子と前記第２トランジスタの前記第１端子との信号を前記第１トランジスタの制御端子に共通に帰還させる正帰還回路２２と、前記第２トランジスタの前記第１端子と前記正帰還回路との間に接続された第１キャパシタＣ１と、前記第１トランジスタの前記第２端子と前記第２トランジスタの前記制御端子との間の第１ノードＮ１と、前記第２トランジスタの前記第１端子と前記第１キャパシタとの間の第２ノードＮ２と、をＤＣ的に接続する経路１２と、を具備する電子回路。 （もっと読む）

【課題】周波数可変範囲の広い発振回路及び発振回路を備えた半導体装置を提供する。
【解決手段】第１の端子と第２の端子との間に接続されたインダクタンス素子と、インダクタンス素子と並列に第１の端子と第２の端子との間に接続された増幅回路と、第１の端子及び第２の端子に接続された第１の容量素子と、を備えた共振型発振回路であって、インダクタンス素子の配線の途中に２箇所以上の引き出し部を設け、２箇所以上設けた引き出し部の間にオンしたときに当該引き出し部間を短絡するスイッチ素子と第２の容量素子とが並列に接続されている。 （もっと読む）

【課題】ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などの提供。
【解決手段】この発明は、ＭＯＳトランジスタＱ１などを含む増幅器である。ＭＯＳトランジスタＱ１のゲートには第１の入力信号が入力され、ＭＯＳトランジスタＱ１のバルクには第２の入力信号が入力され、ＭＯＳトランジスタＱ１のソースから出力信号が出力される。そして、第１の入力信号と第２の入力信号とは同相の信号である。 （もっと読む）

【課題】安定した動作を行うことができる半導体回路を提供することを課題とする。
【解決手段】ソースが第１の電位ノードに接続される第１のｐチャネルトランジスタ（２０１）と、ソースが第２の電位ノードに接続される第１のｎチャネルトランジスタ（２０２）と、ゲートが第１のｎチャネルトランジスタのドレインに接続され、ドレインが第１のｎチャネルトランジスタのゲートに接続される第２のｐチャネルトランジスタ（２０３）と、ゲートが第１のｐチャネルトランジスタのドレインに接続され、ドレインが第１のｐチャネルトランジスタのゲートに接続される第２のｎチャネルトランジスタ（２０４）と、第１のｐチャネルトランジスタ及び第１のｎチャネルトランジスタのドレイン間に接続される第１の抵抗（３０１，３０２）と、第２のｐチャネルトランジスタ及び第２のｎチャネルトランジスタのドレイン間に接続される第２の抵抗（３０３，３０４）とを有する。 （もっと読む）

【課題】ウイーンブリッジ発振回路の自動利得制御回路を、低コストで実現する。
【解決手段】ウイーンブリッジ発振回路を構成するオペアンプの出力を、抵抗３により電流に変換してＮＰＮ型バイポーラトランジスタ１のベースに入力し、ＮＰＮ型バイポーラトランジスタ１のコレクタとエミッタ間の抵抗値を増減することにより、抵抗２と抵抗４とＮＰＮ型バイポーラトランジスタ１による合成抵抗を増減し、オペアンプの利得を増減する。 （もっと読む）

【課題】可変容量ダイオードの最小サイズに制限を有する半導体集積化プロセスによる複数のバッファ回路を用いたＶＣＯにおいて、制御電圧の変化に対する発振周波数の変化を必要に応じて小さくできるようにしたバッファ回路を提供すること。
【解決手段】カスコード接続されたトランジスタＱ１〜Ｑ４とＬ１、Ｌ２ インダクタＬ１、Ｌ２により形成されているバッファ回路において、時定数回路素子を構成する可変容量ダイオードＤ１、Ｄ２をトランジスタＱ３、Ｑ４のソース端子側に接続したもの。基本動作上でトランジスタＱ３、Ｑ４のソース端子の電圧変動が小さくなるので、電圧制御端子Ｖcont１に印加する電圧を変化させたときの可変容量ダイオードＤ１、Ｄ２による静電容量の変化が小さくなる。制御電圧の変化に対して静電容量の変化が小さくなれば、ＶＣＯに適用したときに制御電圧の変化に対する発振周波数の変化が抑制され、安定度が向上する。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】 ＭＯＳトランジスタ（以下、トランジスタを省略して、単にＭＯＳと表記）のスレッシュホールド電圧が変動しても、正確な発振周波数のＣＲ発振回路を提供する。
【解決手段】 電源端子Ｖccとアース間に抵抗１とキャパシタ２とが接続され、その接続点にゲートが並列接続されたＰＭＯＳ３、４と、ＮＭＯＳ６、７のドレインおよびソースが電源端子Ｖccとアース間に直列に接続され、さらに、ＰＭＯＳ５のソースが、ＰＭＯＳ３、４のドレイン・ソースの接続点に、ゲートがＰＭＯＳ４とＮＭＯＳ６のドレインの接続点に、ドレインがＮＭＯＳ８のゲートにそれぞれ接続され、ＮＭＯＳ８のドレインは電源端子Ｖccに、ソースはＮＭＯＳ６、７のソース・ドレインの接続点にそれぞれ接続されている。その出力がインバータ１０を介して、キャパシタ２の両端にドレイン・ソースが接続されたＮＭＯＳ９のゲートに接続されている。 （もっと読む）

【課題】共振状態における電磁波損失が低減され、出力を向上させることが可能な発振器の製造方法、及びその発振器を提供することである。
【解決手段】発振器の製造方法により、発振電磁波に対して利得を有する利得媒質202と電磁波を共振させるための共振器構造を備え、共振器構造が電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する発振器が製造される。第1の基板200に、利得媒質202を含む半導体多層膜をエピタキシャル成長する。第1の基板200、または第1の基板とは別の第2の基板209に、当該溝205の断面形状で規定されるカットオフ周波数が電磁波の周波数より小さくなる様な形状の溝205を形成する。第1の基板200と第2の基板209によって溝205が挟まれて導波管構造を構成する様に第1の基板と第2の基板を貼り合わせる。 （もっと読む）

【課題】広い範囲の発振周波数において温度補償を行うことができる電圧制御発振器を得る。
【解決手段】本発明に係る電圧制御発振器は、可変容量素子１７の両端に印加する電圧により発振周波数を制御するものである。そして、この電圧制御発振器は、制御電圧に応じた周波数制御用の電圧を可変容量素子１７の一端に印加する周波数制御バイアス回路２１と、制御電圧に応じた第１電流を発生させる第１電流源２５と、制御電圧とは独立に温度に応じた第２電流を発生させる第２電流源２６と、第１，第２電流を足し合わせた電流を電圧に変換する変換用抵抗２７と、変換用抵抗２７により変換された電圧に応じた温度補償用の電圧を可変容量素子１７の他端に印加する温度補償バイアス回路２３とを備える。 （もっと読む）

【課題】小型で低コストであり、かつ負荷変動、高調波レベルおよびＣ／Ｎ比を改善することが可能な発振器を提供する。
【解決手段】発振器は、第１発振周波数の第１発振信号を第１中間ノードＮ１を介し出力端子Ｔｏｕｔに出力する第１発振部１０と、絶縁層を有し、第１発振部１０を実装する実装部と、絶縁層に設けられ、第１中間ノードＮ１とグランドとの間に結合された第１線路Ｓ１１と、絶縁層に設けられ、第１中間ノードＮ１と電源端子Ｔｂとの間に結合された第２線路Ｓ２１と、絶縁層に設けられ、第１中間ノードＮ１と出力端子Ｔｏｕｔとの間に結合された第３線路Ｓ３１と、を具備する。 （もっと読む）

【課題】発振周波数変更機能を備えた発振器において、不揮発性メモリからデータを読み出す際に発振周波数が変更されることなく安定的に読み出すことができる。
【解決手段】ＬＳＩの外部に設けられた不揮発性メモリ１５に、発振回路１３から発振されるクロック信号の周波数を変更するための周波数設定値が記憶されており、その周波数設定値が、発振回路１３から発振される初期設定された周波数のクロック信号によって読み出されると、ダミーレジスタ１１に格納される。不揮発性メモリ１５からデータが全て読み出されてロード動作完了信号が出力されると、ダミーレジスタ１１から記憶レジスタ１２へ周波数設定値が格納され、発振回路１３の発振周波数が周波数設定値とされる。 （もっと読む）

【課題】ＬＣ共振器の容量を電圧制御発振器に印可される制御電圧によって自動的に変化させることにより広帯域な可変容量範囲を得え、その結果従来より広帯域な発振周波数領域を得ることができる電圧制御発振器を提供する。
【解決手段】電圧制御発振器は、電流源回路部１と、電流源回路部１に接続されたＬＣ共振器回路部２と、ＬＣ共振器回路部２に接続された増幅器回路部３とを具備している。ＬＣ共振器回路部２は、インダクタンス部Ｌ１、Ｌ２と、容量部と、制御電圧端子ｃｔｒｌとを有し、容量部は、直列接続されたバラクタ素子Ｄ１、Ｄ２及びＭＯＳＦＥＴ（Ｍ１、Ｍ２）を含み、制御電圧端子ｃｔｒｌは、ＭＯＳＦＥＴの制御電極（ゲート）及びバラクタ素子のカソードに接続され、制御電圧端子ｃｔｒｌに印加される制御電圧は共振器回路を構成する容量を従来より大きく変化させることができる。 （もっと読む）

【課題】ＣＭＯＳインバータで構成される発振回路の閾値電圧ＶＴの温度変動に起因する消費電流や、負性抵抗などのさまざまな特性変動を大幅に改善することができる水晶発振回路を提供する。
【解決手段】水晶振動子を備えたＣＭＯＳインバータ型発振回路４の電源電圧に温特付き電源回路３１の出力部を接続し、前記温特付き電源回路３１はアンプ２とダイオード２０と抵抗１１で構成され、前記アンプ２の出力端Ｖ２はダイオード２０のアノードに接続され、前記ダイオード２０のカソード側は前記アンプ２の負入力端Ｖ３と抵抗１１の一端に接続され、前記抵抗１１の他端は接地され、アンプ２の正入力端Ｖ１にはＶＣＣ変動の少ない電圧源１に接続される。 （もっと読む）

【課題】ＩＣへの集積化が容易で、かつ、ノイズの発生を低減することも可能な電圧制御発振器を提供する。
【解決手段】抵抗Ｒ１，Ｒ２と、クロスカップルされた発振用のペアトランジスタＭ１，Ｍ２による正帰還回路と、可変容量ダイオードＤ１，Ｄ２と、可変容量ダイオードＤ１，Ｄ２に対して固定のバイアス電圧を与えるバイアス回路Ｍ４，Ｍ５とを備え、可変容量ダイオードＤ１，Ｄ２の容量値を同調電圧Ｖ_Ｔによって可変させることで発振周波数を制御できるようにすることにより、ＩＣ化に向かないインダクタや大きな電流性ノイズを出しやすい定電流源を用いずに電圧制御発振器を構成する。 （もっと読む）

【課題】ＩＣへの集積化も容易で、かつ、浮遊容量の発振周波数への影響も効果的に低減することが可能な電圧制御発振器を提供する。
【解決手段】バリキャップＶＣ３，ＶＣ４のアノード共通接続点に設けられた第１のスイッチ回路Ｐ１と、第１の制御電圧Ｖ_ｔの供給配線上に設けられた第２のスイッチ回路Ｐ２と、バリキャップＶＣ３，ＶＣ４の各アノードと第２の制御電圧ＶＣＯＮＴの入力端子との間にそれぞれ接続された複数の抵抗Ｒ１，Ｒ２とを備え、バリキャップＶＣ３，ＶＣ４を切り離すために第１のスイッチ回路Ｐ１をオフにしたときは、バリキャップＶＣ３，ＶＣ４が抵抗Ｒ１，Ｒ２を介して第２の制御電圧ＶＣＯＮＴの入力端子に接続されるようにし、バリキャップＶＣ３，ＶＣ４を使用するときは第１および第２のスイッチ回路Ｐ１，Ｐ２をオンとし、同調電圧Ｖ_ｔによって発振周波数を制御できるようにする。 （もっと読む）