発振回路、発振器、電子機器及び発振回路の起動方法
【課題】インダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることが可能な発振回路、発振器、電子機器及び発振回路の起動方法を提供すること。
【解決手段】発振回路１は、共振子（ＳＡＷ共振子１０）と、増幅回路２０と、スイッチング素子（ＮＭＯＳスイッチ３０）と、を含む。増幅回路２０は、共振子の一端から他端への帰還経路、当該帰還経路に設けられている第１のインダクタンス素子（伸長コイル２００）、当該帰還経路に設けられ、第１のインダクタンス素子と直列に設けられている可変容量素子（可変容量ダイオード２０２）、を有している。スイッチング素子は、第１のインダクタンス素子と可変容量素子とを含む回路部に対して並列に設けられている。
【解決手段】発振回路１は、共振子（ＳＡＷ共振子１０）と、増幅回路２０と、スイッチング素子（ＮＭＯＳスイッチ３０）と、を含む。増幅回路２０は、共振子の一端から他端への帰還経路、当該帰還経路に設けられている第１のインダクタンス素子（伸長コイル２００）、当該帰還経路に設けられ、第１のインダクタンス素子と直列に設けられている可変容量素子（可変容量ダイオード２０２）、を有している。スイッチング素子は、第１のインダクタンス素子と可変容量素子とを含む回路部に対して並列に設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、発振器、電子機器及び発振回路の起動方法に関する。
【背景技術】
【０００２】
制御電圧に応じて発振周波数を変化させることができる電圧制御型発振器（ＶＣＯ：Voltage Controlled Oscillator）が広く知られており、様々な用途に使用されている。周波数安定度の高い水晶振動子を用いた電圧制御型水晶発振器（ＶＣＸＯ：Voltage Controlled X’tal Oscillator）や弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振子を用いた電圧制御型ＳＡＷ発振器（ＶＣＳＯ：Voltage Controlled SAW Oscillator）等が様々な用途に使用されている。ＶＣＸＯは周波数安定度が高く、ＶＣＳＯは高い発振周波数が得られるため、用途に応じてこれらの発振器が使い分けられている。これらの発振器では、水晶振動子やＳＡＷ共振子等の共振子の一端に可変容量素子を接続することで、共振子の共振周波数と反共振周波数の間で可変容量素子の容量値に応じた周波数で発振させることができる。共振周波数と反共振周波数の差が小さい場合、即ち、ＶＣＯとしての周波数可変範囲が狭い場合、ＶＣＯとしての周波数可変範囲を広げる目的で、共振子に直列にインダクタンス素子（伸長コイル）を挿入する場合がある。ところが、伸長コイルを挿入することで、本来の発振モード以外に、伸長コイルのインダクタンスＬと回路の容量（可変容量素子の容量等）ＣによるＬＣ発振モードも存在することになり、発振起動時の様々な条件によってはＬＣ発振が選択されてしまい、本来の周波数で発振しない場合がある。
【０００３】
この問題を解決するために、特許文献１では、発振起動時のみ、可変容量回路によって、水晶振動子の負荷容量を異常発振が起こりにくい負荷容量に設定することで異常発振を防止する手法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の手法では、可変容量回路の設定が必要となるだけでなく、伸長コイルのインダクタンス値によっては大きな容量値が必要となり、実装面積やコストが大幅に増加する場合もある。
【０００６】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、インダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることが可能な発振回路、発振器、電子機器及び発振回路の起動方法を提供することができる。
【課題を解決するための手段】
【０００７】
（１）本発明は、共振子と、前記共振子の一端から他端への帰還経路、前記帰還経路に設けられている第１のインダクタンス素子、前記帰還経路に設けられ、前記第１のインダクタンス素子と直列に設けられている可変容量素子、を有している増幅回路と、前記第１のインダクタンス素子と前記可変容量素子とを含む回路部に対して並列に設けられているスイッチング素子と、を含んでいることを特徴とする発振回路である。
【０００８】
本発明によれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、スイッチング素子をオンにして第１のインダクタンス素子を帰還経路から外すことにより、第１のインダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることができる。また、共振子による本来の発振が安定した後は、スイッチング素子をオフにして第１のインダクタンス素子を帰還経路に入れることで発振周波数の可変範囲を広くすることができる。
【０００９】
また、本発明によれば、スイッチング素子をオフにすると第１のインダクタンス素子と一緒に可変容量素子も帰還経路に入るので、スイッチング素子がオンからオフに切り換わる瞬間の帰還経路のリアクタンスの変化量を可変容量素子の分だけ小さくすることができる。従って、スイッチング素子がオンからオフに切り換わる瞬間の発振周波数の変動量をより小さく抑えることができる。
【００１０】
（２）この発振回路は、前記スイッチング素子のオンオフを制御する信号を遅延させる遅延回路をさらに含むようにしてもよい。
【００１１】
このようにすれば、遅延回路に応じた所定時間が経過した時に、スイッチング素子のオン／オフを自動的に切り替えることができる。例えば、電源電圧を遅延回路に入力することで、電源電圧が立ち上がってから所定時間後にスイッチング素子がオンからオフに切り換わるようにすることができる。
【００１２】
（３）この発振回路において、前記増幅回路は、前記第１のインダクタンス素子に対して並列又は直列に設けられている第１の抵抗をさらに含むようにしてもよい。
【００１３】
このようにすれば、第１のインダクタンス素子の実効Ｑ値が下がり、スイッチング素子がオンからオフに切り換わった後の第１のインダクタンス素子に起因する異常発振を効果的に抑えることができる。
【００１４】
（４）この発振回路において、前記増幅回路は、前記共振子の出力信号を増幅する増幅素子を含み、前記増幅素子と前記スイッチング素子とは、１つの集積回路チップに内蔵されているようにしてもよい。
【００１５】
このようにすれば、スイッチング素子の代わりとなるスイッチ部品が不要になり、部品点数を減らすことができる。
【００１６】
（５）この発振回路において、前記増幅回路は、前記帰還経路上に、前記回路部と直列に設けられている第２のインダクタンス素子を含むようにしてもよい。
【００１７】
このようにすれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、共振子の実効抵抗値が下がり共振子が発振しやすくなるとともに、共振子による本来の発振が安定した後は、スイッチング素子をオフにして第１のインダクタンス素子と第２のインダクタンス素子を帰還経路に入れることで発振周波数の可変範囲を効率的に広くすることができる。
【００１８】
（６）この発振回路において、前記第２のインダクタンス素子は、前記第１のインダクタンス素子よりもインダクタンス値が小さいようにしてもよい。
【００１９】
このようにすれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、第２のインダクタンス素子に起因して発生する起動時の異常発振を抑えることができる。
【００２０】
（７）この発振回路において、前記増幅回路は、前記第２のインダクタンス素子と並列又は直列に設けられている第２の抵抗をさらに含むようにしてもよい。
【００２１】
このようにすれば、第２のインダクタンス素子の実効Ｑ値が下がり、第２のインダクタンス素子に起因する異常発振を効果的に抑えることができる。
【００２２】
（８）本発明は、上記のいずれかの発振回路を含むことを特徴とする発振器である。
【００２３】
（９）本発明は、上記のいずれかの発振回路を含むことを特徴とする電子機器である。
【００２４】
（１０）本発明は、共振子と、前記共振子の一端から他端への帰還経路を有し、前記帰還経路においてインダクタンス素子と可変容量素子が直列に設けられている増幅回路と、を含む発振回路の起動方法であって、電源を投入後、所定期間は、前記インダクタンス素子と前記可変容量素子とを含む回路部の両端を短絡させ、前記所定期間経過後、前記回路部の短絡を解除することを特徴とする発振回路の起動方法である。
【００２５】
「インダクタンス素子と可変容量素子とを含む回路部の両端を短絡させる」とは、当該回路部の両端の間の抵抗値が厳密に０Ωである必要はなく、インダクタンス素子や可変容量素子が実質機能しなくなる程度に低抵抗または低インピーダンスであれば良い。例えば、当該回路部の両端の間にスイッチング素子（ＭＯＳトランジスター等）を設け、当該スイッチング素子をオンすることにより、当該回路部の両端を短絡させ、当該スイッチング素子をオフすることにより、当該回路部の両端の短絡を解除させてもよい。
【００２６】
本発明によれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、第１のインダクタンス素子を帰還経路から外すことにより、第１のインダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることができる。また、共振子による本来の発振が安定した後は、第１のインダクタンス素子を帰還経路に入れることで発振周波数の可変範囲を広くすることができる。
【００２７】
また、本発明によれば、第１のインダクタンス素子と一緒に可変容量素子も帰還経路に入るので、その前後における帰還経路のリアクタンスの変化量を可変容量素子の分だけ小さくすることができる。従って、発振周波数の変動量をより小さく抑えることができる。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態の発振回路の構成例を示す図。
【図２】遅延回路の構成例を示す図。
【図３】発振回路の起動時の波形の一例を示す図。
【図４】第２実施形態の発振回路の構成例を示す図。
【図５】ＳＡＷ共振子の等価回路を示す図。
【図６】第３実施形態の発振回路の構成例を示す図。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３０】
１．第１実施形態
図１は、第１実施形態の発振回路の構成例を示す図である。本実施形態の発振回路１は、ＳＡＷ共振子１０、増幅回路２０、ＮＭＯＳスイッチ３０、インバーター回路４０、遅延回路５０を含んで構成されている。ただし、本実施形態の発振回路１は、これらの要素の一部を省略したり、他の要素を追加した構成としてもよい。特に、遅延回路５０は、発振回路１の外部に設けてもよい。
【００３１】
増幅回路２０は、ＳＡＷ共振子１０（共振子の一例）の出力端子から入力端子に至る発振ループ（帰還経路）を有し、ＳＡＷ共振子１０の出力信号を増幅して当該発振ループを介してＳＡＷ共振子１０の入力にフィードバックすることで、ＳＡＷ共振子１０の発振を継続させる。
【００３２】
本実施形態では、増幅回路２０は、伸長コイル２００、可変容量ダイオード２０２、抵抗２０４，２１２、コンデンサー２０６，２０８、ＮＰＮトランジスター２１０を含んで構成されている。ただし、増幅回路２０は、これらの要素の一部を省略したり、他の要素を追加した構成としてもよい。
【００３３】
ＮＰＮトランジスター２１０（増幅素子の一例）は、ベース端子がＳＡＷ共振子１０の出力端子に接続されており、コレクター端子には電源電圧Ｖｃｃが供給され、エミッター端子は抵抗２１２を介してグランドに接続されている。
【００３４】
コンデンサー２０６とコンデンサー２０８は、ＮＰＮトランジスター２１０のベース端子とグランドの間に直列に接続されており、コンデンサー２０６とコンデンサー２０８の接続点は、ＮＰＮトランジスター２１０のエミッター端子と接続されている。
【００３５】
このような構成により、ＳＡＷ共振子１０の出力信号は、ＮＰＮトランジスター２１０によって増幅され、ＮＰＮトランジスター２１０のエミッター端子、抵抗２１２、グランドを介した発振ループを伝播してＳＡＷ共振子１０の入力端子に入力される。そして、ＳＡＷ共振子１０がインダクタンス素子として振舞うことで、いわゆるコルピッツ発振回路が形成されている。
【００３６】
さらに、本実施形態の発振回路１では、この発振ループに、伸長コイル２００（第１のインダクタンス素子の一例）と可変容量ダイオード２０２（可変容量素子の一例）が設けられている。具体的には、伸長コイル２００と可変容量ダイオード２０２は、ＳＡＷ共振子１０の入力端子とグランドとの間に直列に接続されている。
【００３７】
そして、可変容量ダイオード２０２のカソードには抵抗２０４を介して制御電圧Ｖｃが供給され、この制御電圧Ｖｃの値に応じて可変容量ダイオード２０２の容量値が変化することで発振周波数が変化する。すなわち、この発振回路１は、電圧制御型ＳＡＷ発振回路として機能する。
【００３８】
伸長コイル２００は、この発振周波数の可変範囲を広げる役割を果たす。伸長コイル２００のインダクタンス値が大きいほど、周波数の可変範囲が広くなるため望ましいが、伸長コイル２００のインダクタンス値が大きいほど、この伸長コイル２００と回路容量によるＬＣ発振周波数が低くなる。すると、増幅回路２０の負性抵抗は周波数の２乗に反比例し、ＬＣ発振周波数が低いほど負性抵抗が大きくなるので、起動時（電源投入時）にＬＣ発振しやすくなる。つまり、ＳＡＷ共振子１０と回路容量による本来の発振周波数の可変範囲を広げるほど、起動時に異常発振しやすくなるという問題がある。
【００３９】
この問題を解決するために、本実施形態では、可変容量ダイオード２０２と伸長コイル２００の直列接続回路（第１のインダクタンス素子と可変容量素子とを含む回路部の一例）と並列に、すなわち、可変容量ダイオード２０２のカソードとグランドの間にＮＭＯＳスイッチ３０（スイッチング素子の一例）のドレイン端子とソース端子がそれぞれ接続されている。そして、発振回路１の起動時には、所定時間だけＮＭＯＳスイッチ３０をオンにすることで、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまで可変容量ダイオード２０２と伸長コイル２００を発振ループから外すことができる。所定時間経過後は、ＮＭＯＳスイッチ３０をオフにすることで、可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることができる。これにより、起動時に異常発振しにくくなるとともに、発振周波数の可変範囲を広くすることができる。
【００４０】
本実施形態では、起動時に所定時間だけＮＭＯＳスイッチ３０をオンにし、所定時間経過後にＮＭＯＳスイッチ３０をオフにするために、電源端子とＮＭＯＳスイッチ３０のゲート端子との間に遅延回路５０とインバーター回路４０が直列に接続されている。遅延回路５０は、電源投入から所定時間経過前はローレベルを出力し、所定時間経過はハイレベルを出力し続ける。そして、インバーター回路４０で論理レベルが反転するので、ＮＭＯＳスイッチ３０は、電源投入から所定時間はオンであり、所定時間経過後は常にオフである。
【００４１】
図２に遅延回路５０の構成例を示す。図２に示す遅延回路５０は、電源端子とコンパレーター５６の非反転入力端子（＋入力端子）の間に、抵抗５２とコンデンサー５４によるＲＣ積分回路が接続され、定電圧発生回路５８が発生する一定電圧Ｖｔｈがコンパレーター５６の反転入力端子（−入力端子）に供給されている。このような構成により、電源が立ち上がった瞬間からＲＣ積分回路の時定数に応じて決まる所定時間が経過するまでは、コンパレーター５６の非反転入力端子（＋入力端子）の電圧がＶｔｈよりも低く、コンパレーター５６の出力レベル（遅延回路５０の出力レベル）はローレベルである。一方、電源投入から所定時間経過後は、コンパレーター５６の非反転入力端子（＋入力端子）の電圧がＶｔｈよりも高くなり、コンパレーター５６の出力レベル（遅延回路５０の出力レベル）はハイレベルになる。
【００４２】
図３は、本実施形態の発振回路１の起動時の波形の一例を示す図である。図３に示すように、時刻０で電源端子に電源電圧Ｖｃｃが供給されると、遅延回路５０に含まれるコンパレーター５６の非反転入力端子（＋入力端子）の電圧が、抵抗５２とコンデンサー５４によるＲＣ積分回路の時定数に応じて徐々に上昇する。そして、所定時間ｔが経過すると、コンパレーター５６の非反転入力端子（＋入力端子）の電圧がＶｔｈと一致する。従って、遅延回路５０の出力レベルは、電源投入後、所定時間ｔが経過するまではローレベル、所定時間ｔが経過した後はハイレベルになる。
【００４３】
その結果、ＮＭＯＳスイッチ３０のゲート電圧は、電源投入後、所定時間ｔが経過するまではハイレベル、所定時間ｔが経過した後はローレベルになる。従って、ＮＭＯＳスイッチ３０は、電源投入後、所定時間ｔが経過するまではオンであり、所定時間ｔが経過した後はオフになる。これにより、電源投入後、所定時間ｔが経過するまでは可変容量ダイオード２０２と伸長コイル２００を発振ループから外し、所定時間ｔが経過した後は可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることができる。
【００４４】
なお、所定時間ｔが、発振回路１の発振（ＮＰＮトランジスター２１０のエミッター端子から出力される発振信号）が安定するのに十分な時間（例えば、５０μｓ〜２００μｓ以上）になるように、一定電圧Ｖｔｈが設定される。
【００４５】
このように、第１実施形態の発振回路１によれば、電源投入後、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまでは、可変容量ダイオード２０２と伸長コイル２００を発振ループから外すことで起動時に異常発振しにくくなり、所定時間経過後は、可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることで発振周波数の可変範囲を広くすることができる。
【００４６】
なお、仮に、電源投入から所定時間経過後に、伸長コイル２００のみが発振ループに入ると発振ループのリアクタンスの変化量は、ωＬ（ωは角周波数、Ｌは伸長コイル２００のインダクタンス値）となる。従って、伸長コイル２００のインダクタンス値が大きいと、ＮＭＯＳスイッチ３０がオンからオフに切り替わる瞬間に発振周波数が大きく変化する。これに対して、本実施形態では、電源投入から所定時間経過後に、伸長コイル２００と一緒に可変容量ダイオード２０２も発振ループに入るので、発振ループのリアクタンスの変化量は、ωＬ−１／（ωＣｖ）（ωは角周波数、Ｌは伸長コイル２００のインダクタンス値、Ｃｖは可変容量ダイオード２０２の容量値）となり、リアクタンスの変化量を小さくすることができる。従って、ＮＭＯＳスイッチ３０がオンからオフに切り替わる時の発振周波数の変動量をより小さく抑えることができる。
【００４７】
なお、増幅回路２０、ＮＭＯＳスイッチ３０、インバーター回路４０を１つのＩＣ（Integrated Circuit）チップ（集積回路チップ）に内蔵して発振回路１を実現してもよい。このようにすれば、ＮＭＯＳスイッチ３０の代わりとなるスイッチ部品が不要になり、部品点数を減らすことができる。さらに、遅延回路５０も当該ＩＣチップに内蔵することで、遅延回路５０をボード上に実装する必要もなくなり、低コスト化することができる。
【００４８】
２．第２実施形態
図４は、第２実施形態の発振回路の構成例を示す図である。第２実施形態の発振回路１は、可変容量ダイオード２０２とＳＡＷ共振子１０の間に伸長コイル２２０が設けられている点のみが図１に示した第１実施形態の発振回路１と異なる。図４において、図１と同じ構成には同じ符号を付しており、その説明を省略する。
【００４９】
伸長コイル２２０（第２のインダクタンス素子の一例）は、発振ループに設けられており、伸長コイル２００とともに発振周波数の可変範囲を広げる役割を果たす。
【００５０】
本実施形態では、発振回路１の起動時には、所定時間だけＮＭＯＳスイッチ３０をオンにすることで、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまで可変容量ダイオード２０２と伸長コイル２００を発振ループから外すが、伸長コイル２２０は発振ループに入っている。
【００５１】
ＳＡＷ共振子１０は図５に示すような等価回路で表され（Ｒ１は等価直列共振抵抗、Ｌ１は等価直列インダクタンス、Ｃ０は等価並列共振容量）、ＳＡＷ共振子１０の実効抵抗Ｒｅ＝Ｒ１×（１＋Ｃ０／ＣＬ）２（ＣＬは負荷容量）で計算される。伸長コイル２２０を発振ループに入れることで、ＳＡＷ共振子１０から見た負荷が誘導性になるので負荷容量ＣＬが負の値となる。そのため、ＳＡＷ共振子１０の実効抵抗Ｒｅが小さくなり、ＳＡＷ共振子１０が発振しやすくなる。
【００５２】
また、この伸長コイル２２０のインダクタンス値をある程度まで小さくしておけば、発振回路１の起動時に、伸長コイル２２０と回路容量によるＬＣ発振（異常発振）は起こりにくく、ＳＡＷ共振子１０と回路容量による発振が成長して安定する。
【００５３】
そして、所定時間経過後は、ＮＭＯＳスイッチ３０をオフにすることで、伸長コイル２２０とともに可変容量ダイオード２０２と伸長コイル２００も発振ループに入れることができる。伸長コイル２００のインダクタンス値を大きくすることで、ＳＡＷ共振子１０と回路容量による発振が安定した後は、発振周波数の可変範囲を十分に広くすることができる。この発振周波数の可変範囲は、伸長コイル２００のインダクタンス値と伸長コイル２２０のインダクタンス値の和で決定される。
【００５４】
このように、第２実施形態の発振回路１によれば、電源投入後、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまでは、可変容量ダイオード２０２と伸長コイル２００を発振ループから外すことで起動時に異常発振しにくくなるとともに伸長コイル２２０を発振ループに入れることでＳＡＷ共振子１０が発振しやすくなり、所定時間経過後は、伸長コイル２２０とともに可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることで発振周波数の可変範囲を広くすることができる。
【００５５】
なお、伸長コイル２２０のインダクタンス値（第２のインダクタンス値）は、伸長コイル２００のインダクタンス値（第１のインダクタンス値）よりも小さくするのが望ましい。このようにすれば、発振回路１の起動時に、伸長コイル２２０と回路容量によるＬＣ発振（異常発振）が起こりにくくなるとともに、ＳＡＷ共振子１０と回路容量による発振が成長して安定した後は、発振周波数の可変範囲を広くすることができる。
【００５６】
３．第３実施形態
図６は、第３実施形態の発振回路の構成例を示す図である。第３実施形態の発振回路１は、伸長コイル２００と並列に抵抗２３０が接続されるとともに、伸長コイル２２０と並列に抵抗２４０が接続されている点のみが図４に示した第２実施形態の発振回路１と異なる。図６において、図４と同じ構成には同じ符号を付しており、その説明を省略する。
【００５７】
抵抗２３０（第１の抵抗の一例）は、ダンピング抵抗あるいはＱダンプ抵抗と呼ばれ、伸長コイル２００の実効Ｑ値を下げる役割を果たす。同様に、抵抗２４０（第２の抵抗の一例）は、ダンピング抵抗あるいはＱダンプ抵抗と呼ばれ、伸長コイル２２０の実効Ｑ値を下げる役割を果たす。
【００５８】
伸長コイル２００のインダクタンス値を大きくすることで発振周波数の可変範囲を広くすることができるが、インダクタンス値が大きくなると、この伸長コイル２００と回路容量によるＬＣ発振周波数が低くなるため、ＮＭＯＳスイッチ３０がオフした瞬間に、このＬＣ発振が起こる可能性がある。そこで、本実施形態では、抵抗２３０を伸長コイル２００に並列に接続することで、伸長コイル２００の実効Ｑ値が下がり、これにより伸長コイル２００と回路容量によるＬＣ発振が起こりにくくなっている。
【００５９】
また、伸長コイル２２０のインダクタンス値は小さくできるため、発振回路１の起動時に、伸長コイル２２０と回路容量によるＬＣ発振は起こりにくいが、本実施形態では、抵抗２４０を伸長コイル２２０に並列に接続することで、伸長コイル２２０の実効Ｑ値が下がり、このＬＣ発振がさらに起こりにくくなっている。
【００６０】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００６１】
共振子としては、例えば、ＳＡＷ共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子などを用いることができる。
【００６２】
共振子の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。
【００６３】
共振子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００６４】
また、スイッチング素子としては、バイポーラトランジスター、電界効果トランジスター（ＦＥＴ：Field Effect Transistor）、金属酸化膜型電界効果トランジスター（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）、サイリスター等を用いることができる。
【００６５】
また、本実施形態では、電圧制御型ＳＡＷ発振回路を例に挙げて説明したが、本発明は、発振ループにインダクタンス素子と可変容量素子が設けられた任意の発振回路に適用することができる。
【００６６】
また、本発明は、発振回路を含む発振器に適用することができる。本発明の発振器としては、特に限定されないが、圧電発振器（水晶発振器等）、ＳＡＷ発振器、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、温度補償型発振器（ＴＣＸＯ等）、恒温型発振器（ＯＣＸＯ等）、シリコン発振器、原子発振器等が挙げられる。
【００６７】
また、本発明は、発振回路を含む電子機器に適用することができる。本発明の電子機器としては、特に限定されないが、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【００６８】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００６９】
１ 発振回路、１０ ＳＡＷ共振子、２０ 増幅回路、３０ ＮＭＯＳスイッチ、４０ インバーター回路、５０ 遅延回路、５２ 抵抗、５４ コンデンサー、５６ コンパレーター、５８ 定電圧発生回路、２００ 伸長コイル、２０２ 可変容量ダイオード、２０４ 抵抗、２０６ コンデンサー、２０８ コンデンサー、２１０ ＮＰＮトランジスター、２１２ 抵抗、２２０ 伸長コイル、２３０ 抵抗、２４０ 抵抗
【技術分野】
【０００１】
本発明は、発振回路、発振器、電子機器及び発振回路の起動方法に関する。
【背景技術】
【０００２】
制御電圧に応じて発振周波数を変化させることができる電圧制御型発振器（ＶＣＯ：Voltage Controlled Oscillator）が広く知られており、様々な用途に使用されている。周波数安定度の高い水晶振動子を用いた電圧制御型水晶発振器（ＶＣＸＯ：Voltage Controlled X’tal Oscillator）や弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振子を用いた電圧制御型ＳＡＷ発振器（ＶＣＳＯ：Voltage Controlled SAW Oscillator）等が様々な用途に使用されている。ＶＣＸＯは周波数安定度が高く、ＶＣＳＯは高い発振周波数が得られるため、用途に応じてこれらの発振器が使い分けられている。これらの発振器では、水晶振動子やＳＡＷ共振子等の共振子の一端に可変容量素子を接続することで、共振子の共振周波数と反共振周波数の間で可変容量素子の容量値に応じた周波数で発振させることができる。共振周波数と反共振周波数の差が小さい場合、即ち、ＶＣＯとしての周波数可変範囲が狭い場合、ＶＣＯとしての周波数可変範囲を広げる目的で、共振子に直列にインダクタンス素子（伸長コイル）を挿入する場合がある。ところが、伸長コイルを挿入することで、本来の発振モード以外に、伸長コイルのインダクタンスＬと回路の容量（可変容量素子の容量等）ＣによるＬＣ発振モードも存在することになり、発振起動時の様々な条件によってはＬＣ発振が選択されてしまい、本来の周波数で発振しない場合がある。
【０００３】
この問題を解決するために、特許文献１では、発振起動時のみ、可変容量回路によって、水晶振動子の負荷容量を異常発振が起こりにくい負荷容量に設定することで異常発振を防止する手法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の手法では、可変容量回路の設定が必要となるだけでなく、伸長コイルのインダクタンス値によっては大きな容量値が必要となり、実装面積やコストが大幅に増加する場合もある。
【０００６】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、インダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることが可能な発振回路、発振器、電子機器及び発振回路の起動方法を提供することができる。
【課題を解決するための手段】
【０００７】
（１）本発明は、共振子と、前記共振子の一端から他端への帰還経路、前記帰還経路に設けられている第１のインダクタンス素子、前記帰還経路に設けられ、前記第１のインダクタンス素子と直列に設けられている可変容量素子、を有している増幅回路と、前記第１のインダクタンス素子と前記可変容量素子とを含む回路部に対して並列に設けられているスイッチング素子と、を含んでいることを特徴とする発振回路である。
【０００８】
本発明によれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、スイッチング素子をオンにして第１のインダクタンス素子を帰還経路から外すことにより、第１のインダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることができる。また、共振子による本来の発振が安定した後は、スイッチング素子をオフにして第１のインダクタンス素子を帰還経路に入れることで発振周波数の可変範囲を広くすることができる。
【０００９】
また、本発明によれば、スイッチング素子をオフにすると第１のインダクタンス素子と一緒に可変容量素子も帰還経路に入るので、スイッチング素子がオンからオフに切り換わる瞬間の帰還経路のリアクタンスの変化量を可変容量素子の分だけ小さくすることができる。従って、スイッチング素子がオンからオフに切り換わる瞬間の発振周波数の変動量をより小さく抑えることができる。
【００１０】
（２）この発振回路は、前記スイッチング素子のオンオフを制御する信号を遅延させる遅延回路をさらに含むようにしてもよい。
【００１１】
このようにすれば、遅延回路に応じた所定時間が経過した時に、スイッチング素子のオン／オフを自動的に切り替えることができる。例えば、電源電圧を遅延回路に入力することで、電源電圧が立ち上がってから所定時間後にスイッチング素子がオンからオフに切り換わるようにすることができる。
【００１２】
（３）この発振回路において、前記増幅回路は、前記第１のインダクタンス素子に対して並列又は直列に設けられている第１の抵抗をさらに含むようにしてもよい。
【００１３】
このようにすれば、第１のインダクタンス素子の実効Ｑ値が下がり、スイッチング素子がオンからオフに切り換わった後の第１のインダクタンス素子に起因する異常発振を効果的に抑えることができる。
【００１４】
（４）この発振回路において、前記増幅回路は、前記共振子の出力信号を増幅する増幅素子を含み、前記増幅素子と前記スイッチング素子とは、１つの集積回路チップに内蔵されているようにしてもよい。
【００１５】
このようにすれば、スイッチング素子の代わりとなるスイッチ部品が不要になり、部品点数を減らすことができる。
【００１６】
（５）この発振回路において、前記増幅回路は、前記帰還経路上に、前記回路部と直列に設けられている第２のインダクタンス素子を含むようにしてもよい。
【００１７】
このようにすれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、共振子の実効抵抗値が下がり共振子が発振しやすくなるとともに、共振子による本来の発振が安定した後は、スイッチング素子をオフにして第１のインダクタンス素子と第２のインダクタンス素子を帰還経路に入れることで発振周波数の可変範囲を効率的に広くすることができる。
【００１８】
（６）この発振回路において、前記第２のインダクタンス素子は、前記第１のインダクタンス素子よりもインダクタンス値が小さいようにしてもよい。
【００１９】
このようにすれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、第２のインダクタンス素子に起因して発生する起動時の異常発振を抑えることができる。
【００２０】
（７）この発振回路において、前記増幅回路は、前記第２のインダクタンス素子と並列又は直列に設けられている第２の抵抗をさらに含むようにしてもよい。
【００２１】
このようにすれば、第２のインダクタンス素子の実効Ｑ値が下がり、第２のインダクタンス素子に起因する異常発振を効果的に抑えることができる。
【００２２】
（８）本発明は、上記のいずれかの発振回路を含むことを特徴とする発振器である。
【００２３】
（９）本発明は、上記のいずれかの発振回路を含むことを特徴とする電子機器である。
【００２４】
（１０）本発明は、共振子と、前記共振子の一端から他端への帰還経路を有し、前記帰還経路においてインダクタンス素子と可変容量素子が直列に設けられている増幅回路と、を含む発振回路の起動方法であって、電源を投入後、所定期間は、前記インダクタンス素子と前記可変容量素子とを含む回路部の両端を短絡させ、前記所定期間経過後、前記回路部の短絡を解除することを特徴とする発振回路の起動方法である。
【００２５】
「インダクタンス素子と可変容量素子とを含む回路部の両端を短絡させる」とは、当該回路部の両端の間の抵抗値が厳密に０Ωである必要はなく、インダクタンス素子や可変容量素子が実質機能しなくなる程度に低抵抗または低インピーダンスであれば良い。例えば、当該回路部の両端の間にスイッチング素子（ＭＯＳトランジスター等）を設け、当該スイッチング素子をオンすることにより、当該回路部の両端を短絡させ、当該スイッチング素子をオフすることにより、当該回路部の両端の短絡を解除させてもよい。
【００２６】
本発明によれば、電源電圧が立ち上がってから共振子による本来の発振が成長して安定するまでは、第１のインダクタンス素子を帰還経路から外すことにより、第１のインダクタンス素子に起因して発生する起動時の異常発振を効率的に抑えることができる。また、共振子による本来の発振が安定した後は、第１のインダクタンス素子を帰還経路に入れることで発振周波数の可変範囲を広くすることができる。
【００２７】
また、本発明によれば、第１のインダクタンス素子と一緒に可変容量素子も帰還経路に入るので、その前後における帰還経路のリアクタンスの変化量を可変容量素子の分だけ小さくすることができる。従って、発振周波数の変動量をより小さく抑えることができる。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態の発振回路の構成例を示す図。
【図２】遅延回路の構成例を示す図。
【図３】発振回路の起動時の波形の一例を示す図。
【図４】第２実施形態の発振回路の構成例を示す図。
【図５】ＳＡＷ共振子の等価回路を示す図。
【図６】第３実施形態の発振回路の構成例を示す図。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３０】
１．第１実施形態
図１は、第１実施形態の発振回路の構成例を示す図である。本実施形態の発振回路１は、ＳＡＷ共振子１０、増幅回路２０、ＮＭＯＳスイッチ３０、インバーター回路４０、遅延回路５０を含んで構成されている。ただし、本実施形態の発振回路１は、これらの要素の一部を省略したり、他の要素を追加した構成としてもよい。特に、遅延回路５０は、発振回路１の外部に設けてもよい。
【００３１】
増幅回路２０は、ＳＡＷ共振子１０（共振子の一例）の出力端子から入力端子に至る発振ループ（帰還経路）を有し、ＳＡＷ共振子１０の出力信号を増幅して当該発振ループを介してＳＡＷ共振子１０の入力にフィードバックすることで、ＳＡＷ共振子１０の発振を継続させる。
【００３２】
本実施形態では、増幅回路２０は、伸長コイル２００、可変容量ダイオード２０２、抵抗２０４，２１２、コンデンサー２０６，２０８、ＮＰＮトランジスター２１０を含んで構成されている。ただし、増幅回路２０は、これらの要素の一部を省略したり、他の要素を追加した構成としてもよい。
【００３３】
ＮＰＮトランジスター２１０（増幅素子の一例）は、ベース端子がＳＡＷ共振子１０の出力端子に接続されており、コレクター端子には電源電圧Ｖｃｃが供給され、エミッター端子は抵抗２１２を介してグランドに接続されている。
【００３４】
コンデンサー２０６とコンデンサー２０８は、ＮＰＮトランジスター２１０のベース端子とグランドの間に直列に接続されており、コンデンサー２０６とコンデンサー２０８の接続点は、ＮＰＮトランジスター２１０のエミッター端子と接続されている。
【００３５】
このような構成により、ＳＡＷ共振子１０の出力信号は、ＮＰＮトランジスター２１０によって増幅され、ＮＰＮトランジスター２１０のエミッター端子、抵抗２１２、グランドを介した発振ループを伝播してＳＡＷ共振子１０の入力端子に入力される。そして、ＳＡＷ共振子１０がインダクタンス素子として振舞うことで、いわゆるコルピッツ発振回路が形成されている。
【００３６】
さらに、本実施形態の発振回路１では、この発振ループに、伸長コイル２００（第１のインダクタンス素子の一例）と可変容量ダイオード２０２（可変容量素子の一例）が設けられている。具体的には、伸長コイル２００と可変容量ダイオード２０２は、ＳＡＷ共振子１０の入力端子とグランドとの間に直列に接続されている。
【００３７】
そして、可変容量ダイオード２０２のカソードには抵抗２０４を介して制御電圧Ｖｃが供給され、この制御電圧Ｖｃの値に応じて可変容量ダイオード２０２の容量値が変化することで発振周波数が変化する。すなわち、この発振回路１は、電圧制御型ＳＡＷ発振回路として機能する。
【００３８】
伸長コイル２００は、この発振周波数の可変範囲を広げる役割を果たす。伸長コイル２００のインダクタンス値が大きいほど、周波数の可変範囲が広くなるため望ましいが、伸長コイル２００のインダクタンス値が大きいほど、この伸長コイル２００と回路容量によるＬＣ発振周波数が低くなる。すると、増幅回路２０の負性抵抗は周波数の２乗に反比例し、ＬＣ発振周波数が低いほど負性抵抗が大きくなるので、起動時（電源投入時）にＬＣ発振しやすくなる。つまり、ＳＡＷ共振子１０と回路容量による本来の発振周波数の可変範囲を広げるほど、起動時に異常発振しやすくなるという問題がある。
【００３９】
この問題を解決するために、本実施形態では、可変容量ダイオード２０２と伸長コイル２００の直列接続回路（第１のインダクタンス素子と可変容量素子とを含む回路部の一例）と並列に、すなわち、可変容量ダイオード２０２のカソードとグランドの間にＮＭＯＳスイッチ３０（スイッチング素子の一例）のドレイン端子とソース端子がそれぞれ接続されている。そして、発振回路１の起動時には、所定時間だけＮＭＯＳスイッチ３０をオンにすることで、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまで可変容量ダイオード２０２と伸長コイル２００を発振ループから外すことができる。所定時間経過後は、ＮＭＯＳスイッチ３０をオフにすることで、可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることができる。これにより、起動時に異常発振しにくくなるとともに、発振周波数の可変範囲を広くすることができる。
【００４０】
本実施形態では、起動時に所定時間だけＮＭＯＳスイッチ３０をオンにし、所定時間経過後にＮＭＯＳスイッチ３０をオフにするために、電源端子とＮＭＯＳスイッチ３０のゲート端子との間に遅延回路５０とインバーター回路４０が直列に接続されている。遅延回路５０は、電源投入から所定時間経過前はローレベルを出力し、所定時間経過はハイレベルを出力し続ける。そして、インバーター回路４０で論理レベルが反転するので、ＮＭＯＳスイッチ３０は、電源投入から所定時間はオンであり、所定時間経過後は常にオフである。
【００４１】
図２に遅延回路５０の構成例を示す。図２に示す遅延回路５０は、電源端子とコンパレーター５６の非反転入力端子（＋入力端子）の間に、抵抗５２とコンデンサー５４によるＲＣ積分回路が接続され、定電圧発生回路５８が発生する一定電圧Ｖｔｈがコンパレーター５６の反転入力端子（−入力端子）に供給されている。このような構成により、電源が立ち上がった瞬間からＲＣ積分回路の時定数に応じて決まる所定時間が経過するまでは、コンパレーター５６の非反転入力端子（＋入力端子）の電圧がＶｔｈよりも低く、コンパレーター５６の出力レベル（遅延回路５０の出力レベル）はローレベルである。一方、電源投入から所定時間経過後は、コンパレーター５６の非反転入力端子（＋入力端子）の電圧がＶｔｈよりも高くなり、コンパレーター５６の出力レベル（遅延回路５０の出力レベル）はハイレベルになる。
【００４２】
図３は、本実施形態の発振回路１の起動時の波形の一例を示す図である。図３に示すように、時刻０で電源端子に電源電圧Ｖｃｃが供給されると、遅延回路５０に含まれるコンパレーター５６の非反転入力端子（＋入力端子）の電圧が、抵抗５２とコンデンサー５４によるＲＣ積分回路の時定数に応じて徐々に上昇する。そして、所定時間ｔが経過すると、コンパレーター５６の非反転入力端子（＋入力端子）の電圧がＶｔｈと一致する。従って、遅延回路５０の出力レベルは、電源投入後、所定時間ｔが経過するまではローレベル、所定時間ｔが経過した後はハイレベルになる。
【００４３】
その結果、ＮＭＯＳスイッチ３０のゲート電圧は、電源投入後、所定時間ｔが経過するまではハイレベル、所定時間ｔが経過した後はローレベルになる。従って、ＮＭＯＳスイッチ３０は、電源投入後、所定時間ｔが経過するまではオンであり、所定時間ｔが経過した後はオフになる。これにより、電源投入後、所定時間ｔが経過するまでは可変容量ダイオード２０２と伸長コイル２００を発振ループから外し、所定時間ｔが経過した後は可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることができる。
【００４４】
なお、所定時間ｔが、発振回路１の発振（ＮＰＮトランジスター２１０のエミッター端子から出力される発振信号）が安定するのに十分な時間（例えば、５０μｓ〜２００μｓ以上）になるように、一定電圧Ｖｔｈが設定される。
【００４５】
このように、第１実施形態の発振回路１によれば、電源投入後、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまでは、可変容量ダイオード２０２と伸長コイル２００を発振ループから外すことで起動時に異常発振しにくくなり、所定時間経過後は、可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることで発振周波数の可変範囲を広くすることができる。
【００４６】
なお、仮に、電源投入から所定時間経過後に、伸長コイル２００のみが発振ループに入ると発振ループのリアクタンスの変化量は、ωＬ（ωは角周波数、Ｌは伸長コイル２００のインダクタンス値）となる。従って、伸長コイル２００のインダクタンス値が大きいと、ＮＭＯＳスイッチ３０がオンからオフに切り替わる瞬間に発振周波数が大きく変化する。これに対して、本実施形態では、電源投入から所定時間経過後に、伸長コイル２００と一緒に可変容量ダイオード２０２も発振ループに入るので、発振ループのリアクタンスの変化量は、ωＬ−１／（ωＣｖ）（ωは角周波数、Ｌは伸長コイル２００のインダクタンス値、Ｃｖは可変容量ダイオード２０２の容量値）となり、リアクタンスの変化量を小さくすることができる。従って、ＮＭＯＳスイッチ３０がオンからオフに切り替わる時の発振周波数の変動量をより小さく抑えることができる。
【００４７】
なお、増幅回路２０、ＮＭＯＳスイッチ３０、インバーター回路４０を１つのＩＣ（Integrated Circuit）チップ（集積回路チップ）に内蔵して発振回路１を実現してもよい。このようにすれば、ＮＭＯＳスイッチ３０の代わりとなるスイッチ部品が不要になり、部品点数を減らすことができる。さらに、遅延回路５０も当該ＩＣチップに内蔵することで、遅延回路５０をボード上に実装する必要もなくなり、低コスト化することができる。
【００４８】
２．第２実施形態
図４は、第２実施形態の発振回路の構成例を示す図である。第２実施形態の発振回路１は、可変容量ダイオード２０２とＳＡＷ共振子１０の間に伸長コイル２２０が設けられている点のみが図１に示した第１実施形態の発振回路１と異なる。図４において、図１と同じ構成には同じ符号を付しており、その説明を省略する。
【００４９】
伸長コイル２２０（第２のインダクタンス素子の一例）は、発振ループに設けられており、伸長コイル２００とともに発振周波数の可変範囲を広げる役割を果たす。
【００５０】
本実施形態では、発振回路１の起動時には、所定時間だけＮＭＯＳスイッチ３０をオンにすることで、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまで可変容量ダイオード２０２と伸長コイル２００を発振ループから外すが、伸長コイル２２０は発振ループに入っている。
【００５１】
ＳＡＷ共振子１０は図５に示すような等価回路で表され（Ｒ１は等価直列共振抵抗、Ｌ１は等価直列インダクタンス、Ｃ０は等価並列共振容量）、ＳＡＷ共振子１０の実効抵抗Ｒｅ＝Ｒ１×（１＋Ｃ０／ＣＬ）２（ＣＬは負荷容量）で計算される。伸長コイル２２０を発振ループに入れることで、ＳＡＷ共振子１０から見た負荷が誘導性になるので負荷容量ＣＬが負の値となる。そのため、ＳＡＷ共振子１０の実効抵抗Ｒｅが小さくなり、ＳＡＷ共振子１０が発振しやすくなる。
【００５２】
また、この伸長コイル２２０のインダクタンス値をある程度まで小さくしておけば、発振回路１の起動時に、伸長コイル２２０と回路容量によるＬＣ発振（異常発振）は起こりにくく、ＳＡＷ共振子１０と回路容量による発振が成長して安定する。
【００５３】
そして、所定時間経過後は、ＮＭＯＳスイッチ３０をオフにすることで、伸長コイル２２０とともに可変容量ダイオード２０２と伸長コイル２００も発振ループに入れることができる。伸長コイル２００のインダクタンス値を大きくすることで、ＳＡＷ共振子１０と回路容量による発振が安定した後は、発振周波数の可変範囲を十分に広くすることができる。この発振周波数の可変範囲は、伸長コイル２００のインダクタンス値と伸長コイル２２０のインダクタンス値の和で決定される。
【００５４】
このように、第２実施形態の発振回路１によれば、電源投入後、ＳＡＷ共振子１０と回路容量による発振が成長して安定するまでは、可変容量ダイオード２０２と伸長コイル２００を発振ループから外すことで起動時に異常発振しにくくなるとともに伸長コイル２２０を発振ループに入れることでＳＡＷ共振子１０が発振しやすくなり、所定時間経過後は、伸長コイル２２０とともに可変容量ダイオード２０２と伸長コイル２００を発振ループに入れることで発振周波数の可変範囲を広くすることができる。
【００５５】
なお、伸長コイル２２０のインダクタンス値（第２のインダクタンス値）は、伸長コイル２００のインダクタンス値（第１のインダクタンス値）よりも小さくするのが望ましい。このようにすれば、発振回路１の起動時に、伸長コイル２２０と回路容量によるＬＣ発振（異常発振）が起こりにくくなるとともに、ＳＡＷ共振子１０と回路容量による発振が成長して安定した後は、発振周波数の可変範囲を広くすることができる。
【００５６】
３．第３実施形態
図６は、第３実施形態の発振回路の構成例を示す図である。第３実施形態の発振回路１は、伸長コイル２００と並列に抵抗２３０が接続されるとともに、伸長コイル２２０と並列に抵抗２４０が接続されている点のみが図４に示した第２実施形態の発振回路１と異なる。図６において、図４と同じ構成には同じ符号を付しており、その説明を省略する。
【００５７】
抵抗２３０（第１の抵抗の一例）は、ダンピング抵抗あるいはＱダンプ抵抗と呼ばれ、伸長コイル２００の実効Ｑ値を下げる役割を果たす。同様に、抵抗２４０（第２の抵抗の一例）は、ダンピング抵抗あるいはＱダンプ抵抗と呼ばれ、伸長コイル２２０の実効Ｑ値を下げる役割を果たす。
【００５８】
伸長コイル２００のインダクタンス値を大きくすることで発振周波数の可変範囲を広くすることができるが、インダクタンス値が大きくなると、この伸長コイル２００と回路容量によるＬＣ発振周波数が低くなるため、ＮＭＯＳスイッチ３０がオフした瞬間に、このＬＣ発振が起こる可能性がある。そこで、本実施形態では、抵抗２３０を伸長コイル２００に並列に接続することで、伸長コイル２００の実効Ｑ値が下がり、これにより伸長コイル２００と回路容量によるＬＣ発振が起こりにくくなっている。
【００５９】
また、伸長コイル２２０のインダクタンス値は小さくできるため、発振回路１の起動時に、伸長コイル２２０と回路容量によるＬＣ発振は起こりにくいが、本実施形態では、抵抗２４０を伸長コイル２２０に並列に接続することで、伸長コイル２２０の実効Ｑ値が下がり、このＬＣ発振がさらに起こりにくくなっている。
【００６０】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００６１】
共振子としては、例えば、ＳＡＷ共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子などを用いることができる。
【００６２】
共振子の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。
【００６３】
共振子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００６４】
また、スイッチング素子としては、バイポーラトランジスター、電界効果トランジスター（ＦＥＴ：Field Effect Transistor）、金属酸化膜型電界効果トランジスター（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）、サイリスター等を用いることができる。
【００６５】
また、本実施形態では、電圧制御型ＳＡＷ発振回路を例に挙げて説明したが、本発明は、発振ループにインダクタンス素子と可変容量素子が設けられた任意の発振回路に適用することができる。
【００６６】
また、本発明は、発振回路を含む発振器に適用することができる。本発明の発振器としては、特に限定されないが、圧電発振器（水晶発振器等）、ＳＡＷ発振器、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、温度補償型発振器（ＴＣＸＯ等）、恒温型発振器（ＯＣＸＯ等）、シリコン発振器、原子発振器等が挙げられる。
【００６７】
また、本発明は、発振回路を含む電子機器に適用することができる。本発明の電子機器としては、特に限定されないが、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【００６８】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００６９】
１ 発振回路、１０ ＳＡＷ共振子、２０ 増幅回路、３０ ＮＭＯＳスイッチ、４０ インバーター回路、５０ 遅延回路、５２ 抵抗、５４ コンデンサー、５６ コンパレーター、５８ 定電圧発生回路、２００ 伸長コイル、２０２ 可変容量ダイオード、２０４ 抵抗、２０６ コンデンサー、２０８ コンデンサー、２１０ ＮＰＮトランジスター、２１２ 抵抗、２２０ 伸長コイル、２３０ 抵抗、２４０ 抵抗
【特許請求の範囲】
【請求項１】
共振子と、
前記共振子の一端から他端への帰還経路、前記帰還経路に設けられている第１のインダクタンス素子、前記帰還経路に設けられ、前記第１のインダクタンス素子と直列に設けられている可変容量素子、を有している増幅回路と、
前記第１のインダクタンス素子と前記可変容量素子とを含む回路部に対して並列に設けられているスイッチング素子と、
を含んでいることを特徴とする発振回路。
【請求項２】
請求項１において、
前記スイッチング素子のオンオフを制御する信号を遅延させる遅延回路をさらに含むことを特徴とする発振回路。
【請求項３】
請求項１または２において、
前記増幅回路は、前記第１のインダクタンス素子に対して並列又は直列に設けられている第１の抵抗をさらに含むことを特徴とする発振回路。
【請求項４】
請求項１乃至３のいずれか一項において、
前記増幅回路は、前記共振子の出力信号を増幅する増幅素子を含み、
前記増幅素子と前記スイッチング素子とは、１つの集積回路チップに内蔵されていることを特徴とする発振回路。
【請求項５】
請求項１乃至４のいずれか一項において、
前記増幅回路は、前記帰還経路上に、前記回路部と直列に設けられている第２のインダクタンス素子を含むことを特徴とする発振回路。
【請求項６】
請求項５において、
前記第２のインダクタンス素子は、前記第１のインダクタンス素子よりもインダクタンス値が小さいことを特徴とする発振回路。
【請求項７】
請求項５または６において、
前記増幅回路は、前記第２のインダクタンス素子と並列又は直列に設けられている第２の抵抗をさらに含むことを特徴とする発振回路。
【請求項８】
請求項１乃至７のいずれか一項に記載の発振回路を含むことを特徴とする発振器。
【請求項９】
請求項１乃至７のいずれか一項に記載の発振回路を含むことを特徴とする電子機器。
【請求項１０】
共振子と、前記共振子の一端から他端への帰還経路を有し、前記帰還経路においてインダクタンス素子と可変容量素子が直列に設けられている増幅回路と、を含む発振回路の起動方法であって、
電源を投入後、所定期間は、前記インダクタンス素子と前記可変容量素子とを含む回路部の両端を短絡させ、
前記所定期間経過後、前記回路部の短絡を解除することを特徴とする発振回路の起動方法。
【請求項１】
共振子と、
前記共振子の一端から他端への帰還経路、前記帰還経路に設けられている第１のインダクタンス素子、前記帰還経路に設けられ、前記第１のインダクタンス素子と直列に設けられている可変容量素子、を有している増幅回路と、
前記第１のインダクタンス素子と前記可変容量素子とを含む回路部に対して並列に設けられているスイッチング素子と、
を含んでいることを特徴とする発振回路。
【請求項２】
請求項１において、
前記スイッチング素子のオンオフを制御する信号を遅延させる遅延回路をさらに含むことを特徴とする発振回路。
【請求項３】
請求項１または２において、
前記増幅回路は、前記第１のインダクタンス素子に対して並列又は直列に設けられている第１の抵抗をさらに含むことを特徴とする発振回路。
【請求項４】
請求項１乃至３のいずれか一項において、
前記増幅回路は、前記共振子の出力信号を増幅する増幅素子を含み、
前記増幅素子と前記スイッチング素子とは、１つの集積回路チップに内蔵されていることを特徴とする発振回路。
【請求項５】
請求項１乃至４のいずれか一項において、
前記増幅回路は、前記帰還経路上に、前記回路部と直列に設けられている第２のインダクタンス素子を含むことを特徴とする発振回路。
【請求項６】
請求項５において、
前記第２のインダクタンス素子は、前記第１のインダクタンス素子よりもインダクタンス値が小さいことを特徴とする発振回路。
【請求項７】
請求項５または６において、
前記増幅回路は、前記第２のインダクタンス素子と並列又は直列に設けられている第２の抵抗をさらに含むことを特徴とする発振回路。
【請求項８】
請求項１乃至７のいずれか一項に記載の発振回路を含むことを特徴とする発振器。
【請求項９】
請求項１乃至７のいずれか一項に記載の発振回路を含むことを特徴とする電子機器。
【請求項１０】
共振子と、前記共振子の一端から他端への帰還経路を有し、前記帰還経路においてインダクタンス素子と可変容量素子が直列に設けられている増幅回路と、を含む発振回路の起動方法であって、
電源を投入後、所定期間は、前記インダクタンス素子と前記可変容量素子とを含む回路部の両端を短絡させ、
前記所定期間経過後、前記回路部の短絡を解除することを特徴とする発振回路の起動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７４５１０（Ｐ２０１３−７４５１０Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１２８３８（Ｐ２０１１−２１２８３８）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]