高電圧振幅状態の下での電圧制御発振器(VCO)バッファに対するデバイス信頼性の向上
電圧制御発振器(VCO)バッファのための回路が説明される。回路は、VCOコアと接続されるVCOバッファの入力と接続された第1のキャパシタを含む。回路は、また、VCOバッファの入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタを含む。回路は、さらに、第1のキャパシタと、PMOSトランジスタのゲートとに接続された第1のスイッチを含む。回路は、また、VCOバッファの入力と接続された第3のキャパシタを含む。回路は、さらに、VCOバッファの入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタを含む。回路は、また、第3のキャパシタとNMOSトランジスタのゲートとに接続された第2のスイッチを含む。
【発明の詳細な説明】
【関連出願】
【0001】
本願は、「高電圧振幅状態の下でのVCOバッファに対するデバイス信頼性の向上のための方法および装置」、発明者Chinmaya Mishra,Rajagopalan RangarajanおよびHongyan Yan、2009年6月30日に出願された米国仮出願第61/222,064号に関連するとともに優先権を主張する。
【技術分野】
【0002】
本開示は概ね通信システムに関する。より詳細には、本開示は、高電圧振幅(swing)状態の下での電圧制御発振器(VCO)バッファに対するデバイス信頼性の向上のためのシステムおよび方法に関する。
【背景】
【0003】
ワイヤレス通信システムは、音声、ビデオ、データなどのような様々なタイプの通信コンテントを提供するために広く展開されている。これらのシステムは、1以上の基地局で複数のワイヤレス通信デバイスの同時通信をサポートすることが可能なマルチプル・アクセス・システムでもよい。
【0004】
ワイヤレス通信ネットワーク上のワイヤレス信号の適切な受信および送信のために、ワイヤレス通信デバイスは、1以上の電圧制御発振器(VCO)を使用し、所望の周波数で信号を生成する場合がある。ワイヤレス通信デバイスおよび/またはワイヤレス通信システムの仕様は、発生された信号の振幅(amplitude)がある必要条件を満たすとともに、信号はさらに高レベルの信頼性を維持することを、必要とする場合がある。加えて、ワイヤレス通信デバイスは、バッテリーの使用を作動してもよい。したがって、より少ない電流を使用する電圧制御発振器が有利である。利益は、電圧制御発振器(VCO)の改良および電圧制御発振器に関連する改良を提供することにより実現できる。
【概要】
【0005】
電圧制御発振器(VCO)バッファのための回路が開示される。回路は、VCOバッファの入力に接続される第1のキャパシタを含む。当該入力はVCOコアに接続される。回路は、また、VCOバッファの入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタを含む。回路は、さらに、第1のキャパシタと、PMOSトランジスタのゲートとに接続された第1のスイッチを含む。回路は、また、VCOバッファの入力に接続された第3のキャパシタを含む。回路は、さらに、VCOバッファの入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタを含む。回路は、また、第3のキャパシタと、NMOSトランジスタのゲートとに接続された第2のスイッチを含む。
【0006】
入力の振幅がしきい値振幅未満の場合に、第1のスイッチと第2のスイッチとは、閉じられたポジションにあるとしてもよい。入力の振幅がしきい値振幅より大きい場合に、第1のスイッチと第2のスイッチとは、開いたポジションにあるとしてもよい。PMOSトランジスタのソースは、レール電圧に接続されており、PMOSトランジスタのドレインは、VCOバッファの出力に接続されるとしてもよい。NMOSトランジスタのソースは、グランドに接続されており、NMOSトランジスタのドレインは、VCOバッファの出力に接続されるとしてもよい。
【0007】
第1のスイッチと第2のスイッチとが開いたポジションにある場合、VCOバッファの複数のトランジスタへの入力電圧は減少されてもよく、VCOバッファの複数のトランジスタへの入力電圧は、高VCO振幅モードの間、減少されることを必要とする場合がある。第1のスイッチと第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあるとしてもよい;VCOバッファの複数のトランジスタへの入力電圧は、低VCOモードの間、減少されることを必要としない場合がある。
【0008】
第1のスイッチが閉じられたポジションの場合、第1のキャパシタと第2のキャパシタとは、並列に接続されており、VCOバッファの入力とPMOSトランジスタのゲートとの間のより大きい容量値を生成する。VCOバッファの入力とPMOSトランジスタのゲートとの間のより大きい容量値は、PMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0009】
第1のスイッチが開いたポジションの場合、第2のキャパシタのみがVCOバッファの入力とPMOSトランジスタのゲートとの間にあるとしてもよい。VCOバッファの入力とPMOSトランジスタのゲートとの間のより小さい容量値は、PMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。
【0010】
第2のスイッチが閉じられたポジションの場合、第3のキャパシタと第4のキャパシタとは、並列に接続されており、VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値を生成する。VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値は、NMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0011】
第2のスイッチが開いたポジションの場合、第4のキャパシタのみがVCOバッファの入力とNMOSトランジスタの前記ゲートとの間にあるとしてもよい。VCOバッファの入力とNMOSトランジスタのゲートとの間のより小さい容量値は、NMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。
【0012】
第1のキャパシタは第2のキャパシタより大きいとしてもよく、第3のキャパシタは第4のキャパシタより大きいとしてもよい。回路は、また、PMOSトランジスタのゲートに接続された第5のキャパシタと、第5のキャパシタとグランドとに接続された第3のスイッチと、NMOSトランジスタのゲートに接続された第6のキャパシタと、第6のキャパシタとグランドとに接続された第4のスイッチとをさらに含むとしてもよい。第3のスイッチと第4のスイッチとが閉じられたポジションの場合、第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、NMOSトランジスタ、およびPMOSトランジスタにおけるプロセス変動による振幅変動は、減少されるとしてもよい。VCOコアによって発生された発振電圧の振幅がしきい値より大きい場合に、第3のスイッチと第4のスイッチとは、閉められたポジションにあるとしてもよい。VCOコアによって発生された発振電圧の振幅がしきい値未満の場合に、第3のスイッチと第4のスイッチとは、開いたポジションにあるとしてもよい。
【0013】
第1のスイッチと第2のスイッチとは、第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、比較器によって制御されるとしてもよい。第3のスイッチと第4のスイッチとは、また、第3のスイッチと第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、比較器によって制御されるとしてもよい。
【0014】
電圧制御発振器(VCO)バッファの自動制御のための方法が、また、説明される。発振電圧は、VCOコアを使用して発生される。発振電圧の振幅は、振幅検出器を使用して検出される。発振電圧の振幅は、比較器を使用して、しきい値振幅と比較される。VCOバッファにおける第1のスイッチと第2のスイッチとは、発振電圧の振幅がしきい値振幅未満の場合に、閉じられる。VCOバッファにおける第1のスイッチと第2のスイッチとは、発振電圧の振幅がしきい値振幅より大きい場合に、を開かれる。出力電圧は、VCOバッファを使用して、発振電圧から発生される。
【0015】
VCOバッファにおける第3のスイッチおよび第4のスイッチは、発振電圧の振幅がしきい値振幅未満の場合に、開かれるとしてもよい。VCOバッファにおける第3のスイッチおよび第4のスイッチは、発振電圧の振幅がしきい値振幅より大きい場合に、閉じられるとしてもよい。電圧制御発振器(VCO)バッファは、VCOバッファの入力に接続された第1のキャパシタを含むとしてもよい。当該入力はVCOコアに接続されるとしてもよい。VCOバッファは、また、VCOバッファの入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタを含むとしてもよい。第1のスイッチは、第1のキャパシタとPMOSトランジスタのゲートとに接続されるとしてもよい。VCOバッファは、VCOバッファの入力に接続された第3のキャパシタをさらに含むとしてもよい。VCOバッファは、また、VCOバッファの入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタを含むとしてもよい。第2のスイッチは、第3のキャパシタとNMOSトランジスタのゲートとに接続されるとしてもよい。
【0016】
発振電圧は、VCOバッファの複数のトランジスタへ印加されてもよい。第1のスイッチと第2のスイッチとが開いたポジションにある場合、VCOバッファの複数のトランジスタに印加される発振電圧は減少されるとしてもよい。第1のスイッチと第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあるとしてもよい。VCOバッファの複数のトランジスタへの入力電圧は、高VCO振幅モードの間、減少されることを必要としてもよい。
【0017】
第1のスイッチと第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあるとしてもよい。VCOバッファの複数のトランジスタへの入力電圧は、低VCOモードの間、減少されることを必要としないとしてもよい。第1のスイッチが閉じられたポジションの場合、第1のキャパシタと第2のキャパシタとは、並列に接続されており、VCOバッファの入力とPMOSトランジスタのゲートとの間の単一のより大きい容量値を生成するとしてもよい。VCOバッファの入力とPMOSトランジスタのゲートとの間のより大きい容量値は、PMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0018】
第1のスイッチが開いたポジションの場合、第2のキャパシタのみがVCOバッファの入力とPMOSトランジスタのゲートとの間にあるとしてもよい。VCOバッファの入力とPMOSトランジスタのゲートとの間のより小さい容量値は、PMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。第2のスイッチが閉じられたポジションの場合、第3のキャパシタと第4のキャパシタとは、並列に接続されており、VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値を生成するとしてもよい。VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値は、NMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0019】
第2のスイッチが開いたポジションの場合、第4のキャパシタのみがVCOバッファの入力とNMOSトランジスタのゲートとの間にあるとしてもよい。VCOバッファの入力とNMOSトランジスタのゲートとの間のより小さい容量値は、NMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。第1のキャパシタは第2のキャパシタより大きいとしてもよい、第3のキャパシタは第4のキャパシタより大きいとしてもよい。VCOバッファは、また、PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、第5のキャパシタとグランドとに接続された第3のスイッチと、NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、第6のキャパシタとグランドとに接続された第4のスイッチとを含むとしてもよい。
【0020】
第3のスイッチと第4のスイッチとが閉じられたポジションの場合、第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、NMOSトランジスタ、およびPMOSトランジスタにおけるプロセス変動による振幅変動は、減少されるとしてもよい。第1のスイッチと第2のスイッチとは比較器によって制御されるとしてもよい。比較器は、第1のスイッチと第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較するとしてもよい。第3のスイッチと第4のスイッチとは比較器によって制御されるとしてもよい。比較器は、第3のスイッチと第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較するとしてもよい。
【0021】
電圧制御発振器バッファを持つワイヤレスデバイスが記述される。ワイヤレスデバイスは、VCOコアを使用して発振電圧を発生するための手段と、振幅検出器を使用して発振電圧の振幅を決定するための手段と、比較器を使用して、発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、発振電圧の振幅がしきい値振幅未満の場合、VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるための手段と、発振電圧の振幅がしきい値振幅より大きい場合、VCOバッファにおける第1のスイッチと第2のスイッチとを開くための手段と、VCOバッファを使用して、発振電圧から出力電圧を発生するための手段とを含む。
【0022】
電圧制御発振器バッファのためのコンピュータプログラムプロダクトが、また、記述される。コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を含む。命令は、VCOコアを使用して発振電圧を発生するためのコードと、振幅検出器を使用して発振電圧の振幅を決定するためのコードと、比較器を使用して、発振電圧の振幅と、しきい値振幅とを比較するためのコードと、発振電圧の振幅がしきい値振幅未満の場合、VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるためのコードと、発振電圧の振幅がしきい値振幅より大きい場合、VCOバッファにおける第1のスイッチと第2のスイッチとを開くためのコードと、VCOバッファを使用して、発振電圧から出力電圧を発生するためのコードとを含む。
【図面の簡単な説明】
【0023】
【図1】図1は、複数のワイヤレスデバイスを備えたワイヤレス通信システムを示す。
【図2】図2は、セルラー無線トランシーバを例証するブロック図である。
【図3】図3は、電圧制御発振器(VCO)コアおよび電圧制御発振器(VCO)バッファ部を例証する回路図である。
【図4】図4は、ある電圧制御発振器(VCO)バッファ部の電圧振幅を例証する回路図である。
【図5】図5は、本システムおよび方法における使用のための電圧制御発振器(VCO)バッファ部を例証する他の回路図である。
【図6】図6は、本システムおよび方法における使用のための高振幅モード(HS)スイッチを例証する回路図である。
【図7】図7は、本システムおよび方法における使用のための電圧制御発振器(VCO)バッファ部の他の構成を例証する回路図である。
【図8】図8は、本システムおよび方法における使用のための逆(inverse)高振幅モード(HS)スイッチを例証刷る回路図である。
【図9】図9は、電圧制御発振器(VCO)バッファにおける複数の高振幅モード(HS)スイッチの自動制御を例証するブロック図である。
【図10】図10は、電圧制御発振器(VCO)に対するデバイス信頼性の向上のための方法100を例示するフロー図である。
【図11】図11は、本開示にしたがって構成されるワイヤレスデバイス内に含まれるいくらかのコンポーネントを例証する。
【詳細な説明】
【0024】
図1は、複数のワイヤレスデバイスを備えたワイヤレス通信システム100を示す。ワイヤレスデバイスは、基地局102、ワイヤレス通信デバイス104などでもよい。基地局102は、1以上のワイヤレス通信デバイス104と通信するステーションである。基地局102は、アクセスポイント、ブロードキャスト送信器、ノードB、発展型ノードBなどの機能性のいくつかまたはすべて、として示されてもよく、および、を含むとしてもよい。それぞれの基地局102は、特定の地理的エリアに対する通信カバレッジを提供する。用語「セル」は、基地局102および/またはその用語が使用される文脈に依存するそのカバレッジエリアを指すことができる。
【0025】
ワイヤレス通信デバイス104は、さらに、ターミナル、アクセスターミナル、ユーザ機器(UE)、モバイルデバイス、加入者ユニット、ステーションなどの機能性のいくつかまたはすべて、として示されてもよく、および、を含むとしてもよい。ワイヤレス通信デバイス104は、セルラー電話、携帯情報端末(PDA)、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルド・デバイス、ラップトップ・コンピュータなどでもよい。ワイヤレス通信デバイス104は、アンテナ110を使用して、任意の与えられた時間に、ダウンリンク(DL)108および/またはアップリンク(UL)106上の、ゼロ、1、または複数の基地局102と通信するとしてもよい。ダウンリンク108(またはフォワードリンク)は、基地局102からワイヤレス通信デバイス104への通信リンクを示し、アップリンク106(またはリバースリンク)は、ワイヤレス通信デバイス104から基地局102への通信リンクを示す。
【0026】
ワイヤレス通信デバイスは、セルラー無線トランシーバ105を含むとしてもよい。セルラー無線トランシーバ105は、アンテナ110を使用して信号の送信および受信を促進することができる。セルラー無線トランシーバ105は、図2に関して以下で付加的に詳細に議論される。セルラー無線トランシーバ105は1以上の電圧制御発振機(VCO)コア120を含むとしてもよい。セルラー無線トランシーバは、さらに、1以上の電圧制御発振機(VCO)バッファ118を含むとしてもよい。電圧制御発振器(VCO)コア120および電圧制御発振器(VCO)バッファ118は、図3に関して以下で付加的に詳細に議論される。
【0027】
ワイヤレス通信システム100は、利用可能異システムリソース(例えば帯域および送信電力)を共有することによって複数のユーザと通信することをサポート可能なマルチプル・アクセス・システムであるとしてもよい。そのようなマルチプル・アクセス・システムの例は、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)、周波数分割多元接続(周波数分割多元接続)システム、直交周波数分割多元接続(OFDMA)システムおよび空間分割多元接続(SDMA)システムを含む。
【0028】
図2は、セルラー無線トランシーバ205を例証するブロック図である。図2のセルラー無線トランシーバ205は、図1のセルラー無線トランシーバ105の一構成としてもよい。セルラー無線トランシーバ205は、ワイヤレス通信デバイス104に含まれるとしてもよい。セルラー無線トランシーバ205は、アンテナ210に接続されるとしてもよい。アンテナ210は、ワイヤレス通信を送信および受信するために使用されるとしてもよい。デュプレクサ212は、単一チャネルの上の双方向通信を可能にするとしてもよい。言い換えれば、デュプレクサ212は、送信信号(Tx)209から受信信号(Rx)209を分離するとしてもよい。
【0029】
受信信号(Rx)209は、受信信号(Rx)チェーン213のために、セルラー無線トランシーバ205上のデュプレクサ212を通じて受信されるとしてもよい。受信信号(Rx)チェーン213は、レシーバ214を含むとしてもよい。レシーバ214によって受信信号(Rx)209を適切に受信およびデコードするために、受信信号(Rx)チェーン213は、受信信号(Rx)の局部発振器(LO)216を含むとしてもよい。受信信号(Rx)の局部発振器(LO)216は、受信信号(Rx)209の周波数で発振するとしてもよい。受信信号(Rx)の局部発振器(LO)216の周波数は、電圧制御発振器(VCO)バッファ218aおよび受信信号(Rx)位相ロックループ(PLL)222aを備える受信信号(Rx)電圧制御発振器(VCO)220aによって発生されるとしてもよい。受信信号(Rx)位相ロックループ(PLL)222aは、リファレンス信号の位相に固定された関係を持つ信号を発生する制御システムでもよい。電圧制御発振器(VCO)220と電圧制御発振器(VCO)バッファ218とは、図3−8に関して以下でさらに詳細に議論される。
【0030】
受信信号(Rx)チェーン213は、受信信号(Rx)電圧制御発振器(VCO)コントローラ219を含むとしてもよい。受信信号(Rx)で何津制御発振器(VCO)コントローラ219は、受信信号(Rx)電圧制御発振器220aを制御するために使用されるとしてもよい。例えば、受信信号(Rx)電圧制御発振器(VCO)コントローラ219は、制御信号217aを使用して適切なように受信信号(Rx)電圧制御発振器(VCO)220aによって発生された周波数を調節するとしてもよい。受信信号(Rx)電圧制御発振器(VCO)コントローラ219は、受信信号(Rx)電圧制御発振器(VCO)220aを微細にチューンするため、または、新しいワイヤレス通信システム100のために新しい周波数へ移動するために、受信信号(Rx)電圧制御発振器(VCO)220aによって発生された周波数を調節するとしてもよい。
【0031】
セルラー無線トランシーバ205は、送信信号(Tx)チェーン215を使用して送信のために送信信号(Tx)211を用意するとしてもよい。送信信号(Tx)チェーン215は、トランスミッタ226を含むとしてもよい。送信信号(Tx)211は、デュプレクサ212へトランスミッタ226によって出力されるとしてもよい。適切に送信信号(Tx)211をエンコードおよび送信するために、送信信号(Tx)チェーン215は、送信信号(Tx)局部発振器(LO)224を含むとしてもよい。送信信号(Tx)局部発振器(LO)224は、送信の周波数で発振するとしてもよい。一構成において、送信信号(Tx)局部発振器(LO)224は、電圧制御発振器(VCO)バッファ218bと送信信号(Tx)位相ロックループ(PLL)222bとを備えた送信信号(Tx)電圧制御発振器(VCO)220bによって発生された周波数で発振するとしてもよい。送信信号(Tx)位相ロックループ(PLL)222bは、リファレンス信号の位相に固定された関係を持つ信号を発生する制御システムとしてもよい。
【0032】
送信信号(Tx)チェーン215は、送信信号(Tx)電圧制御発振器(VCO)コントローラ221を含むとしてもよい。送信信号(Tx)電圧制御発振器(VCO)コントローラ221は、送信信号(Tx)電圧制御発振器(VCO)220bを制御するために使用されるとしてもよい。例えば、送信信号(Tx)電圧制御発振器(VCO)コントローラ221は、制御信号217bを使用して適切なように送信信号(Tx)電圧制御発振器(VCO)220bによって生成された周波数に調節するとしてもよい。送信信号(Tx)電圧制御発振器(VCO)コントローラ221は、送信信号(Tx)電圧制御発振器(VCO)220bを微細にチューンするため、または、新しいワイヤレス通信システム100のために新しい周波数へ移動するために、送信信号(Tx)電圧制御発振器(VCO)220bによって発生された周波数を調節するとしてもよい。
【0033】
図3は、電圧制御発振器(VCO)コア320および電圧制御発振器(VCO)バッファ318を例証する回路図である。図3の電圧制御発振器(VCO)コア320は、図2の受信信号(Rx)電圧制御発振器(VCO)220aおよび/または送信信号(Tx)電圧制御発振器(VCO)220bの一構成であってもよい。電圧制御発振器(VCO)コア320は、グランドへ接続されたM1 334のソースと、電圧制御発振器(VCO)コア320の出力Vtank- 332へ接続されたM1 334のドレインとを持つ、第1のn型金属酸化膜半導体(NMOS)電界効果トランジスタM1 334を含むとしてもよい。M1 334のゲートは、電圧制御発振器(VCO)コア320の出力Vtank+ 340へ接続されるとしてもよい。電圧制御発振器(VCO)コア320は、グランドへ接続されるM2 338のソースと、出力Vtank+ 340へ接続されるM2 338のドレインとを持つ、第2のNMOSトランジスタM2 338を含むとしてもよい。M2 338のゲートは、出力Vtank- 332へ接続されるとしてもよい。
【0034】
電圧制御発振器(VCO)コア320は、さらに、ポジティブ・レールVddへ接続されるM3 330のソースと、電圧制御発振器(VCO)コア320の出力Vtank- 332へ接続されるM3 330のドレインとを持つ、第1のp型金属酸化膜半導体(PMOS)電界効果トランジスタM3 330を含むとしてもよい。M3 330のゲートは、出力Vtank+ 340へ接続されるとしてもよい。電圧制御発振器(VCO)コア320は、さらに、Vddへ接続されるM4 342のソースと、出力Vtank+ 340へ接続されるM4 342のドレインと、出力Vtank- 332へ接続されるM4 342のゲートとを持つ、第2のPMOSトランジスタM4 342を含むとしてもよい。インダクタ/コンダクタ(LC)タンク336は、Vtank+ 340とVtank- 332とを接続するとしてもよい。インダクタ/コンダクタ(LC)タンク336は、発振信号を発生するために設計された共振回路内で連結されるインダクタとキャパシタであるとしてもよい。
【0035】
電圧制御発振器(VCO)コア320の出力は、電圧制御発振器(VCO)バッファ318への入力でもよい。図3の電圧制御発振器(VCO)バッファ318は、図2の受信信号(Rx)電圧制御発振器(VCO)バッファ218aおよび/または送信信号(Tx)電圧制御発振器(VCO)バッファ218bの一構成としてもよい。電圧制御発振器(VCO)バッファ318は、電圧制御発振器(VCO)コア320からのVtank+ 340を受ける電圧制御発振器(VCO)バッファの第1の部分318aと、電圧制御発振器(VCO)コア320からのVtank- 332を受ける電圧制御発振器(VCO)バッファの第2の部分318bとを含むとしてもよい。
【0036】
Vtank+ 340を受ける電圧制御発振器(VCO)バッファの第1の部分318aは、第1のキャパシタ354および第2のキャパシタ358を含むとしてもよい;それぞれのキャパシタは、Vtank+ 340へ接続される。第1のキャパシタ354の他のサイドのノードは、PMOSトランジスタM5 361の直流(DC)バイアス電圧Vp 325bへノードを接続する抵抗器323cを含むとしてもよい。ノードは、さらに、PMOSトランジスタM5 361のゲートへ接続されるとしてもよい。同様に、第2のキャパシタ358の他のサイドのノードは、NMOSトランジスタM6 362のDCバイアス電圧Vn 327bへノードを接続する抵抗器323dを含むとしてもよい。ノードは、さらに、NMOSトランジスタM6 362のゲートに接続されるとしてもよい。M6 362のソースグランドへ接続されるとしてもよく、M6 362のドレインは、電圧制御発振器(VCO)バッファ318の出力Vlo- 360へ接続されるとしてもよい。M5 361のソースは、Vddへ接続されるとしてよく、M5 361のドレインは、出力Vlo- 360へ接続されるとしてもよい。
【0037】
Vtank- 332を受ける電圧制御発振器(VCO)バッファの第2の部分318bは、第3のキャパシタ344と第4のキャパシタ348とを含むとしてもよく、それぞれのキャパシタはVtank- 332へ接続される。第3のキャパシタ344の他のサイドのノードは、Vp 325aへノードを接続する抵抗器323aを含むとしてもよい。ノードは、PMOSトランジスタM7 346のゲートへ第3のキャパシタ344を接続するとしてもよい。同様に、第4のキャパシタ348の他のサイドのノードは、Vn 327aへノードを接続する抵抗器323bを含むとしてもよい。ノードは、さらに、NMOSトランジスタM8 352のゲートへ第4のキャパシタ348を接続するとしてもよい。M8 352のソースは、グランドへ接続されるとしてもよく、M8 352のドレインは、電圧制御発振器(VCO)バッファ318の出力Vlo+ 350へ接続されるとしてもよい。M7 346のソースは、Vddへ接続されるとしてもよく、M7 346のドレインは、出力Vlo+ 350へ接続されるとしてもよい。Vtank+ 340とVtank- 332とは、厳格な位相ノイズ仕様、例えば、CDMAパーソナル通信サービス(PCS)1X帯域およびアドバンスト・ワイヤレス・サービス(AWS)帯域、を満たすための3ボルト(V)差動(differential)ピーク波形を持つとしてもよい。
【0038】
図4は、ある電圧制御発振器(VCO)バッファ部418の電圧振幅を例証する回路図である。図4の電圧制御発振器(VCO)バッファ部418は、図3の電圧制御発振器(VCO)バッファの第2の部分318bの一構成としてもよい。同様の電圧振幅は、図3の電圧制御発振機(VCO)バッファの第1の部分318aに適用してもよい。電圧制御発振器(VCO)バッファ部418は、電圧制御発振器(VCO)コア320からVtank- 432を受けるとしてもよい。Vtank- 432は、第1のキャパシタCa 444および第2のキャパシタCb 448へ接続されるとしてもよい。第1のキャパシタCa 444は、M7 446のゲートに接続されるとしてもよい。第1のキャパシタCa 444は、さらに、抵抗器423aを通じてVp 425に接続されてもよい。第2のキャパシタCb 448は、M8 456のゲートに接続されるとしてもよい。第2のキャパシタCb 448は、抵抗器423bを通じてVn427に接続されてもよい。
【0039】
M7 446のソースは、Vddに接続されるとしてもよい。波形466は例証する場合に、M7 446のゲートの電圧振幅は、3/2Vddと同じくらい高く、−1/2Vddと同じくらい低くてもよい。波形468は例証する場合に、電圧制御発振器(VCO)バッファ418の出力Vlo+ 450に接続される、M7 446のドレインは、Vddと同じくらい高く、0Vと同じくらい低くてもよい。したがって、M7 446のゲートからドレイン(VGD)までの電圧は、3/2Vddと同じくらい高く、−3/2Vddと同じくらい低くてもよい。
【0040】
M8 456のソースは、グランドへ接続されてもよく、M8 456のトレインは、Vlo+ 450に接続されてもよい。波形464は例証する場合に、M8 456のゲートの電圧振幅は、3/2Vddと同じくらい高く、−1/2Vddと同じくらい低くてもよい。M8 456のゲートからドレイン(VGD)への電圧は、3/2Vddと同じくらい高く、−3/2Vddと同じくらい低くてもよい。3/2Vddと同じくらい高い、トランジスタのためのゲートからソース(VGS)またはVGDまでの電圧は、ホットキャリア注入(HCI)とゲート酸化膜ブレークダウンの双方より生じる信頼性の問題を引き起こす。
【0041】
現代のワイヤレス通信システム100において、電流消費はバッテリ寿命を延長するために重要な場合がある。信頼可能オペレーションはさらに重要な場合がある。信頼可能オペレーションは、より深くミクロン以下のプロセスが使用されるほど、挑戦的になる場合がある。電圧振幅がプロセスを使用して調整しないのに対してゲート酸化膜ブレークダウン電圧が行うため、このことは必要である。
【0042】
この問題を解決するために、ある解決は、M7 446およびM8 456に対して厚膜酸化物デバイスを使用することである。しかしながら、厚膜酸化物デバイスは発振ノードに余分な寄生を加える場合があり、それによって、発振器のチューニングレンジを縮小する。余分な寄生は、さらに、より大きな自己容量により電圧制御発振器(VCO)バッファ318のドライブ強度に影響を与える場合がある。したがって、余分な寄生の使用は電流消費に影響する。他の解決は、固定抵抗性または容量性ディバイダ(divider)を使用して、電圧制御発振器(VCO)バッファ318の入力での振幅(swing)を低減する。固定抵抗性または容量性ディバイダの使用は、位相ノイズ(PN)に影響を与える。さらに、固定抵抗性または容量性ディバイダはモード依存の操作性を欠く。このように、電圧制御発振器(VCO)バッファ318のための代替設計は望ましい場合がある。
【0043】
図5は、本システムおよび方法で使用される電圧制御発振器(VCO)バッファ部518を例証する他の回路図である。図5の電圧制御発振器(VCO)バッファ部518は、図3の電圧制御発振器(VCO)バッファの第2の部分318bの一構成としてもよい。図5で使用されるような類似の回路図は、図3の電圧制御発振器(VCO)バッファの第1の部分318aの一構成として使用されてもよい。
【0044】
電圧制御発振器(VCO)バッファ部518は、電圧制御発振器(VCO)コア320からVtank- 532を受けるとしてもよい。Vtank- 532は、第1のキャパシタCa1 544a、第2のキャパシタCa2 544b、第3のキャパシタCb1 548a、および第4のキャパシタCb2 548bに接続されるとしてもよい。Ca1+Ca2は、図4からの第1のキャパシタCa 444と等しいまたはほぼ等しいとしてもよい。同様に、Cb1+Cb2は、図4からの第2のキャパシタCb 448と等しいまたはほぼ等しいとしてもよい。一構成において、Ca1>Ca2でありCb1>Cb2である。トランジスタM7 546およびM8 556のゲートでの電圧振幅が信頼できるレベルに下げられるような方法で、図4からの第1のキャパシタCa 444は、Ca1 544aおよびCa2 544bを形成するように分割されてもよい。同様に、トランジスタM7 546およびM8 556のゲートでの電圧振幅が信頼できるレベルに下げられるような方法で、図4からの第2のキャパシタCb 448は、Cb1 548aおよびCb2 548bを形成するように分割されてもよい。図4からの第1のキャパシタCa 444および第2のキャパシタCb 448は、さらに、PMOS(M7)546およびNMOS(M8)556デバイスのサイズにしたがって、分割されてもよい。
【0045】
図4のように、M7 546のソースはVddに接続されてもよく、M7 546のドレインはVlo+ 550に接続されてもよく、M8 556のドレインはVlo+ 550に接続されてもよく、M8 556のソースはグランドに接続されてもよい。第2のキャパシタCa2 544bは、M7 546のゲートに接続されてもよい。M7 546のゲートは、さらに、抵抗器R 523aを通じてVp 525aに接続されてもよい。第1のキャパシタCa1 544aは、第1の高振幅モード(HS)スイッチ552aによってM7 546のゲートから分離されてもよい。第4のキャパシタCb2 548aは、M8 556のゲートに接続されてもよい。M8 556のゲートは、さらに、抵抗器R 523bを通じてVn 527aに接続されてもよい。第3のキャパシタCb1 548bは、第2の高振幅モード(HS)スイッチ552bによってM8 556のゲートから分離されてもよい。複数の高振幅モード(HS)スイッチ552は、図6に関連して以下でさらに詳細に議論される。
【0046】
複数の高振幅モード(HS)スイッチ552は、低電圧制御発振器(VCO)振幅モードの下で、ターン・オン(または閉)されるとしてもよい。複数の高振幅モード(HS)スイッチ552がターン・オンされた場合、第1のキャパシタCa1 544aは、第2のキャパシタCa2 544bと並列である。複数の高振幅モード(HS)スイッチ552がターン・オンされた場合、第3のキャパシタCb1 548aは、第4のキャパシタCb2 548bと並列である。このように、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合、Vtank- 532とM7 546のゲートとの間の全容量は、Ca1+Ca2であり、Vtank- 532とM8 556のゲートとの間の全容量は、Cb1+Cb2である。より大きな容量値は、より小さな電圧の分割を持つだろう。したがって、M7 546およびM8 556のゲートのそれぞれでのVtank- 532の電圧振幅は、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合に、厳格に影響されないとすることができる。
【0047】
複数の高振幅モード(HS)スイッチ552は、高電圧制御発振器(VCO)振幅モードの下でターン・オフされるとしてもよい。複数の高振幅モード(HS)スイッチ552がターン・オフされた場合、Ca1 544aおよびCb1 548aは、図5の電圧制御発振器(VCO)バッファ部518から有効に取り除かれる。M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、Ca2 544bおよびCb2 548bの容量によってのみ影響される。したがって、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、複数の高振幅モード(HS)スイッチ552がターン・オフされた場合が、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合よりも、より小さい容量によって影響される。より小さい容量は、より大きい電圧の分割を生成する。したがって、複数の高振幅モード(HS)スイッチ552がターン・オフされた場合、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合よりも、かなり減少できる。言い換えれば、高電圧制御発振器(VCO)振幅モードの下で、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、有意因子(significant factor)によって減少できる。低電圧制御発振器(VCO)振幅モードの下で、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、有意因子(significant factor)によって減少されない。複数の高振幅モード(HS)スイッチ552がターン・オフされた場合、電流消費に間接の影響を及ぼす場合のある、電圧制御発振器(VCO)の位相ノイズ(PN)の低下が妨げられる場合がある。
【0048】
図5の複数の高振幅モード(HS)スイッチ552が、電圧制御発振器(VCO)コア320の出力と電圧制御発振器(VCO)バッファ318の入力との間に示されるが、複数の高振幅モード(HS)スイッチ552は、電圧制御発振器(VCO)バッファ318を除き、回路内で振幅制御のために同様に使用されてもよい。
【0049】
図6は、本システムおよび方法における使用のための高振幅モード(HS)スイッチ652を例証する回路図である。図6の高振幅モード(HS)スイッチ652は、図5の複数の高振幅モード(HS)スイッチ552の一構成としてもよい。交流電流(AC)連結キャパシタンスの品質係数(Q)を下げないために、高振幅モード(HS)スイッチ652がON(閉じられた)位置にある場合に、高振幅モード(HS)スイッチ552は、トランスミッションゲート構造を使用して実現されることができ、有限の抵抗を引き下げる。
【0050】
図6に示されるように、高振幅モード(HS)スイッチ652は、高振幅モードスイッチング制御HS 672にも接続されている抵抗器655に接続されたPMOSトランジスタ651のゲート、高振幅モード(HS)スイッチ652の入力657に接続されたPMOSトランジスタ651のドレイン、高振幅モード(HS)スイッチ652の出力659に接続されたPMOSトランジスタ651のソースを持つPMOSトランジスタ651を使用して実装されるとしてもよい。高振幅モード(HS)スイッチ652は、相補的高振幅モードスイッチング制御HS ̄674にも接続されている抵抗器653に接続されたNMOSトランジスタ649のゲートを持つNMOSトランジスタ649をさらに含むとしてもよい。NMOSトランジスタ649のドレインは、高振幅モード(HS)スイッチ652の出力659に接続されるとしてもよく、NMOSトランジスタ649のソースは、高振幅モード(HS)スイッチ652の入力657に接続されるとしてもよい。
【0051】
図7は、本システムおよび方法における使用のための電圧制御発振器(VCO)バッファ部718の他の構成を例示する回路図である。図7の電圧制御発振器(VCO)バッファ部718は、図3の電圧制御発振器(VCO)バッファの第2の部分318bの一構成としてもよい。図7で使用されるもののような類似の回路図は、図3の電圧制御発振器(VCO)バッファの第1の部分318aの一構成として使用されてもよい。
【0052】
電圧制御発振器(VCO)バッファ部718は、電圧制御発振器(VCO)コア320からVtank- 732を受けるとしてもよい。Vtank- 732は、第1のキャパシタCa1 744a、第2のキャパシタCa2 744b、第3のキャパシタCb1 748a、および第4のキャパシタCb2 748bに接続されるとしてもよい。第2のキャパシタCa2 744bはM7 746のゲートに接続されてもよく、第4のキャパシタCb2 748bはM8 756のゲートに接続されてもよい。M7 746のゲートは、さらに、抵抗器R 723aを通じてVp 725aに接続されてもよい。M8のゲートは、さらに、抵抗器R 723aを通じてVp 725aに接続されてもよい。M8 756のゲートは、さらに、抵抗器R 723bを通じてVn 727aに接続されてもよい。
【0053】
M7 746のソースはVddに接続されてもよく、M7 746のドレインは、電圧制御発振器(VCO)バッファ部718の出力Vlo+ 750に接続されてもよい。M8 756のソースは、グランドに接続されてもよく、M8 756のドレインは、Vlo+ 750に接続されてもよい。第1のキャパシタCa1 744aは、第1の高振幅モード(HS)スイッチ752aに接続されてもよい。第1の高振幅モード(HS)スイッチ752aは、さらに、M7 746のゲートに接続されてもよい。第4のキャパシタCb2 748bは、第2の高振幅モード(HS)スイッチ752bに接続に接続されてもよい。第2の高振幅モード(HS)スイッチ752bは、さらに、M8 756のゲートに接続されてもよい。複数の高振幅モード(HS)スイッチ752は、図6に関連して先に議論された。
【0054】
第5のキャパシタCc 764は、M7 746のゲートと、第1の逆高振幅モード(HS)スイッチ771aとに接続されてもよい。第1の逆高振幅モード(HS)スイッチ771aは、さらに、グランドに接続されてもよい。第6のキャパシタCd 766は、M8 756のゲートと、第2の逆高振幅モード(HS)スイッチ771bとに接続されてもよい。第2の逆高振幅モード(HS)スイッチ771bは、さらに、グランドに接続されてもよい。複数の逆高振幅モード(HS)スイッチ771は、図8に関連して以下でさらに詳細に議論される。
【0055】
複数の高振幅モード(HS)スイッチ752は、高電圧制御発振器(VCO)振幅モードの下でターン・オフ(または開)されてもよい。複数の逆高振幅モード(HS)スイッチ771は、それとともに、高電圧制御発振器(VCO)振幅モードの下でターン・オン(または閉)されてもよい。複数の逆高振幅モード(HS)スイッチ771がONの場合の高電圧制御発振器(VCO)振幅モード中に、第5のキャパシタCc 764と第6のキャパシタCd 766とは、それぞれグランドに接続される。そのうえ、電圧分割は、今、キャパシタンスの比にのみ依存するであろうから、第5のキャパシタCc 764と第6のキャパシタCd 766とは、トランジスタデバイスにおけるプロセス変動のよる振幅変動を低減することができる。第5のキャパシタCc 764と第6のキャパシタCd 766との使用は、電圧制御発振器(VCO)コア220に余分なキャパシタンスを加え、したがって注意深く考慮される必要がある。低電圧制御発振器(VCO)振幅モード中に、複数の高振幅モード(HS)スイッチ752はターン・オンされてもよく、複数の逆高振幅モード(HS)スイッチ771は、ターン・オフされてもよい。したがって、低電圧制御発振器(VCO)振幅モード中に、第5のキャパシタCc 764と第6のキャパシタCd 766とは、電圧振幅に著しく影響を与えない。
【0056】
図8は、本システムおよび方法における使用のための逆高振幅モード(HS)スイッチ871を例証する回路図である。図8の逆高振幅モード(HS)スイッチ871は、図7の複数の逆高振幅モード(HS)スイッチ771の一構成としてもよい。交流電流(AC)連結キャパシタンスの品質係数(Q)を下げないために、逆高振幅モード(HS)スイッチ871がON(閉じられた)位置にある場合に、逆高振幅モード(HS)スイッチ871は、トランスミッションゲート構造を使用して実現されることができ、有限の抵抗を引き下げる。
【0057】
図8に示されるように、逆高振幅モード(HS)スイッチ871は、相補的高振幅モードスイッチング制御HS ̄ 874にも接続されている抵抗器878に接続されたPMOSトランジスタ886のゲート、逆高振幅モード(HS)スイッチ871の入力880に接続されたPMOSトランジスタ886のドレイン、逆高振幅モード(HS)スイッチ871の出力882に接続されたPMOSトランジスタ886のソースを持つPMOSトランジスタ886を使用して実装されてもよい。逆高振幅モード(HS)スイッチ871は、高振幅モードスイッチング制御HS 872にも接続されている抵抗器876に接続されたNMOSトランジスタ884のゲート、逆高振幅モード(HS)スイッチ871の出力882に接続されているNMOSトランジスタ884のドレイン、および逆高振幅モード(HS)スイッチ871の入力880に接続されているNMOSトランジスタ884のソースを持つNMOSトランジスタ884をさらに含むとしてもよい。
【0058】
図9は、電圧制御発振器(VCO)バッファ918における複数の高振幅モード(HS)スイッチ973の自動制御を例示するブロック図である。電圧制御発振器(VCO)コア920は、発振電圧932を発生するとしてもよい。図9の電圧制御発振器(VCO)コア920は、図3の電圧制御発振器(VCO)コア320の一構成でもよい。振幅検出器958は、発振電圧932の振幅960を検出することができる。次に、比較器962は、発振電圧932の振幅960としきい値振幅968とを比較することができる。振幅960としきい値振幅968との間の比較に基づいて、比較器962は、次に、スイッチ制御970経由で、電圧制御発振器(VCO)バッファ918の部分としての複数の高振幅モード(HS)スイッチ973を自動で制御するとしてもよい。
【0059】
図9の複数の高振幅モード(HS)スイッチ973は、複数の高振幅モード(HS)スイッチ652と複数の逆高振幅モード(HS)スイッチ871との双方を含むとしてもよい。発振電圧932の電圧制御発振器(VCO)振幅が、厳格なPN仕様を満たすように高い場合、複数の高振幅モード(HS)スイッチ973のスイッチング(すなわち、複数の高振幅モード(HS)スイッチ652をオフに、そして、複数の逆高振幅モード(HS)スイッチ871をオンに、ターンすること)は、デバイス信頼性を改善することができる。さらに、複数の高振幅モード(HS)スイッチ973のスイッチングは、PN性能を改善することができ、したがって電流消費に間接の影響を及ぼす。
【0060】
電圧制御発振器(VCO)バッファ918は、電圧制御発振器(VCO)コア920から発振電圧932を受けるとしてもよい。電圧制御発振器(VCO)バッファ918は、次に、出力電圧950を出力するとしてもよい。電圧制御発振器(VCO)バッファ918における複数の高振幅モード(HS)スイッチ973の使用は、高電圧振幅の下で優れた位相ノイズ性能を提供するとともに、信頼性の要件を満たす利点を備えることができる。さらに、複数の高振幅モード(HS)スイッチ973の使用は、要求される電流を縮小することができる。電圧制御発振器(VCO)バッファ918における複数の高振幅モード(HS)スイッチ973の構成は、信頼性問題がより適切な、より小さな加工寸法技術へ運ばれるとしてもよい。複数の高振幅モード(HS)スイッチ973の使用によって、動作モードと性能要件に基づいて、デバイスへの電圧振幅のプログラム可能性は達成できる。
【0061】
複数の高振幅モード(HS)スイッチ973の使用は、さらに、検出された電圧制御発振器(VCO)振幅960の機能として、電圧制御発振器(VCO)コア920と電圧制御発振器(VCO)バッファ918の入力との間の利得プログラム可能性を許可するとしてもよい。複数の高振幅モード(HS)スイッチ973の使用は、CDMA 1Xモードに制限されない;複数の高振幅モード(HS)スイッチ973は、優れた位相ノイズ性能を要求し続けるだろう高データレート標準(例えばロング・ターム・エボリューション(LTE))のための発展された変調スキームをサポートするより小さな加工寸法技術において、無線の設計に使用されてもよい。複数の高振幅モード(HS)スイッチ973を使用するワイヤレス通信デバイス104の増加される信頼性は、技術が、45ナノメートル(nm)、32nmなどのようなナノメートル寸法処理へ移行すると、さらに、より顕著になる場合がある。
【0062】
図10は、電圧制御発振器(VCO)バッファ318に対するデバイス信頼性を向上させるための方法1000を例証するフロー図である。方法1000は、ワイヤレス通信デバイス104によって実行されるとしてもよい。発振電圧932は、電圧制御発振器(VCO)コア320を使用して発生されるとしてもよい1002。発振電圧932の振幅960は、振幅検出器958を使用して決定されるとしてもよい1004。発振電圧932の振幅960は、次に、比較器962を使用してしきい値振幅968と比較されるとしてもよい1006。
【0063】
発振電圧932の振幅960がしきい値電圧968未満の場合、電圧制御発振器(VCO)バッファ718における複数の高振幅モード(HS)スイッチ752は、閉じられるまたはスイッチオンされるとしてもよい1008。発振電圧932の振幅960がしきい値電圧968未満の場合、電圧制御発振器(VCO)バッファ718における複数の逆高振幅モード(HS)スイッチ771は、開かれるまたはスイッチオフされるとしてもよい1010。発振電圧932の振幅960がしきい値振幅968より大きい場合、電圧制御発振器(VCO)バッファ718における複数の高振幅モード(HS)スイッチは、開かれるまたはスイッチオフされるとしてもよい1012。発振電圧932の振幅960がしきい値振幅968より大きい場合、電圧制御発振器(VCO)バッファ718における複数の逆高振幅モード(HS)スイッチ771は、閉じられるまたはスイッチオンされるとしてもよい1014。発振電圧932は、電圧制御発振器(VCO)バッファ718に印加されるとしてもよい1015。出力電圧950は、次に、電圧制御発振器(VCO)バッファ718を使用して発振電圧932から発生されてもよい1016。出力電圧950は、所望の周波数で発振されることができる。
【0064】
図11は、ワイヤレスデバイス1101内に含まれるとしてもよいいくらかのコンポーネントを例証する。ワイヤレスデバイス1101は、ワイヤレス通信デバイス104でもよく、ここに開示されるような本システムおよび方法を実装してもよい。
【0065】
ワイヤレスデバイス1101は、プロセッサ1103を含む。プロセッサ1103は、汎用シングルまたはマルチ−チップ・マイクロプロセッサ(例えばARM)、専用マイクロプロセッサ(例えばデジタル・シグナル・プロセサ(DSP))、マイクロコントローラ、プログラマブルゲートアレイなどでもよい。プロセッサ1103は、中央処理装置(CPU)と呼ばれてもよい。ただの単一のプロセッサ1103が図11のワイヤレスデバイス1101に示されているが、代替の構成として、複数のプロセッサの組合わせ(例えばARMとDSP)が使用できた。
【0066】
ワイヤレスデバイス1101は、さらに、メモリ1105を含む。1105は、電子情報を格納可能な任意の電子コンポーネントでもよい。メモリ1105は、ランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、磁気ディスク(disk)記憶媒体、光学的記憶媒体、RAMにおけるフラッシュメモリ・デバイス、プロセッサに含まれるオンボード・メモリ、EPROMメモリ、EEPROMメモリ、レジスタなどとして具体化されることができ、それらの組み合わせを含む。
【0067】
データ1107と命令1109とはメモリ1105に記憶されることができる。命令1109は、ここに開示された方法を実現するために、プロセッサ1103によって実行可能としてもよい。命令1109の実行は、メモリ1105に記憶されているデータ1107の使用を必要としてもよい。プロセッサ1103が命令1109を実行する場合、様々な命令の部分1109aはプロセッサ1103にロードされてもよく、様々なデータの一部1107aはプロセッサ1103にロードされてもよい。
【0068】
ワイヤレスデバイス1101は、さらに、トランスミッタ1111およびレシーバ1113を含むことができ、ワイヤレスデバイスへおよびから、信号を送信および受信することが可能である。トランスミッタ1111およびレシーバ1113は、総称してトランシーバ1115と呼ばされてもよい。アンテナ1117は、トランシーバ1115に電気的に接続されてもよい。ワイヤレスデバイス1101は、さらに、複数のトランスミッタ、複数のレシーバ、複数のトランシーバおよび/または複数のアンテナ(図示せず)を含むとしてもよい。
【0069】
ワイヤレスデバイス1101の様々なコンポーネントは、パワーバス、制御信号バス、ステータス信号バス、データバス、などを含んでもよい、1以上のバスによって互いに接続されてもよい。明瞭さのために、バスシステム1119として図11に例証される。
【0070】
ここに記述された技術は、直交多重化スキームに基づく通信システムを含む、様々な通信システムに使用されてもよい。そのような通信システムの例は、直交周波数分割多元接続(OFDMA)システム、シングルキャリア周波数分割多元接続(SC−FDMA)システムなど、を含む。OFDMAシステムは、複数の直交サブキャリアに全システム帯域を分割する変調方式である、直交周波数分割多元(OFDM)を利用する。これらのサブキャリアは、また、トーン、ビンなどと呼ばれるかもしれない。各OFDMで、サブキャリアは、独立して、データで変調されてもよい。SC−FDMAシステムは、システム帯域の全域で分配された複数のサブキャリアで送信するためのinterleaved FDMA(IFDMA)、隣接するサブキャリアのブロックで送信するためのlocalized FDMA(LFDMA)、または、隣接するサブキャリアの複数のブロックで送信するためのenhanced FDMAを利用してもよい。一般に、変調シンボルは、OFDMを用いて周波数ドメインで、および、SC−FDMAを用いて時間ドメインで送信される。
【0071】
用語「決定すること」じゃ。広く様々な行為を包含し、したがって、「決定すること」は、計算すること、処理すること、導出すること、調査すること、探すこと(例えば、テーブル、データベース、または他のデータ構造を探すこと)、確認することなどを含むことができる。また、「決定すること」は、受信すること(例えば情報を受信すること)、アクセスすること(例えばメモリ中のデータをアクセスすること)、などを含むことができる。さらに、「決定すること」は、決めること、選択すること、選ぶこと、確立すること、などを含むことができる。
【0072】
句「に基づく」は、そうでないと明らかに指定していなければ「のみに基づく」を意味しない。言い換えれば、句「に基づく」は、「のみに基づく」と「に少なくとも基づく」との双方を説明する。
【0073】
用語「プロセッサ」は、汎用プロセッサ、中央処理装置(CPU)、マイクロプロセッサ、デジタル・シグナル・プロセッサ(DSP)、コントローラ、マイクロコントローラ、ステート・マシンなどを包含するように、広く解釈されるべきである。いくつかの環境下では、「プロセッサ」は、特定用途向け集積回路(ASIC)、プログラマブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)などを示すとしてもよい。用語「プロセッサ」は、例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと連携する1以上のマイクロプロセッサ、または任意の他のそのような構成のように、複数の処理デバイスの組み合わせを示しとしてもよい。
【0074】
用語「メモリ」は、電子情報を記憶可能な任意の電子コンポーネントを包含するように広く解釈されるべきである。用語のメモリは、ランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、不揮発性ランダム・アクセス・メモリ(NVRAM)、programmable リード・オンリー・メモリ(PROM)、erasable programmable リード・オンリー・メモリ(EPROM)、electrically erasable PROM(EEPROM)、フラッシュメモリ、磁気または光学データストレージ、レジスタなどのような、プロセッサ可読媒体の様々なタイプを示すとしてもよい。もしプロセッサがメモリから情報を読み出す、および/または、メモリへ情報を書き込むことができる場合、メモリはプロセッサと電気的に通信していると言われる。プロセッサに統合されているメモリは、プロセッサと電気的に通信している。
【0075】
用語「命令」および「コード」は、任意のタイプのコンピュータ可読ステートメントを含むように、広く解釈されるべきである。例えば、用語「命令」および「コード」は、1以上のプログラム、ルーチン、サブルーチン、関数、手順などを示すとしてもよい。「命令」および「コード」は、単一のコンピュータ可読ステートメント、または、多数のコンピュータ可読ステートメントを含むとしてもよい。
【0076】
ここに記述された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合わせで実装されてもよい。もしソフトウェアで実装される場合、機能は、コンピュータ可読媒体の1以上の命令として記憶されてもよい。用語「コンピュータ可読媒体」または「コンピュータプログラムプロダクト」は、コンピュータによってアクセス可能な任意の利用可能媒体示す。例として、これに限定されないが、コンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光学的ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、命令またはデータ構造の形式で所望のプログラムコードを運ぶまたは記憶するために使用可能な任意の他の媒体、を含むとしてもよい。ここで使用されるようなディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスクおよびブルーレイディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザで光学的に再生する。
【0077】
ソフトウェアまたは命令は、さらに、伝送媒体を越えて伝送されることができる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、伝送媒体の定義に含まれる。
【0078】
ここに開示される方法は、記述された方法を達成するための1以上のステップまたはアクションを含む。方法のステップおよび/またはアクションは、請求の範囲から外れることなく、互いに交換されてもよい。言い換えれば、ステップまたはアクションの特定の順序が、記述された方法の適切なオペレーションのために必要でなければ、特定のステップおよび/またはアクションの順序および/または使用は、請求の範囲から外れることなく、変更されてもよい。
【0079】
さらに、図9に例証されたような、ここに記述された方法および技術を実行するためのモジュールおよび/または他の適切な手段が、ダウンロードされ、および/または、別の方法でデバイスによって取得されることができることは、認識されるべきである。例えば、ここに記述される方法を実行するための手段の転送を促進するために、デバイスはサーバへ連結されてもよい。代替的に、デバイスが、デバイスへ記憶手段を連結するまたは提供することに関して様々な方法を得ることができることにより、ここに記述される様々な方法は、記憶手段(例えば、ランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、コンパクトディスク(CD)またはフロッピーディスクのような物理記憶媒体など)を通じて提供されることができる。したがって、ここに記述される方法および技術をデバイスに提供するための任意の他の適切な技術が利用可能である。
【0080】
請求項は先で例証された正確な構成およびコンポーネントに制限されないことは理解されるべきである。様々な変更、変化、および変形は、請求の範囲から外れることなく、ここに記述されるシステムの配置、オペレーション、詳細、方法、装置で行なわれるとしてもよい。
【0081】
要求されるのは、次の通りである:
【関連出願】
【0001】
本願は、「高電圧振幅状態の下でのVCOバッファに対するデバイス信頼性の向上のための方法および装置」、発明者Chinmaya Mishra,Rajagopalan RangarajanおよびHongyan Yan、2009年6月30日に出願された米国仮出願第61/222,064号に関連するとともに優先権を主張する。
【技術分野】
【0002】
本開示は概ね通信システムに関する。より詳細には、本開示は、高電圧振幅(swing)状態の下での電圧制御発振器(VCO)バッファに対するデバイス信頼性の向上のためのシステムおよび方法に関する。
【背景】
【0003】
ワイヤレス通信システムは、音声、ビデオ、データなどのような様々なタイプの通信コンテントを提供するために広く展開されている。これらのシステムは、1以上の基地局で複数のワイヤレス通信デバイスの同時通信をサポートすることが可能なマルチプル・アクセス・システムでもよい。
【0004】
ワイヤレス通信ネットワーク上のワイヤレス信号の適切な受信および送信のために、ワイヤレス通信デバイスは、1以上の電圧制御発振器(VCO)を使用し、所望の周波数で信号を生成する場合がある。ワイヤレス通信デバイスおよび/またはワイヤレス通信システムの仕様は、発生された信号の振幅(amplitude)がある必要条件を満たすとともに、信号はさらに高レベルの信頼性を維持することを、必要とする場合がある。加えて、ワイヤレス通信デバイスは、バッテリーの使用を作動してもよい。したがって、より少ない電流を使用する電圧制御発振器が有利である。利益は、電圧制御発振器(VCO)の改良および電圧制御発振器に関連する改良を提供することにより実現できる。
【概要】
【0005】
電圧制御発振器(VCO)バッファのための回路が開示される。回路は、VCOバッファの入力に接続される第1のキャパシタを含む。当該入力はVCOコアに接続される。回路は、また、VCOバッファの入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタを含む。回路は、さらに、第1のキャパシタと、PMOSトランジスタのゲートとに接続された第1のスイッチを含む。回路は、また、VCOバッファの入力に接続された第3のキャパシタを含む。回路は、さらに、VCOバッファの入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタを含む。回路は、また、第3のキャパシタと、NMOSトランジスタのゲートとに接続された第2のスイッチを含む。
【0006】
入力の振幅がしきい値振幅未満の場合に、第1のスイッチと第2のスイッチとは、閉じられたポジションにあるとしてもよい。入力の振幅がしきい値振幅より大きい場合に、第1のスイッチと第2のスイッチとは、開いたポジションにあるとしてもよい。PMOSトランジスタのソースは、レール電圧に接続されており、PMOSトランジスタのドレインは、VCOバッファの出力に接続されるとしてもよい。NMOSトランジスタのソースは、グランドに接続されており、NMOSトランジスタのドレインは、VCOバッファの出力に接続されるとしてもよい。
【0007】
第1のスイッチと第2のスイッチとが開いたポジションにある場合、VCOバッファの複数のトランジスタへの入力電圧は減少されてもよく、VCOバッファの複数のトランジスタへの入力電圧は、高VCO振幅モードの間、減少されることを必要とする場合がある。第1のスイッチと第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあるとしてもよい;VCOバッファの複数のトランジスタへの入力電圧は、低VCOモードの間、減少されることを必要としない場合がある。
【0008】
第1のスイッチが閉じられたポジションの場合、第1のキャパシタと第2のキャパシタとは、並列に接続されており、VCOバッファの入力とPMOSトランジスタのゲートとの間のより大きい容量値を生成する。VCOバッファの入力とPMOSトランジスタのゲートとの間のより大きい容量値は、PMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0009】
第1のスイッチが開いたポジションの場合、第2のキャパシタのみがVCOバッファの入力とPMOSトランジスタのゲートとの間にあるとしてもよい。VCOバッファの入力とPMOSトランジスタのゲートとの間のより小さい容量値は、PMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。
【0010】
第2のスイッチが閉じられたポジションの場合、第3のキャパシタと第4のキャパシタとは、並列に接続されており、VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値を生成する。VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値は、NMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0011】
第2のスイッチが開いたポジションの場合、第4のキャパシタのみがVCOバッファの入力とNMOSトランジスタの前記ゲートとの間にあるとしてもよい。VCOバッファの入力とNMOSトランジスタのゲートとの間のより小さい容量値は、NMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。
【0012】
第1のキャパシタは第2のキャパシタより大きいとしてもよく、第3のキャパシタは第4のキャパシタより大きいとしてもよい。回路は、また、PMOSトランジスタのゲートに接続された第5のキャパシタと、第5のキャパシタとグランドとに接続された第3のスイッチと、NMOSトランジスタのゲートに接続された第6のキャパシタと、第6のキャパシタとグランドとに接続された第4のスイッチとをさらに含むとしてもよい。第3のスイッチと第4のスイッチとが閉じられたポジションの場合、第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、NMOSトランジスタ、およびPMOSトランジスタにおけるプロセス変動による振幅変動は、減少されるとしてもよい。VCOコアによって発生された発振電圧の振幅がしきい値より大きい場合に、第3のスイッチと第4のスイッチとは、閉められたポジションにあるとしてもよい。VCOコアによって発生された発振電圧の振幅がしきい値未満の場合に、第3のスイッチと第4のスイッチとは、開いたポジションにあるとしてもよい。
【0013】
第1のスイッチと第2のスイッチとは、第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、比較器によって制御されるとしてもよい。第3のスイッチと第4のスイッチとは、また、第3のスイッチと第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、比較器によって制御されるとしてもよい。
【0014】
電圧制御発振器(VCO)バッファの自動制御のための方法が、また、説明される。発振電圧は、VCOコアを使用して発生される。発振電圧の振幅は、振幅検出器を使用して検出される。発振電圧の振幅は、比較器を使用して、しきい値振幅と比較される。VCOバッファにおける第1のスイッチと第2のスイッチとは、発振電圧の振幅がしきい値振幅未満の場合に、閉じられる。VCOバッファにおける第1のスイッチと第2のスイッチとは、発振電圧の振幅がしきい値振幅より大きい場合に、を開かれる。出力電圧は、VCOバッファを使用して、発振電圧から発生される。
【0015】
VCOバッファにおける第3のスイッチおよび第4のスイッチは、発振電圧の振幅がしきい値振幅未満の場合に、開かれるとしてもよい。VCOバッファにおける第3のスイッチおよび第4のスイッチは、発振電圧の振幅がしきい値振幅より大きい場合に、閉じられるとしてもよい。電圧制御発振器(VCO)バッファは、VCOバッファの入力に接続された第1のキャパシタを含むとしてもよい。当該入力はVCOコアに接続されるとしてもよい。VCOバッファは、また、VCOバッファの入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタを含むとしてもよい。第1のスイッチは、第1のキャパシタとPMOSトランジスタのゲートとに接続されるとしてもよい。VCOバッファは、VCOバッファの入力に接続された第3のキャパシタをさらに含むとしてもよい。VCOバッファは、また、VCOバッファの入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタを含むとしてもよい。第2のスイッチは、第3のキャパシタとNMOSトランジスタのゲートとに接続されるとしてもよい。
【0016】
発振電圧は、VCOバッファの複数のトランジスタへ印加されてもよい。第1のスイッチと第2のスイッチとが開いたポジションにある場合、VCOバッファの複数のトランジスタに印加される発振電圧は減少されるとしてもよい。第1のスイッチと第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあるとしてもよい。VCOバッファの複数のトランジスタへの入力電圧は、高VCO振幅モードの間、減少されることを必要としてもよい。
【0017】
第1のスイッチと第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあるとしてもよい。VCOバッファの複数のトランジスタへの入力電圧は、低VCOモードの間、減少されることを必要としないとしてもよい。第1のスイッチが閉じられたポジションの場合、第1のキャパシタと第2のキャパシタとは、並列に接続されており、VCOバッファの入力とPMOSトランジスタのゲートとの間の単一のより大きい容量値を生成するとしてもよい。VCOバッファの入力とPMOSトランジスタのゲートとの間のより大きい容量値は、PMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0018】
第1のスイッチが開いたポジションの場合、第2のキャパシタのみがVCOバッファの入力とPMOSトランジスタのゲートとの間にあるとしてもよい。VCOバッファの入力とPMOSトランジスタのゲートとの間のより小さい容量値は、PMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。第2のスイッチが閉じられたポジションの場合、第3のキャパシタと第4のキャパシタとは、並列に接続されており、VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値を生成するとしてもよい。VCOバッファの入力とNMOSトランジスタのゲートとの間のより大きい容量値は、NMOSトランジスタのゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成するとしてもよい。
【0019】
第2のスイッチが開いたポジションの場合、第4のキャパシタのみがVCOバッファの入力とNMOSトランジスタのゲートとの間にあるとしてもよい。VCOバッファの入力とNMOSトランジスタのゲートとの間のより小さい容量値は、NMOSトランジスタのゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成するとしてもよい。第1のキャパシタは第2のキャパシタより大きいとしてもよい、第3のキャパシタは第4のキャパシタより大きいとしてもよい。VCOバッファは、また、PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、第5のキャパシタとグランドとに接続された第3のスイッチと、NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、第6のキャパシタとグランドとに接続された第4のスイッチとを含むとしてもよい。
【0020】
第3のスイッチと第4のスイッチとが閉じられたポジションの場合、第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、NMOSトランジスタ、およびPMOSトランジスタにおけるプロセス変動による振幅変動は、減少されるとしてもよい。第1のスイッチと第2のスイッチとは比較器によって制御されるとしてもよい。比較器は、第1のスイッチと第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較するとしてもよい。第3のスイッチと第4のスイッチとは比較器によって制御されるとしてもよい。比較器は、第3のスイッチと第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、VCOコアによって発生された発振電圧の振幅と、しきい値とを比較するとしてもよい。
【0021】
電圧制御発振器バッファを持つワイヤレスデバイスが記述される。ワイヤレスデバイスは、VCOコアを使用して発振電圧を発生するための手段と、振幅検出器を使用して発振電圧の振幅を決定するための手段と、比較器を使用して、発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、発振電圧の振幅がしきい値振幅未満の場合、VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるための手段と、発振電圧の振幅がしきい値振幅より大きい場合、VCOバッファにおける第1のスイッチと第2のスイッチとを開くための手段と、VCOバッファを使用して、発振電圧から出力電圧を発生するための手段とを含む。
【0022】
電圧制御発振器バッファのためのコンピュータプログラムプロダクトが、また、記述される。コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を含む。命令は、VCOコアを使用して発振電圧を発生するためのコードと、振幅検出器を使用して発振電圧の振幅を決定するためのコードと、比較器を使用して、発振電圧の振幅と、しきい値振幅とを比較するためのコードと、発振電圧の振幅がしきい値振幅未満の場合、VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるためのコードと、発振電圧の振幅がしきい値振幅より大きい場合、VCOバッファにおける第1のスイッチと第2のスイッチとを開くためのコードと、VCOバッファを使用して、発振電圧から出力電圧を発生するためのコードとを含む。
【図面の簡単な説明】
【0023】
【図1】図1は、複数のワイヤレスデバイスを備えたワイヤレス通信システムを示す。
【図2】図2は、セルラー無線トランシーバを例証するブロック図である。
【図3】図3は、電圧制御発振器(VCO)コアおよび電圧制御発振器(VCO)バッファ部を例証する回路図である。
【図4】図4は、ある電圧制御発振器(VCO)バッファ部の電圧振幅を例証する回路図である。
【図5】図5は、本システムおよび方法における使用のための電圧制御発振器(VCO)バッファ部を例証する他の回路図である。
【図6】図6は、本システムおよび方法における使用のための高振幅モード(HS)スイッチを例証する回路図である。
【図7】図7は、本システムおよび方法における使用のための電圧制御発振器(VCO)バッファ部の他の構成を例証する回路図である。
【図8】図8は、本システムおよび方法における使用のための逆(inverse)高振幅モード(HS)スイッチを例証刷る回路図である。
【図9】図9は、電圧制御発振器(VCO)バッファにおける複数の高振幅モード(HS)スイッチの自動制御を例証するブロック図である。
【図10】図10は、電圧制御発振器(VCO)に対するデバイス信頼性の向上のための方法100を例示するフロー図である。
【図11】図11は、本開示にしたがって構成されるワイヤレスデバイス内に含まれるいくらかのコンポーネントを例証する。
【詳細な説明】
【0024】
図1は、複数のワイヤレスデバイスを備えたワイヤレス通信システム100を示す。ワイヤレスデバイスは、基地局102、ワイヤレス通信デバイス104などでもよい。基地局102は、1以上のワイヤレス通信デバイス104と通信するステーションである。基地局102は、アクセスポイント、ブロードキャスト送信器、ノードB、発展型ノードBなどの機能性のいくつかまたはすべて、として示されてもよく、および、を含むとしてもよい。それぞれの基地局102は、特定の地理的エリアに対する通信カバレッジを提供する。用語「セル」は、基地局102および/またはその用語が使用される文脈に依存するそのカバレッジエリアを指すことができる。
【0025】
ワイヤレス通信デバイス104は、さらに、ターミナル、アクセスターミナル、ユーザ機器(UE)、モバイルデバイス、加入者ユニット、ステーションなどの機能性のいくつかまたはすべて、として示されてもよく、および、を含むとしてもよい。ワイヤレス通信デバイス104は、セルラー電話、携帯情報端末(PDA)、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルド・デバイス、ラップトップ・コンピュータなどでもよい。ワイヤレス通信デバイス104は、アンテナ110を使用して、任意の与えられた時間に、ダウンリンク(DL)108および/またはアップリンク(UL)106上の、ゼロ、1、または複数の基地局102と通信するとしてもよい。ダウンリンク108(またはフォワードリンク)は、基地局102からワイヤレス通信デバイス104への通信リンクを示し、アップリンク106(またはリバースリンク)は、ワイヤレス通信デバイス104から基地局102への通信リンクを示す。
【0026】
ワイヤレス通信デバイスは、セルラー無線トランシーバ105を含むとしてもよい。セルラー無線トランシーバ105は、アンテナ110を使用して信号の送信および受信を促進することができる。セルラー無線トランシーバ105は、図2に関して以下で付加的に詳細に議論される。セルラー無線トランシーバ105は1以上の電圧制御発振機(VCO)コア120を含むとしてもよい。セルラー無線トランシーバは、さらに、1以上の電圧制御発振機(VCO)バッファ118を含むとしてもよい。電圧制御発振器(VCO)コア120および電圧制御発振器(VCO)バッファ118は、図3に関して以下で付加的に詳細に議論される。
【0027】
ワイヤレス通信システム100は、利用可能異システムリソース(例えば帯域および送信電力)を共有することによって複数のユーザと通信することをサポート可能なマルチプル・アクセス・システムであるとしてもよい。そのようなマルチプル・アクセス・システムの例は、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)、周波数分割多元接続(周波数分割多元接続)システム、直交周波数分割多元接続(OFDMA)システムおよび空間分割多元接続(SDMA)システムを含む。
【0028】
図2は、セルラー無線トランシーバ205を例証するブロック図である。図2のセルラー無線トランシーバ205は、図1のセルラー無線トランシーバ105の一構成としてもよい。セルラー無線トランシーバ205は、ワイヤレス通信デバイス104に含まれるとしてもよい。セルラー無線トランシーバ205は、アンテナ210に接続されるとしてもよい。アンテナ210は、ワイヤレス通信を送信および受信するために使用されるとしてもよい。デュプレクサ212は、単一チャネルの上の双方向通信を可能にするとしてもよい。言い換えれば、デュプレクサ212は、送信信号(Tx)209から受信信号(Rx)209を分離するとしてもよい。
【0029】
受信信号(Rx)209は、受信信号(Rx)チェーン213のために、セルラー無線トランシーバ205上のデュプレクサ212を通じて受信されるとしてもよい。受信信号(Rx)チェーン213は、レシーバ214を含むとしてもよい。レシーバ214によって受信信号(Rx)209を適切に受信およびデコードするために、受信信号(Rx)チェーン213は、受信信号(Rx)の局部発振器(LO)216を含むとしてもよい。受信信号(Rx)の局部発振器(LO)216は、受信信号(Rx)209の周波数で発振するとしてもよい。受信信号(Rx)の局部発振器(LO)216の周波数は、電圧制御発振器(VCO)バッファ218aおよび受信信号(Rx)位相ロックループ(PLL)222aを備える受信信号(Rx)電圧制御発振器(VCO)220aによって発生されるとしてもよい。受信信号(Rx)位相ロックループ(PLL)222aは、リファレンス信号の位相に固定された関係を持つ信号を発生する制御システムでもよい。電圧制御発振器(VCO)220と電圧制御発振器(VCO)バッファ218とは、図3−8に関して以下でさらに詳細に議論される。
【0030】
受信信号(Rx)チェーン213は、受信信号(Rx)電圧制御発振器(VCO)コントローラ219を含むとしてもよい。受信信号(Rx)で何津制御発振器(VCO)コントローラ219は、受信信号(Rx)電圧制御発振器220aを制御するために使用されるとしてもよい。例えば、受信信号(Rx)電圧制御発振器(VCO)コントローラ219は、制御信号217aを使用して適切なように受信信号(Rx)電圧制御発振器(VCO)220aによって発生された周波数を調節するとしてもよい。受信信号(Rx)電圧制御発振器(VCO)コントローラ219は、受信信号(Rx)電圧制御発振器(VCO)220aを微細にチューンするため、または、新しいワイヤレス通信システム100のために新しい周波数へ移動するために、受信信号(Rx)電圧制御発振器(VCO)220aによって発生された周波数を調節するとしてもよい。
【0031】
セルラー無線トランシーバ205は、送信信号(Tx)チェーン215を使用して送信のために送信信号(Tx)211を用意するとしてもよい。送信信号(Tx)チェーン215は、トランスミッタ226を含むとしてもよい。送信信号(Tx)211は、デュプレクサ212へトランスミッタ226によって出力されるとしてもよい。適切に送信信号(Tx)211をエンコードおよび送信するために、送信信号(Tx)チェーン215は、送信信号(Tx)局部発振器(LO)224を含むとしてもよい。送信信号(Tx)局部発振器(LO)224は、送信の周波数で発振するとしてもよい。一構成において、送信信号(Tx)局部発振器(LO)224は、電圧制御発振器(VCO)バッファ218bと送信信号(Tx)位相ロックループ(PLL)222bとを備えた送信信号(Tx)電圧制御発振器(VCO)220bによって発生された周波数で発振するとしてもよい。送信信号(Tx)位相ロックループ(PLL)222bは、リファレンス信号の位相に固定された関係を持つ信号を発生する制御システムとしてもよい。
【0032】
送信信号(Tx)チェーン215は、送信信号(Tx)電圧制御発振器(VCO)コントローラ221を含むとしてもよい。送信信号(Tx)電圧制御発振器(VCO)コントローラ221は、送信信号(Tx)電圧制御発振器(VCO)220bを制御するために使用されるとしてもよい。例えば、送信信号(Tx)電圧制御発振器(VCO)コントローラ221は、制御信号217bを使用して適切なように送信信号(Tx)電圧制御発振器(VCO)220bによって生成された周波数に調節するとしてもよい。送信信号(Tx)電圧制御発振器(VCO)コントローラ221は、送信信号(Tx)電圧制御発振器(VCO)220bを微細にチューンするため、または、新しいワイヤレス通信システム100のために新しい周波数へ移動するために、送信信号(Tx)電圧制御発振器(VCO)220bによって発生された周波数を調節するとしてもよい。
【0033】
図3は、電圧制御発振器(VCO)コア320および電圧制御発振器(VCO)バッファ318を例証する回路図である。図3の電圧制御発振器(VCO)コア320は、図2の受信信号(Rx)電圧制御発振器(VCO)220aおよび/または送信信号(Tx)電圧制御発振器(VCO)220bの一構成であってもよい。電圧制御発振器(VCO)コア320は、グランドへ接続されたM1 334のソースと、電圧制御発振器(VCO)コア320の出力Vtank- 332へ接続されたM1 334のドレインとを持つ、第1のn型金属酸化膜半導体(NMOS)電界効果トランジスタM1 334を含むとしてもよい。M1 334のゲートは、電圧制御発振器(VCO)コア320の出力Vtank+ 340へ接続されるとしてもよい。電圧制御発振器(VCO)コア320は、グランドへ接続されるM2 338のソースと、出力Vtank+ 340へ接続されるM2 338のドレインとを持つ、第2のNMOSトランジスタM2 338を含むとしてもよい。M2 338のゲートは、出力Vtank- 332へ接続されるとしてもよい。
【0034】
電圧制御発振器(VCO)コア320は、さらに、ポジティブ・レールVddへ接続されるM3 330のソースと、電圧制御発振器(VCO)コア320の出力Vtank- 332へ接続されるM3 330のドレインとを持つ、第1のp型金属酸化膜半導体(PMOS)電界効果トランジスタM3 330を含むとしてもよい。M3 330のゲートは、出力Vtank+ 340へ接続されるとしてもよい。電圧制御発振器(VCO)コア320は、さらに、Vddへ接続されるM4 342のソースと、出力Vtank+ 340へ接続されるM4 342のドレインと、出力Vtank- 332へ接続されるM4 342のゲートとを持つ、第2のPMOSトランジスタM4 342を含むとしてもよい。インダクタ/コンダクタ(LC)タンク336は、Vtank+ 340とVtank- 332とを接続するとしてもよい。インダクタ/コンダクタ(LC)タンク336は、発振信号を発生するために設計された共振回路内で連結されるインダクタとキャパシタであるとしてもよい。
【0035】
電圧制御発振器(VCO)コア320の出力は、電圧制御発振器(VCO)バッファ318への入力でもよい。図3の電圧制御発振器(VCO)バッファ318は、図2の受信信号(Rx)電圧制御発振器(VCO)バッファ218aおよび/または送信信号(Tx)電圧制御発振器(VCO)バッファ218bの一構成としてもよい。電圧制御発振器(VCO)バッファ318は、電圧制御発振器(VCO)コア320からのVtank+ 340を受ける電圧制御発振器(VCO)バッファの第1の部分318aと、電圧制御発振器(VCO)コア320からのVtank- 332を受ける電圧制御発振器(VCO)バッファの第2の部分318bとを含むとしてもよい。
【0036】
Vtank+ 340を受ける電圧制御発振器(VCO)バッファの第1の部分318aは、第1のキャパシタ354および第2のキャパシタ358を含むとしてもよい;それぞれのキャパシタは、Vtank+ 340へ接続される。第1のキャパシタ354の他のサイドのノードは、PMOSトランジスタM5 361の直流(DC)バイアス電圧Vp 325bへノードを接続する抵抗器323cを含むとしてもよい。ノードは、さらに、PMOSトランジスタM5 361のゲートへ接続されるとしてもよい。同様に、第2のキャパシタ358の他のサイドのノードは、NMOSトランジスタM6 362のDCバイアス電圧Vn 327bへノードを接続する抵抗器323dを含むとしてもよい。ノードは、さらに、NMOSトランジスタM6 362のゲートに接続されるとしてもよい。M6 362のソースグランドへ接続されるとしてもよく、M6 362のドレインは、電圧制御発振器(VCO)バッファ318の出力Vlo- 360へ接続されるとしてもよい。M5 361のソースは、Vddへ接続されるとしてよく、M5 361のドレインは、出力Vlo- 360へ接続されるとしてもよい。
【0037】
Vtank- 332を受ける電圧制御発振器(VCO)バッファの第2の部分318bは、第3のキャパシタ344と第4のキャパシタ348とを含むとしてもよく、それぞれのキャパシタはVtank- 332へ接続される。第3のキャパシタ344の他のサイドのノードは、Vp 325aへノードを接続する抵抗器323aを含むとしてもよい。ノードは、PMOSトランジスタM7 346のゲートへ第3のキャパシタ344を接続するとしてもよい。同様に、第4のキャパシタ348の他のサイドのノードは、Vn 327aへノードを接続する抵抗器323bを含むとしてもよい。ノードは、さらに、NMOSトランジスタM8 352のゲートへ第4のキャパシタ348を接続するとしてもよい。M8 352のソースは、グランドへ接続されるとしてもよく、M8 352のドレインは、電圧制御発振器(VCO)バッファ318の出力Vlo+ 350へ接続されるとしてもよい。M7 346のソースは、Vddへ接続されるとしてもよく、M7 346のドレインは、出力Vlo+ 350へ接続されるとしてもよい。Vtank+ 340とVtank- 332とは、厳格な位相ノイズ仕様、例えば、CDMAパーソナル通信サービス(PCS)1X帯域およびアドバンスト・ワイヤレス・サービス(AWS)帯域、を満たすための3ボルト(V)差動(differential)ピーク波形を持つとしてもよい。
【0038】
図4は、ある電圧制御発振器(VCO)バッファ部418の電圧振幅を例証する回路図である。図4の電圧制御発振器(VCO)バッファ部418は、図3の電圧制御発振器(VCO)バッファの第2の部分318bの一構成としてもよい。同様の電圧振幅は、図3の電圧制御発振機(VCO)バッファの第1の部分318aに適用してもよい。電圧制御発振器(VCO)バッファ部418は、電圧制御発振器(VCO)コア320からVtank- 432を受けるとしてもよい。Vtank- 432は、第1のキャパシタCa 444および第2のキャパシタCb 448へ接続されるとしてもよい。第1のキャパシタCa 444は、M7 446のゲートに接続されるとしてもよい。第1のキャパシタCa 444は、さらに、抵抗器423aを通じてVp 425に接続されてもよい。第2のキャパシタCb 448は、M8 456のゲートに接続されるとしてもよい。第2のキャパシタCb 448は、抵抗器423bを通じてVn427に接続されてもよい。
【0039】
M7 446のソースは、Vddに接続されるとしてもよい。波形466は例証する場合に、M7 446のゲートの電圧振幅は、3/2Vddと同じくらい高く、−1/2Vddと同じくらい低くてもよい。波形468は例証する場合に、電圧制御発振器(VCO)バッファ418の出力Vlo+ 450に接続される、M7 446のドレインは、Vddと同じくらい高く、0Vと同じくらい低くてもよい。したがって、M7 446のゲートからドレイン(VGD)までの電圧は、3/2Vddと同じくらい高く、−3/2Vddと同じくらい低くてもよい。
【0040】
M8 456のソースは、グランドへ接続されてもよく、M8 456のトレインは、Vlo+ 450に接続されてもよい。波形464は例証する場合に、M8 456のゲートの電圧振幅は、3/2Vddと同じくらい高く、−1/2Vddと同じくらい低くてもよい。M8 456のゲートからドレイン(VGD)への電圧は、3/2Vddと同じくらい高く、−3/2Vddと同じくらい低くてもよい。3/2Vddと同じくらい高い、トランジスタのためのゲートからソース(VGS)またはVGDまでの電圧は、ホットキャリア注入(HCI)とゲート酸化膜ブレークダウンの双方より生じる信頼性の問題を引き起こす。
【0041】
現代のワイヤレス通信システム100において、電流消費はバッテリ寿命を延長するために重要な場合がある。信頼可能オペレーションはさらに重要な場合がある。信頼可能オペレーションは、より深くミクロン以下のプロセスが使用されるほど、挑戦的になる場合がある。電圧振幅がプロセスを使用して調整しないのに対してゲート酸化膜ブレークダウン電圧が行うため、このことは必要である。
【0042】
この問題を解決するために、ある解決は、M7 446およびM8 456に対して厚膜酸化物デバイスを使用することである。しかしながら、厚膜酸化物デバイスは発振ノードに余分な寄生を加える場合があり、それによって、発振器のチューニングレンジを縮小する。余分な寄生は、さらに、より大きな自己容量により電圧制御発振器(VCO)バッファ318のドライブ強度に影響を与える場合がある。したがって、余分な寄生の使用は電流消費に影響する。他の解決は、固定抵抗性または容量性ディバイダ(divider)を使用して、電圧制御発振器(VCO)バッファ318の入力での振幅(swing)を低減する。固定抵抗性または容量性ディバイダの使用は、位相ノイズ(PN)に影響を与える。さらに、固定抵抗性または容量性ディバイダはモード依存の操作性を欠く。このように、電圧制御発振器(VCO)バッファ318のための代替設計は望ましい場合がある。
【0043】
図5は、本システムおよび方法で使用される電圧制御発振器(VCO)バッファ部518を例証する他の回路図である。図5の電圧制御発振器(VCO)バッファ部518は、図3の電圧制御発振器(VCO)バッファの第2の部分318bの一構成としてもよい。図5で使用されるような類似の回路図は、図3の電圧制御発振器(VCO)バッファの第1の部分318aの一構成として使用されてもよい。
【0044】
電圧制御発振器(VCO)バッファ部518は、電圧制御発振器(VCO)コア320からVtank- 532を受けるとしてもよい。Vtank- 532は、第1のキャパシタCa1 544a、第2のキャパシタCa2 544b、第3のキャパシタCb1 548a、および第4のキャパシタCb2 548bに接続されるとしてもよい。Ca1+Ca2は、図4からの第1のキャパシタCa 444と等しいまたはほぼ等しいとしてもよい。同様に、Cb1+Cb2は、図4からの第2のキャパシタCb 448と等しいまたはほぼ等しいとしてもよい。一構成において、Ca1>Ca2でありCb1>Cb2である。トランジスタM7 546およびM8 556のゲートでの電圧振幅が信頼できるレベルに下げられるような方法で、図4からの第1のキャパシタCa 444は、Ca1 544aおよびCa2 544bを形成するように分割されてもよい。同様に、トランジスタM7 546およびM8 556のゲートでの電圧振幅が信頼できるレベルに下げられるような方法で、図4からの第2のキャパシタCb 448は、Cb1 548aおよびCb2 548bを形成するように分割されてもよい。図4からの第1のキャパシタCa 444および第2のキャパシタCb 448は、さらに、PMOS(M7)546およびNMOS(M8)556デバイスのサイズにしたがって、分割されてもよい。
【0045】
図4のように、M7 546のソースはVddに接続されてもよく、M7 546のドレインはVlo+ 550に接続されてもよく、M8 556のドレインはVlo+ 550に接続されてもよく、M8 556のソースはグランドに接続されてもよい。第2のキャパシタCa2 544bは、M7 546のゲートに接続されてもよい。M7 546のゲートは、さらに、抵抗器R 523aを通じてVp 525aに接続されてもよい。第1のキャパシタCa1 544aは、第1の高振幅モード(HS)スイッチ552aによってM7 546のゲートから分離されてもよい。第4のキャパシタCb2 548aは、M8 556のゲートに接続されてもよい。M8 556のゲートは、さらに、抵抗器R 523bを通じてVn 527aに接続されてもよい。第3のキャパシタCb1 548bは、第2の高振幅モード(HS)スイッチ552bによってM8 556のゲートから分離されてもよい。複数の高振幅モード(HS)スイッチ552は、図6に関連して以下でさらに詳細に議論される。
【0046】
複数の高振幅モード(HS)スイッチ552は、低電圧制御発振器(VCO)振幅モードの下で、ターン・オン(または閉)されるとしてもよい。複数の高振幅モード(HS)スイッチ552がターン・オンされた場合、第1のキャパシタCa1 544aは、第2のキャパシタCa2 544bと並列である。複数の高振幅モード(HS)スイッチ552がターン・オンされた場合、第3のキャパシタCb1 548aは、第4のキャパシタCb2 548bと並列である。このように、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合、Vtank- 532とM7 546のゲートとの間の全容量は、Ca1+Ca2であり、Vtank- 532とM8 556のゲートとの間の全容量は、Cb1+Cb2である。より大きな容量値は、より小さな電圧の分割を持つだろう。したがって、M7 546およびM8 556のゲートのそれぞれでのVtank- 532の電圧振幅は、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合に、厳格に影響されないとすることができる。
【0047】
複数の高振幅モード(HS)スイッチ552は、高電圧制御発振器(VCO)振幅モードの下でターン・オフされるとしてもよい。複数の高振幅モード(HS)スイッチ552がターン・オフされた場合、Ca1 544aおよびCb1 548aは、図5の電圧制御発振器(VCO)バッファ部518から有効に取り除かれる。M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、Ca2 544bおよびCb2 548bの容量によってのみ影響される。したがって、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、複数の高振幅モード(HS)スイッチ552がターン・オフされた場合が、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合よりも、より小さい容量によって影響される。より小さい容量は、より大きい電圧の分割を生成する。したがって、複数の高振幅モード(HS)スイッチ552がターン・オフされた場合、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、複数の高振幅モード(HS)スイッチ552がターン・オンされた場合よりも、かなり減少できる。言い換えれば、高電圧制御発振器(VCO)振幅モードの下で、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、有意因子(significant factor)によって減少できる。低電圧制御発振器(VCO)振幅モードの下で、M7 546およびM8 556のゲートでのVtank- 532の電圧振幅は、有意因子(significant factor)によって減少されない。複数の高振幅モード(HS)スイッチ552がターン・オフされた場合、電流消費に間接の影響を及ぼす場合のある、電圧制御発振器(VCO)の位相ノイズ(PN)の低下が妨げられる場合がある。
【0048】
図5の複数の高振幅モード(HS)スイッチ552が、電圧制御発振器(VCO)コア320の出力と電圧制御発振器(VCO)バッファ318の入力との間に示されるが、複数の高振幅モード(HS)スイッチ552は、電圧制御発振器(VCO)バッファ318を除き、回路内で振幅制御のために同様に使用されてもよい。
【0049】
図6は、本システムおよび方法における使用のための高振幅モード(HS)スイッチ652を例証する回路図である。図6の高振幅モード(HS)スイッチ652は、図5の複数の高振幅モード(HS)スイッチ552の一構成としてもよい。交流電流(AC)連結キャパシタンスの品質係数(Q)を下げないために、高振幅モード(HS)スイッチ652がON(閉じられた)位置にある場合に、高振幅モード(HS)スイッチ552は、トランスミッションゲート構造を使用して実現されることができ、有限の抵抗を引き下げる。
【0050】
図6に示されるように、高振幅モード(HS)スイッチ652は、高振幅モードスイッチング制御HS 672にも接続されている抵抗器655に接続されたPMOSトランジスタ651のゲート、高振幅モード(HS)スイッチ652の入力657に接続されたPMOSトランジスタ651のドレイン、高振幅モード(HS)スイッチ652の出力659に接続されたPMOSトランジスタ651のソースを持つPMOSトランジスタ651を使用して実装されるとしてもよい。高振幅モード(HS)スイッチ652は、相補的高振幅モードスイッチング制御HS ̄674にも接続されている抵抗器653に接続されたNMOSトランジスタ649のゲートを持つNMOSトランジスタ649をさらに含むとしてもよい。NMOSトランジスタ649のドレインは、高振幅モード(HS)スイッチ652の出力659に接続されるとしてもよく、NMOSトランジスタ649のソースは、高振幅モード(HS)スイッチ652の入力657に接続されるとしてもよい。
【0051】
図7は、本システムおよび方法における使用のための電圧制御発振器(VCO)バッファ部718の他の構成を例示する回路図である。図7の電圧制御発振器(VCO)バッファ部718は、図3の電圧制御発振器(VCO)バッファの第2の部分318bの一構成としてもよい。図7で使用されるもののような類似の回路図は、図3の電圧制御発振器(VCO)バッファの第1の部分318aの一構成として使用されてもよい。
【0052】
電圧制御発振器(VCO)バッファ部718は、電圧制御発振器(VCO)コア320からVtank- 732を受けるとしてもよい。Vtank- 732は、第1のキャパシタCa1 744a、第2のキャパシタCa2 744b、第3のキャパシタCb1 748a、および第4のキャパシタCb2 748bに接続されるとしてもよい。第2のキャパシタCa2 744bはM7 746のゲートに接続されてもよく、第4のキャパシタCb2 748bはM8 756のゲートに接続されてもよい。M7 746のゲートは、さらに、抵抗器R 723aを通じてVp 725aに接続されてもよい。M8のゲートは、さらに、抵抗器R 723aを通じてVp 725aに接続されてもよい。M8 756のゲートは、さらに、抵抗器R 723bを通じてVn 727aに接続されてもよい。
【0053】
M7 746のソースはVddに接続されてもよく、M7 746のドレインは、電圧制御発振器(VCO)バッファ部718の出力Vlo+ 750に接続されてもよい。M8 756のソースは、グランドに接続されてもよく、M8 756のドレインは、Vlo+ 750に接続されてもよい。第1のキャパシタCa1 744aは、第1の高振幅モード(HS)スイッチ752aに接続されてもよい。第1の高振幅モード(HS)スイッチ752aは、さらに、M7 746のゲートに接続されてもよい。第4のキャパシタCb2 748bは、第2の高振幅モード(HS)スイッチ752bに接続に接続されてもよい。第2の高振幅モード(HS)スイッチ752bは、さらに、M8 756のゲートに接続されてもよい。複数の高振幅モード(HS)スイッチ752は、図6に関連して先に議論された。
【0054】
第5のキャパシタCc 764は、M7 746のゲートと、第1の逆高振幅モード(HS)スイッチ771aとに接続されてもよい。第1の逆高振幅モード(HS)スイッチ771aは、さらに、グランドに接続されてもよい。第6のキャパシタCd 766は、M8 756のゲートと、第2の逆高振幅モード(HS)スイッチ771bとに接続されてもよい。第2の逆高振幅モード(HS)スイッチ771bは、さらに、グランドに接続されてもよい。複数の逆高振幅モード(HS)スイッチ771は、図8に関連して以下でさらに詳細に議論される。
【0055】
複数の高振幅モード(HS)スイッチ752は、高電圧制御発振器(VCO)振幅モードの下でターン・オフ(または開)されてもよい。複数の逆高振幅モード(HS)スイッチ771は、それとともに、高電圧制御発振器(VCO)振幅モードの下でターン・オン(または閉)されてもよい。複数の逆高振幅モード(HS)スイッチ771がONの場合の高電圧制御発振器(VCO)振幅モード中に、第5のキャパシタCc 764と第6のキャパシタCd 766とは、それぞれグランドに接続される。そのうえ、電圧分割は、今、キャパシタンスの比にのみ依存するであろうから、第5のキャパシタCc 764と第6のキャパシタCd 766とは、トランジスタデバイスにおけるプロセス変動のよる振幅変動を低減することができる。第5のキャパシタCc 764と第6のキャパシタCd 766との使用は、電圧制御発振器(VCO)コア220に余分なキャパシタンスを加え、したがって注意深く考慮される必要がある。低電圧制御発振器(VCO)振幅モード中に、複数の高振幅モード(HS)スイッチ752はターン・オンされてもよく、複数の逆高振幅モード(HS)スイッチ771は、ターン・オフされてもよい。したがって、低電圧制御発振器(VCO)振幅モード中に、第5のキャパシタCc 764と第6のキャパシタCd 766とは、電圧振幅に著しく影響を与えない。
【0056】
図8は、本システムおよび方法における使用のための逆高振幅モード(HS)スイッチ871を例証する回路図である。図8の逆高振幅モード(HS)スイッチ871は、図7の複数の逆高振幅モード(HS)スイッチ771の一構成としてもよい。交流電流(AC)連結キャパシタンスの品質係数(Q)を下げないために、逆高振幅モード(HS)スイッチ871がON(閉じられた)位置にある場合に、逆高振幅モード(HS)スイッチ871は、トランスミッションゲート構造を使用して実現されることができ、有限の抵抗を引き下げる。
【0057】
図8に示されるように、逆高振幅モード(HS)スイッチ871は、相補的高振幅モードスイッチング制御HS ̄ 874にも接続されている抵抗器878に接続されたPMOSトランジスタ886のゲート、逆高振幅モード(HS)スイッチ871の入力880に接続されたPMOSトランジスタ886のドレイン、逆高振幅モード(HS)スイッチ871の出力882に接続されたPMOSトランジスタ886のソースを持つPMOSトランジスタ886を使用して実装されてもよい。逆高振幅モード(HS)スイッチ871は、高振幅モードスイッチング制御HS 872にも接続されている抵抗器876に接続されたNMOSトランジスタ884のゲート、逆高振幅モード(HS)スイッチ871の出力882に接続されているNMOSトランジスタ884のドレイン、および逆高振幅モード(HS)スイッチ871の入力880に接続されているNMOSトランジスタ884のソースを持つNMOSトランジスタ884をさらに含むとしてもよい。
【0058】
図9は、電圧制御発振器(VCO)バッファ918における複数の高振幅モード(HS)スイッチ973の自動制御を例示するブロック図である。電圧制御発振器(VCO)コア920は、発振電圧932を発生するとしてもよい。図9の電圧制御発振器(VCO)コア920は、図3の電圧制御発振器(VCO)コア320の一構成でもよい。振幅検出器958は、発振電圧932の振幅960を検出することができる。次に、比較器962は、発振電圧932の振幅960としきい値振幅968とを比較することができる。振幅960としきい値振幅968との間の比較に基づいて、比較器962は、次に、スイッチ制御970経由で、電圧制御発振器(VCO)バッファ918の部分としての複数の高振幅モード(HS)スイッチ973を自動で制御するとしてもよい。
【0059】
図9の複数の高振幅モード(HS)スイッチ973は、複数の高振幅モード(HS)スイッチ652と複数の逆高振幅モード(HS)スイッチ871との双方を含むとしてもよい。発振電圧932の電圧制御発振器(VCO)振幅が、厳格なPN仕様を満たすように高い場合、複数の高振幅モード(HS)スイッチ973のスイッチング(すなわち、複数の高振幅モード(HS)スイッチ652をオフに、そして、複数の逆高振幅モード(HS)スイッチ871をオンに、ターンすること)は、デバイス信頼性を改善することができる。さらに、複数の高振幅モード(HS)スイッチ973のスイッチングは、PN性能を改善することができ、したがって電流消費に間接の影響を及ぼす。
【0060】
電圧制御発振器(VCO)バッファ918は、電圧制御発振器(VCO)コア920から発振電圧932を受けるとしてもよい。電圧制御発振器(VCO)バッファ918は、次に、出力電圧950を出力するとしてもよい。電圧制御発振器(VCO)バッファ918における複数の高振幅モード(HS)スイッチ973の使用は、高電圧振幅の下で優れた位相ノイズ性能を提供するとともに、信頼性の要件を満たす利点を備えることができる。さらに、複数の高振幅モード(HS)スイッチ973の使用は、要求される電流を縮小することができる。電圧制御発振器(VCO)バッファ918における複数の高振幅モード(HS)スイッチ973の構成は、信頼性問題がより適切な、より小さな加工寸法技術へ運ばれるとしてもよい。複数の高振幅モード(HS)スイッチ973の使用によって、動作モードと性能要件に基づいて、デバイスへの電圧振幅のプログラム可能性は達成できる。
【0061】
複数の高振幅モード(HS)スイッチ973の使用は、さらに、検出された電圧制御発振器(VCO)振幅960の機能として、電圧制御発振器(VCO)コア920と電圧制御発振器(VCO)バッファ918の入力との間の利得プログラム可能性を許可するとしてもよい。複数の高振幅モード(HS)スイッチ973の使用は、CDMA 1Xモードに制限されない;複数の高振幅モード(HS)スイッチ973は、優れた位相ノイズ性能を要求し続けるだろう高データレート標準(例えばロング・ターム・エボリューション(LTE))のための発展された変調スキームをサポートするより小さな加工寸法技術において、無線の設計に使用されてもよい。複数の高振幅モード(HS)スイッチ973を使用するワイヤレス通信デバイス104の増加される信頼性は、技術が、45ナノメートル(nm)、32nmなどのようなナノメートル寸法処理へ移行すると、さらに、より顕著になる場合がある。
【0062】
図10は、電圧制御発振器(VCO)バッファ318に対するデバイス信頼性を向上させるための方法1000を例証するフロー図である。方法1000は、ワイヤレス通信デバイス104によって実行されるとしてもよい。発振電圧932は、電圧制御発振器(VCO)コア320を使用して発生されるとしてもよい1002。発振電圧932の振幅960は、振幅検出器958を使用して決定されるとしてもよい1004。発振電圧932の振幅960は、次に、比較器962を使用してしきい値振幅968と比較されるとしてもよい1006。
【0063】
発振電圧932の振幅960がしきい値電圧968未満の場合、電圧制御発振器(VCO)バッファ718における複数の高振幅モード(HS)スイッチ752は、閉じられるまたはスイッチオンされるとしてもよい1008。発振電圧932の振幅960がしきい値電圧968未満の場合、電圧制御発振器(VCO)バッファ718における複数の逆高振幅モード(HS)スイッチ771は、開かれるまたはスイッチオフされるとしてもよい1010。発振電圧932の振幅960がしきい値振幅968より大きい場合、電圧制御発振器(VCO)バッファ718における複数の高振幅モード(HS)スイッチは、開かれるまたはスイッチオフされるとしてもよい1012。発振電圧932の振幅960がしきい値振幅968より大きい場合、電圧制御発振器(VCO)バッファ718における複数の逆高振幅モード(HS)スイッチ771は、閉じられるまたはスイッチオンされるとしてもよい1014。発振電圧932は、電圧制御発振器(VCO)バッファ718に印加されるとしてもよい1015。出力電圧950は、次に、電圧制御発振器(VCO)バッファ718を使用して発振電圧932から発生されてもよい1016。出力電圧950は、所望の周波数で発振されることができる。
【0064】
図11は、ワイヤレスデバイス1101内に含まれるとしてもよいいくらかのコンポーネントを例証する。ワイヤレスデバイス1101は、ワイヤレス通信デバイス104でもよく、ここに開示されるような本システムおよび方法を実装してもよい。
【0065】
ワイヤレスデバイス1101は、プロセッサ1103を含む。プロセッサ1103は、汎用シングルまたはマルチ−チップ・マイクロプロセッサ(例えばARM)、専用マイクロプロセッサ(例えばデジタル・シグナル・プロセサ(DSP))、マイクロコントローラ、プログラマブルゲートアレイなどでもよい。プロセッサ1103は、中央処理装置(CPU)と呼ばれてもよい。ただの単一のプロセッサ1103が図11のワイヤレスデバイス1101に示されているが、代替の構成として、複数のプロセッサの組合わせ(例えばARMとDSP)が使用できた。
【0066】
ワイヤレスデバイス1101は、さらに、メモリ1105を含む。1105は、電子情報を格納可能な任意の電子コンポーネントでもよい。メモリ1105は、ランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、磁気ディスク(disk)記憶媒体、光学的記憶媒体、RAMにおけるフラッシュメモリ・デバイス、プロセッサに含まれるオンボード・メモリ、EPROMメモリ、EEPROMメモリ、レジスタなどとして具体化されることができ、それらの組み合わせを含む。
【0067】
データ1107と命令1109とはメモリ1105に記憶されることができる。命令1109は、ここに開示された方法を実現するために、プロセッサ1103によって実行可能としてもよい。命令1109の実行は、メモリ1105に記憶されているデータ1107の使用を必要としてもよい。プロセッサ1103が命令1109を実行する場合、様々な命令の部分1109aはプロセッサ1103にロードされてもよく、様々なデータの一部1107aはプロセッサ1103にロードされてもよい。
【0068】
ワイヤレスデバイス1101は、さらに、トランスミッタ1111およびレシーバ1113を含むことができ、ワイヤレスデバイスへおよびから、信号を送信および受信することが可能である。トランスミッタ1111およびレシーバ1113は、総称してトランシーバ1115と呼ばされてもよい。アンテナ1117は、トランシーバ1115に電気的に接続されてもよい。ワイヤレスデバイス1101は、さらに、複数のトランスミッタ、複数のレシーバ、複数のトランシーバおよび/または複数のアンテナ(図示せず)を含むとしてもよい。
【0069】
ワイヤレスデバイス1101の様々なコンポーネントは、パワーバス、制御信号バス、ステータス信号バス、データバス、などを含んでもよい、1以上のバスによって互いに接続されてもよい。明瞭さのために、バスシステム1119として図11に例証される。
【0070】
ここに記述された技術は、直交多重化スキームに基づく通信システムを含む、様々な通信システムに使用されてもよい。そのような通信システムの例は、直交周波数分割多元接続(OFDMA)システム、シングルキャリア周波数分割多元接続(SC−FDMA)システムなど、を含む。OFDMAシステムは、複数の直交サブキャリアに全システム帯域を分割する変調方式である、直交周波数分割多元(OFDM)を利用する。これらのサブキャリアは、また、トーン、ビンなどと呼ばれるかもしれない。各OFDMで、サブキャリアは、独立して、データで変調されてもよい。SC−FDMAシステムは、システム帯域の全域で分配された複数のサブキャリアで送信するためのinterleaved FDMA(IFDMA)、隣接するサブキャリアのブロックで送信するためのlocalized FDMA(LFDMA)、または、隣接するサブキャリアの複数のブロックで送信するためのenhanced FDMAを利用してもよい。一般に、変調シンボルは、OFDMを用いて周波数ドメインで、および、SC−FDMAを用いて時間ドメインで送信される。
【0071】
用語「決定すること」じゃ。広く様々な行為を包含し、したがって、「決定すること」は、計算すること、処理すること、導出すること、調査すること、探すこと(例えば、テーブル、データベース、または他のデータ構造を探すこと)、確認することなどを含むことができる。また、「決定すること」は、受信すること(例えば情報を受信すること)、アクセスすること(例えばメモリ中のデータをアクセスすること)、などを含むことができる。さらに、「決定すること」は、決めること、選択すること、選ぶこと、確立すること、などを含むことができる。
【0072】
句「に基づく」は、そうでないと明らかに指定していなければ「のみに基づく」を意味しない。言い換えれば、句「に基づく」は、「のみに基づく」と「に少なくとも基づく」との双方を説明する。
【0073】
用語「プロセッサ」は、汎用プロセッサ、中央処理装置(CPU)、マイクロプロセッサ、デジタル・シグナル・プロセッサ(DSP)、コントローラ、マイクロコントローラ、ステート・マシンなどを包含するように、広く解釈されるべきである。いくつかの環境下では、「プロセッサ」は、特定用途向け集積回路(ASIC)、プログラマブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)などを示すとしてもよい。用語「プロセッサ」は、例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと連携する1以上のマイクロプロセッサ、または任意の他のそのような構成のように、複数の処理デバイスの組み合わせを示しとしてもよい。
【0074】
用語「メモリ」は、電子情報を記憶可能な任意の電子コンポーネントを包含するように広く解釈されるべきである。用語のメモリは、ランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、不揮発性ランダム・アクセス・メモリ(NVRAM)、programmable リード・オンリー・メモリ(PROM)、erasable programmable リード・オンリー・メモリ(EPROM)、electrically erasable PROM(EEPROM)、フラッシュメモリ、磁気または光学データストレージ、レジスタなどのような、プロセッサ可読媒体の様々なタイプを示すとしてもよい。もしプロセッサがメモリから情報を読み出す、および/または、メモリへ情報を書き込むことができる場合、メモリはプロセッサと電気的に通信していると言われる。プロセッサに統合されているメモリは、プロセッサと電気的に通信している。
【0075】
用語「命令」および「コード」は、任意のタイプのコンピュータ可読ステートメントを含むように、広く解釈されるべきである。例えば、用語「命令」および「コード」は、1以上のプログラム、ルーチン、サブルーチン、関数、手順などを示すとしてもよい。「命令」および「コード」は、単一のコンピュータ可読ステートメント、または、多数のコンピュータ可読ステートメントを含むとしてもよい。
【0076】
ここに記述された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合わせで実装されてもよい。もしソフトウェアで実装される場合、機能は、コンピュータ可読媒体の1以上の命令として記憶されてもよい。用語「コンピュータ可読媒体」または「コンピュータプログラムプロダクト」は、コンピュータによってアクセス可能な任意の利用可能媒体示す。例として、これに限定されないが、コンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光学的ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、命令またはデータ構造の形式で所望のプログラムコードを運ぶまたは記憶するために使用可能な任意の他の媒体、を含むとしてもよい。ここで使用されるようなディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスクおよびブルーレイディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザで光学的に再生する。
【0077】
ソフトウェアまたは命令は、さらに、伝送媒体を越えて伝送されることができる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、伝送媒体の定義に含まれる。
【0078】
ここに開示される方法は、記述された方法を達成するための1以上のステップまたはアクションを含む。方法のステップおよび/またはアクションは、請求の範囲から外れることなく、互いに交換されてもよい。言い換えれば、ステップまたはアクションの特定の順序が、記述された方法の適切なオペレーションのために必要でなければ、特定のステップおよび/またはアクションの順序および/または使用は、請求の範囲から外れることなく、変更されてもよい。
【0079】
さらに、図9に例証されたような、ここに記述された方法および技術を実行するためのモジュールおよび/または他の適切な手段が、ダウンロードされ、および/または、別の方法でデバイスによって取得されることができることは、認識されるべきである。例えば、ここに記述される方法を実行するための手段の転送を促進するために、デバイスはサーバへ連結されてもよい。代替的に、デバイスが、デバイスへ記憶手段を連結するまたは提供することに関して様々な方法を得ることができることにより、ここに記述される様々な方法は、記憶手段(例えば、ランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、コンパクトディスク(CD)またはフロッピーディスクのような物理記憶媒体など)を通じて提供されることができる。したがって、ここに記述される方法および技術をデバイスに提供するための任意の他の適切な技術が利用可能である。
【0080】
請求項は先で例証された正確な構成およびコンポーネントに制限されないことは理解されるべきである。様々な変更、変化、および変形は、請求の範囲から外れることなく、ここに記述されるシステムの配置、オペレーション、詳細、方法、装置で行なわれるとしてもよい。
【0081】
要求されるのは、次の通りである:
【特許請求の範囲】
【請求項1】
電圧制御発振器(VCO)バッファのための回路において、
前記VCOバッファの入力に接続され、当該入力がVCOコアに接続された、第1のキャパシタと、
前記VCOバッファの前記入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタと、
前記第1のキャパシタと、前記PMOSトランジスタの前記ゲートとに接続された第1のスイッチと、
前記VCOバッファの前記入力に接続された第3のキャパシタと、
前記VCOバッファの前記入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタと、
前記第3のキャパシタと、前記NMOSトランジスタの前記ゲートとに接続された第2のスイッチと
を具備する、回路。
【請求項2】
前記入力の振幅がしきい値振幅未満の場合に、前記第1のスイッチと前記第2のスイッチとは、閉じられたポジションにある、請求項1の回路。
【請求項3】
前記入力の振幅がしきい値振幅より大きい場合に、前記第1のスイッチと前記第2のスイッチとは、開いたポジションにある、請求項1の回路。
【請求項4】
前記PMOSトランジスタのソースは、レール電圧に接続されており、前記PMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項1の回路。
【請求項5】
前記NMOSトランジスタのソースは、グランドに接続されており、前記NMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項1の回路。
【請求項6】
前記第1のスイッチと前記第2のスイッチとが開いたポジションにある場合、前記VCOバッファの複数のトランジスタへの入力電圧は減少される、請求項1の回路。
【請求項7】
前記第1のスイッチと前記第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記高VCO振幅モードの間、減少されることを必要とする、請求項1の回路。
【請求項8】
前記第1のスイッチと前記第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記低VCOモードの間、減少されることを必要としない、請求項1の回路。
【請求項9】
前記第1のスイッチが閉じられたポジションの場合、前記第1のキャパシタと前記第2のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記PMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項1の回路。
【請求項10】
前記第1のスイッチが開いたポジションの場合、前記第2のキャパシタのみが前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記PMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項1の回路。
【請求項11】
前記第2のスイッチが閉じられたポジションの場合、前記第3のキャパシタと前記第4のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記NMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項1の回路。
【請求項12】
前記第2のスイッチが開いたポジションの場合、前記第4のキャパシタのみが前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記NMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項1の回路。
【請求項13】
前記第1のキャパシタは前記第2のキャパシタより大きく、前記第3のキャパシタは前記第4のキャパシタより大きい、請求項1の回路。
【請求項14】
前記PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、
前記第5のキャパシタとグランドとに接続された第3のスイッチと、
前記NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、
前記第6のキャパシタとグランドとに接続された第4のスイッチと
をさらに具備する、請求項1の回路。
【請求項15】
前記第3のスイッチと前記第4のスイッチとが閉じられたポジションの場合、前記第1のキャパシタ、前記第2のキャパシタ、前記第3のキャパシタ、前記第4のキャパシタ、前記NMOSトランジスタ、および前記PMOSトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項14の回路。
【請求項16】
前記VCOコアによって発生された発振電圧の振幅がしきい値より大きい場合に、前記第3のスイッチと前記第4のスイッチとは、閉められたポジションにある、請求項14の回路。
【請求項17】
前記VCOコアによって発生された発振電圧の振幅がしきい値未満の場合に、前記第3のスイッチと前記第4のスイッチとは、開いたポジションにある、請求項14の回路。
【請求項18】
前記第1のスイッチと前記第2のスイッチとは比較器によって制御され、
前記比較器は、前記第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項1の回路。
【請求項19】
前記第3のスイッチと前記第4のスイッチとは比較器によって制御され、
前記比較器は、前記第3のスイッチと前記第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項14の回路。
【請求項20】
電圧制御発振器(VCO)バッファの自動制御のための方法において、
VCOコアを使用して発振電圧を発生することと、
振幅検出器を使用して前記発振電圧の振幅を検出することと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較することと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じることと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くことと、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生すること
を具備する、方法。
【請求項21】
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第3のスイッチおよび第4のスイッチを開くことと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第3のスイッチおよび前記第4のスイッチを閉じることと
をさらに具備する、請求項20の方法。
【請求項22】
前記電圧制御発振器(VCO)バッファは、
前記VCOバッファの入力に接続され、当該入力が前記VCOコアに接続された、第1のキャパシタと、
前記VCOバッファの前記入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタと、
前記VCOバッファの前記入力に接続された第3のキャパシタと、
前記VCOバッファの前記入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタと
を具備し、
前記第1のスイッチは、前記第1のキャパシタと前記PMOSトランジスタの前記ゲートとに接続され、
前記第2のスイッチは、前記第3のキャパシタと前記NMOSトランジスタの前記ゲートとに接続される、
請求項20の方法。
【請求項23】
前記PMOSトランジスタのソースは、レール電圧に接続されており、前記PMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項22の方法。
【請求項24】
前記NMOSトランジスタのソースは、グランドに接続されており、前記NMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項22の方法。
【請求項25】
前記VCOバッファの複数のトランジスタへ、前記発振電圧を印加することをさらに具備する、請求項20の方法。
【請求項26】
前記第1のスイッチと前記第2のスイッチとは、開いたポジションにあり、前記VCOバッファの複数のトランジスタに印加される発振電圧は減少される、請求項25の方法。
【請求項27】
前記第1のスイッチと前記第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記高VCO振幅モードの間、減少されることを必要とする、請求項20の方法。
【請求項28】
前記第1のスイッチと前記第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記低VCOモードの間、減少されることを必要としない、請求項20の方法。
【請求項29】
前記第1のスイッチが閉じられたポジションの場合、前記第1のキャパシタと前記第2のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間の単一のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記PMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項22の方法。
【請求項30】
前記第1のスイッチが開いたポジションの場合、前記第2のキャパシタのみが前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記PMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項22の方法。
【請求項31】
前記第2のスイッチが閉じられたポジションの場合、前記第3のキャパシタと前記第4のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記NMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項22の方法。
【請求項32】
前記第2のスイッチが開いたポジションの場合、前記第4のキャパシタのみが前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記NMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項22の方法。
【請求項33】
前記第1のキャパシタは前記第2のキャパシタより大きく、前記第3のキャパシタは前記第4のキャパシタより大きい、請求項20の方法。
【請求項34】
前記PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、
前記第5のキャパシタとグランドとに接続された第3のスイッチと、
前記NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、
前記第6のキャパシタとグランドとに接続された第4のスイッチと
をさらに具備する、請求項22の方法。
【請求項35】
前記第3のスイッチと前記第4のスイッチとが閉じられたポジションの場合、前記第1のキャパシタ、前記第2のキャパシタ、前記第3のキャパシタ、前記第4のキャパシタ、前記NMOSトランジスタ、および前記PMOSトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項34の方法。
【請求項36】
前記第1のスイッチと前記第2のスイッチとは前記比較器によって制御され、
前記比較器は、前記第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項20の方法。
【請求項37】
前記第3のスイッチと前記第4のスイッチとは前記比較器によって制御され、
前記比較器は、前記第3のスイッチと前記第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項34の方法。
【請求項38】
電圧制御発振器(VCO)バッファを持つワイヤレスデバイスにおいて、
VCOコアを使用して発振電圧を発生するための手段と、
振幅検出器を使用して前記発振電圧の振幅を決定するための手段と、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるための手段と、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くための手段と、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生するための手段と
を具備する、デバイス。
【請求項39】
電圧制御発振器(VCO)バッファのためのコンピュータプログラムプロダクトであり、前記コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を具備し、前記命令は、
VCOコアを使用して発振電圧を発生するためのコードと、
振幅検出器を使用して前記発振電圧の振幅を決定するためのコードと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くためのコードと、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生するためのコードと
を具備する、コンピュータプログラムプロダクト。
【請求項1】
電圧制御発振器(VCO)バッファのための回路において、
前記VCOバッファの入力に接続され、当該入力がVCOコアに接続された、第1のキャパシタと、
前記VCOバッファの前記入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタと、
前記第1のキャパシタと、前記PMOSトランジスタの前記ゲートとに接続された第1のスイッチと、
前記VCOバッファの前記入力に接続された第3のキャパシタと、
前記VCOバッファの前記入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタと、
前記第3のキャパシタと、前記NMOSトランジスタの前記ゲートとに接続された第2のスイッチと
を具備する、回路。
【請求項2】
前記入力の振幅がしきい値振幅未満の場合に、前記第1のスイッチと前記第2のスイッチとは、閉じられたポジションにある、請求項1の回路。
【請求項3】
前記入力の振幅がしきい値振幅より大きい場合に、前記第1のスイッチと前記第2のスイッチとは、開いたポジションにある、請求項1の回路。
【請求項4】
前記PMOSトランジスタのソースは、レール電圧に接続されており、前記PMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項1の回路。
【請求項5】
前記NMOSトランジスタのソースは、グランドに接続されており、前記NMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項1の回路。
【請求項6】
前記第1のスイッチと前記第2のスイッチとが開いたポジションにある場合、前記VCOバッファの複数のトランジスタへの入力電圧は減少される、請求項1の回路。
【請求項7】
前記第1のスイッチと前記第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記高VCO振幅モードの間、減少されることを必要とする、請求項1の回路。
【請求項8】
前記第1のスイッチと前記第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記低VCOモードの間、減少されることを必要としない、請求項1の回路。
【請求項9】
前記第1のスイッチが閉じられたポジションの場合、前記第1のキャパシタと前記第2のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記PMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項1の回路。
【請求項10】
前記第1のスイッチが開いたポジションの場合、前記第2のキャパシタのみが前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記PMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項1の回路。
【請求項11】
前記第2のスイッチが閉じられたポジションの場合、前記第3のキャパシタと前記第4のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記NMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項1の回路。
【請求項12】
前記第2のスイッチが開いたポジションの場合、前記第4のキャパシタのみが前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記NMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項1の回路。
【請求項13】
前記第1のキャパシタは前記第2のキャパシタより大きく、前記第3のキャパシタは前記第4のキャパシタより大きい、請求項1の回路。
【請求項14】
前記PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、
前記第5のキャパシタとグランドとに接続された第3のスイッチと、
前記NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、
前記第6のキャパシタとグランドとに接続された第4のスイッチと
をさらに具備する、請求項1の回路。
【請求項15】
前記第3のスイッチと前記第4のスイッチとが閉じられたポジションの場合、前記第1のキャパシタ、前記第2のキャパシタ、前記第3のキャパシタ、前記第4のキャパシタ、前記NMOSトランジスタ、および前記PMOSトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項14の回路。
【請求項16】
前記VCOコアによって発生された発振電圧の振幅がしきい値より大きい場合に、前記第3のスイッチと前記第4のスイッチとは、閉められたポジションにある、請求項14の回路。
【請求項17】
前記VCOコアによって発生された発振電圧の振幅がしきい値未満の場合に、前記第3のスイッチと前記第4のスイッチとは、開いたポジションにある、請求項14の回路。
【請求項18】
前記第1のスイッチと前記第2のスイッチとは比較器によって制御され、
前記比較器は、前記第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項1の回路。
【請求項19】
前記第3のスイッチと前記第4のスイッチとは比較器によって制御され、
前記比較器は、前記第3のスイッチと前記第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された発振電圧の振幅と、しきい値とを比較する、
請求項14の回路。
【請求項20】
電圧制御発振器(VCO)バッファの自動制御のための方法において、
VCOコアを使用して発振電圧を発生することと、
振幅検出器を使用して前記発振電圧の振幅を検出することと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較することと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じることと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くことと、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生すること
を具備する、方法。
【請求項21】
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第3のスイッチおよび第4のスイッチを開くことと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第3のスイッチおよび前記第4のスイッチを閉じることと
をさらに具備する、請求項20の方法。
【請求項22】
前記電圧制御発振器(VCO)バッファは、
前記VCOバッファの入力に接続され、当該入力が前記VCOコアに接続された、第1のキャパシタと、
前記VCOバッファの前記入力と、p型金属酸化膜半導体電界効果(PMOS)トランジスタのゲートとに接続された第2のキャパシタと、
前記VCOバッファの前記入力に接続された第3のキャパシタと、
前記VCOバッファの前記入力と、n型金属酸化膜半導体電界効果(NMOS)トランジスタのゲートとに接続された第4のキャパシタと
を具備し、
前記第1のスイッチは、前記第1のキャパシタと前記PMOSトランジスタの前記ゲートとに接続され、
前記第2のスイッチは、前記第3のキャパシタと前記NMOSトランジスタの前記ゲートとに接続される、
請求項20の方法。
【請求項23】
前記PMOSトランジスタのソースは、レール電圧に接続されており、前記PMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項22の方法。
【請求項24】
前記NMOSトランジスタのソースは、グランドに接続されており、前記NMOSトランジスタのドレインは、前記VCOバッファの出力に接続される、請求項22の方法。
【請求項25】
前記VCOバッファの複数のトランジスタへ、前記発振電圧を印加することをさらに具備する、請求項20の方法。
【請求項26】
前記第1のスイッチと前記第2のスイッチとは、開いたポジションにあり、前記VCOバッファの複数のトランジスタに印加される発振電圧は減少される、請求項25の方法。
【請求項27】
前記第1のスイッチと前記第2のスイッチとは、高VCO振幅モードの間、開いたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記高VCO振幅モードの間、減少されることを必要とする、請求項20の方法。
【請求項28】
前記第1のスイッチと前記第2のスイッチとは、低VCO振幅モードの間、閉じられたポジションにあり、前記VCOバッファの複数のトランジスタへの入力電圧は、前記低VCOモードの間、減少されることを必要としない、請求項20の方法。
【請求項29】
前記第1のスイッチが閉じられたポジションの場合、前記第1のキャパシタと前記第2のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間の単一のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記PMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項22の方法。
【請求項30】
前記第1のスイッチが開いたポジションの場合、前記第2のキャパシタのみが前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記PMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記PMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項22の方法。
【請求項31】
前記第2のスイッチが閉じられたポジションの場合、前記第3のキャパシタと前記第4のキャパシタとは、並列に接続されており、前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値を生成し、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより大きい容量値は、前記NMOSトランジスタの前記ゲートでより大きい電圧振幅を引き起こすより小さい電圧分割を生成する、
請求項22の方法。
【請求項32】
前記第2のスイッチが開いたポジションの場合、前記第4のキャパシタのみが前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間にあり、
前記VCOバッファの前記入力と前記NMOSトランジスタの前記ゲートとの間のより小さい容量値は、前記NMOSトランジスタの前記ゲートでより小さい電圧振幅を引き起こすより大きな電圧分割を生成する、
請求項22の方法。
【請求項33】
前記第1のキャパシタは前記第2のキャパシタより大きく、前記第3のキャパシタは前記第4のキャパシタより大きい、請求項20の方法。
【請求項34】
前記PMOSトランジスタの前記ゲートに接続された第5のキャパシタと、
前記第5のキャパシタとグランドとに接続された第3のスイッチと、
前記NMOSトランジスタの前記ゲートに接続された第6のキャパシタと、
前記第6のキャパシタとグランドとに接続された第4のスイッチと
をさらに具備する、請求項22の方法。
【請求項35】
前記第3のスイッチと前記第4のスイッチとが閉じられたポジションの場合、前記第1のキャパシタ、前記第2のキャパシタ、前記第3のキャパシタ、前記第4のキャパシタ、前記NMOSトランジスタ、および前記PMOSトランジスタにおけるプロセス変動による振幅変動は、減少される、請求項34の方法。
【請求項36】
前記第1のスイッチと前記第2のスイッチとは前記比較器によって制御され、
前記比較器は、前記第1のスイッチと前記第2のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項20の方法。
【請求項37】
前記第3のスイッチと前記第4のスイッチとは前記比較器によって制御され、
前記比較器は、前記第3のスイッチと前記第4のスイッチとが開いたまたは閉じられたポジションにするべきか決定するために、前記VCOコアによって発生された前記発振電圧の前記振幅と、前記しきい値とを比較する、
請求項34の方法。
【請求項38】
電圧制御発振器(VCO)バッファを持つワイヤレスデバイスにおいて、
VCOコアを使用して発振電圧を発生するための手段と、
振幅検出器を使用して前記発振電圧の振幅を決定するための手段と、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するための手段と、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるための手段と、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くための手段と、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生するための手段と
を具備する、デバイス。
【請求項39】
電圧制御発振器(VCO)バッファのためのコンピュータプログラムプロダクトであり、前記コンピュータプログラムプロダクトは、命令を持つコンピュータ可読媒体を具備し、前記命令は、
VCOコアを使用して発振電圧を発生するためのコードと、
振幅検出器を使用して前記発振電圧の振幅を決定するためのコードと、
比較器を使用して、前記発振電圧の前記振幅と、しきい値振幅とを比較するためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅未満の場合、前記VCOバッファにおける第1のスイッチと第2のスイッチとを閉じるためのコードと、
前記発振電圧の前記振幅が前記しきい値振幅より大きい場合、前記VCOバッファにおける前記第1のスイッチと前記第2のスイッチとを開くためのコードと、
前記VCOバッファを使用して、前記発振電圧から出力電圧を発生するためのコードと
を具備する、コンピュータプログラムプロダクト。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2012−532510(P2012−532510A)
【公表日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願番号】特願2012−517901(P2012−517901)
【出願日】平成22年6月30日(2010.6.30)
【国際出願番号】PCT/US2010/040681
【国際公開番号】WO2011/002941
【国際公開日】平成23年1月6日(2011.1.6)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
【公表日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願日】平成22年6月30日(2010.6.30)
【国際出願番号】PCT/US2010/040681
【国際公開番号】WO2011/002941
【国際公開日】平成23年1月6日(2011.1.6)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
[ Back to top ]