【課題】発振回路内で構成要素を接続するオプションコンダクタの使用を可能とする技術の提供。
【解決手段】発振回路２００は、第１の伝導層内でルーティングコンダクタを介して相互結合されるトランジスタを含む。発振回路はまた、第２の伝導層内に、バラクタ２０３〜２０６、コンデンサ２２１〜２２６、及びオプションコンダクタ２０７、２０８，２１２〜２１６も含む。オプションコンダクタは、トランジスタのうちの１つとコンデンサまたはバラクタとの間の接続の少なくとも一部を形成する。上記発振回路は、第１の伝導層内のルーティングコンダクタを介して前記複数の第１のトランジスタのうちの１つに結合されるインダクタと、該インダクタの第１の部分を形成する、前記第２の伝導層内の第２のオプションコンダクタとをさらに備え得る。 （もっと読む）

【課題】デジタル制御発振器を用いるＰＬＬ回路において高速に引き込みを行う。
【解決手段】ＰＬＬ回路は、当該ＰＬＬ回路の出力を分周する分周手段（１１）と、基準クロック信号と分周手段（１１）の出力信号との位相差を検出する位相検出器（１２）と、位相検出器の出力信号をフィルタリングして、当該フィルタリング結果をデジタル値として出力するループフィルタ（１３）と、デジタル値と固定値とのいずれか１つを選択するセレクタ（１５）と、セレクタ（１５）で選択された値に応じた周波数で発振するデジタル制御発振器（１６）と、スタート信号を受けるまではセレクタ（１５）に対して固定値の選択を指示し、スタート信号を受けてから基準クロック信号のエッジタイミングでセレクタ（１５）に対してデジタル値の選択を指示するとともに分周手段（１１）に対して出力の開始を指示する制御手段（１７）とを備えている。 （もっと読む）

【課題】発振周波数遠方の雑音を低減することが可能なディジタル制御発振装置、ならびに高周波信号処理装置を提供する。
【解決手段】例えば、複数の単位容量ユニットＣＩＵ［１］〜ＣＩＵ［ｋ］を用いて分数容量を実現する。ＣＩＵ［１］では、容量素子ＣＦＸｐ［１］，ＣＦＸｍ［１］の一端がそれぞれ発振出力ノードＯｓｃＰ，ＯｓｃＭに接続される。一方、ＣＩＵ［２］〜ＣＩＵ［ｋ］では、容量素子ＣＦＸｐ（［２］〜［ｋ］），ＣＦＸｍ（［２］〜［ｋ］）の一端が固定電圧Ｖ６に接続される。ＣＩＵ［１］〜ＣＩＵ［ｋ］の一方の容量素子の他端は共通接続され（ＳＷＦＤ）、他方の容量素子の他端も共通接続される（ＳＷＦＳ）。そして、ＣＩＵ［１］〜ＣＩＵ［ｋ］内の各スイッチ（ＳＷＦ１〜ＳＷＦ３）のオン・オフは共通に制御される。 （もっと読む）

【課題】ＤＮＬの低減を実現可能なディジタル制御発振装置を提供する。
【解決手段】例えば、発振出力ノードＯｓｃＰ，ＯｓｃＭ間に並列に結合されるアンプ回路ブロックＡＭＰＢＫ、コイル素子ＬＰ，ＬＭ、複数の単位容量ユニットＣＩＵ等を備え、各ＣＩＵは、容量素子ＣＩｐ，ＣＩｍと、当該ＣＩｐ，ＣＩｍを発振周波数の設定パラメータとして寄与させるか否かを選択するスイッチＳＷＩを備える。ここで、ＳＷＩは、デコーダ回路ＤＥＣからのオン・オフ制御線ＢＩＴ＿ＣＩによって駆動され、当該ＢＩＴ＿ＣＩは、シールド部ＧＳによってＯｓｃＰ，ＯｓｃＭとの間でシールドされる。 （もっと読む）

【課題】ＰＬＬ回路において、ＶＣＯのゲインが低くても、ＶＣＯを構成するトランジスタの動作速度に関係なく、ターゲット周波数にロックさせることができ、かつ内蔵ループフィルタのＭＯＳ容量の電圧依存性に起因するジッタを抑制できるようにする。
【解決手段】ＰＬＬ部のチャージポンプ２０及びループフィルタ３０をスリープ状態にし、校正部６０のループフィルタ６２の出力電圧Ｖ’inと校正用電源６６の出力電圧Ｖdd／２とを電圧比較器６３で比較する。比較結果を基に、Ｖ’in≒Ｖdd／２となるように、電流制御装置６４によりデジタル制御電圧を生成し、デジタルアナログ変換器６５によりアナログ制御電圧Ｖ+、Ｖ-に変換し、ＶＣＯ４０内の電圧電流変換回路４１に供給する。 （もっと読む）

【課題】１回のキャリブレーションによって電圧制御発振器のフリーラン発振周波数がＰＬＬロックレンジ内に入るようにして、キャリブレーション時間の大幅な時間短縮が可能となり、低消費電流化に貢献できるようにする。
【解決手段】ＰＬＬループをオープンにし、電圧制御発振器１に制御電圧Ｖｃとして基準電圧Ｖａを入力したとき、基準信号ｆ３のパルスによって帰還信号ｆ２のパルス幅をカウントし、得られたカウント値に基づき、電圧制御発振器１の発振周波数ｆ１を調整するキャリブレーションを実行するキャリブレーション回路１０を設ける。 （もっと読む）

【課題】無線通信機器における局部発振器を提供する。
【解決手段】局部発振器が位相ロック・ループを含む。位相ロック・ループは電圧制御発振器２３と新規のＶＣＯ制御回路２７を含む。ＶＣＯ制御回路はプログラム可能で設定可能であることが出来る。１つの例では、前記ＶＣＯの電力状態を変更するために、命令が前記ＶＣＯ制御回路に受信される。命令は、セルラー電話における無線チャネル状態の検出された変化（例えば、信号対雑音判定の変化）に応答して、他の回路によって発せられる。応答して、ＶＣＯ制御回路は、ＰＬＬのループ帯域幅を徐々に拡大し、次に該ＶＣＯバイアス電流を徐々に変更して該ＶＣＯ電力状態を変更し、そして次にＰＬＬのループ帯域幅を縮小して元の帯域幅に戻す、制御信号を出力する。ＰＬＬ帯域幅を拡大すること、ＶＣＯ電力状態を変更すること、及びＰＬＬ帯域幅を縮小すること、の全過程はＰＬＬがロックされたままで行われる。 （もっと読む）

【課題】任意のジッタが付加された良好な信号波形を有する信号を容易に生成することができる信号生成装置を提供する。
【解決手段】基準クロックを基に制御データに応じた周波数の出力クロックを生成し出力するダイレクトデジタルシンセサイザ（ＤＤＳ）と、ジッタ設定に応じてＤＤＳの出力周波数を制御するための一連の設定データが格納されたジッタ制御テーブルを有し、基準クロックに同期させてＤＤＳに制御データを供給する制御部とを備え、基準クロックに同期したタイミングで制御データをジッタ制御テーブルに格納されている設定データで順次書き替えることで、短時間かつ一定の時間間隔で制御データの切り替えを行い、周期的に周波数が変化する、すなわちジッタが付加された出力クロックをＤＤＳにより生成できるようにする。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、ＶＣＯの発振周波数を広い範囲で変化させることができるＰＬＬ回路及びその制御方法を提供すること。
【解決手段】本発明にかかるＰＬＬ回路１は、ＶＣＯ１１と、制御ロジック１４と、位相比較器１３と、を備える。ＶＣＯ１１は、両端の電位差に応じて容量値が変化する可変容量素子を有し、電位差に応じた発振周波数の出力信号を出力する。制御ロジック１４は、可変容量素子の一端に所定の電圧を印加した状態で、基準信号と出力信号との周波数差に基づいて、当該可変容量素子の他端に印加する制御電圧Ｖｔｃを決定する。位相比較器１３は、可変容量素子の他端の電圧を制御ロジック１４により決定された制御電圧Ｖｔｃに固定した状態で、基準信号と出力信号との位相差に基づいて、可変容量素子の一端に印加する制御電圧Ｖｔａを決定する。 （もっと読む）

【課題】位相雑音の劣化を抑制することができる高周波発振源を得ることを目的とする。
【解決手段】所定の周波数で発振する基準発振器１と、その基準発振器の出力波が注入されていない場合の発振周波数が、その基準発振器の出力波の周波数の整数倍に設定されている（または設定される）注入同期発振器とを備え、その基準発振器から注入同期発振器に注入される電力を、注入同期発振器の低離調周波数の位相雑音が基準発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように、かつ高離調周波数の位相雑音が注入電力がない時の注入同期発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように適切な注入電力とする電力調整手段を設ける。 （もっと読む）