発振装置
【課題】発振周波数を決定する容量値の変化に伴う発振周波数の変動を抑え、且つ、位相雑音を低減することのできる発振装置を提供する。
【解決手段】発振装置は、ドレイン接地回路からなる第1増幅回路10と、第1増幅回路10の出力を増幅する、ゲート接地回路からなる第2増幅回路20と、第2増幅回路20の出力を第1増幅回路の入力に帰還させるコンデンサC1と、第1増幅回路10の入力側に設けられた共振器2と、共振器2及び第1増幅回路10内のトランジスタQ1に動作用のバイアス電圧を印加するバイアス回路12と、第2増幅回路20内のトランジスタQ2に動作用のバイアス電圧を印加するバイアス回路22とから構成される。この結果、位相雑音の発生を、単一のトランジスタからなるコルピッツ発振回路と同程度に抑えつつ、容量変化によって発振を起動できなくなったり、発振周波数が変動するのを防止できる。
【解決手段】発振装置は、ドレイン接地回路からなる第1増幅回路10と、第1増幅回路10の出力を増幅する、ゲート接地回路からなる第2増幅回路20と、第2増幅回路20の出力を第1増幅回路の入力に帰還させるコンデンサC1と、第1増幅回路10の入力側に設けられた共振器2と、共振器2及び第1増幅回路10内のトランジスタQ1に動作用のバイアス電圧を印加するバイアス回路12と、第2増幅回路20内のトランジスタQ2に動作用のバイアス電圧を印加するバイアス回路22とから構成される。この結果、位相雑音の発生を、単一のトランジスタからなるコルピッツ発振回路と同程度に抑えつつ、容量変化によって発振を起動できなくなったり、発振周波数が変動するのを防止できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、所定周波数の高周波信号を発生する発振装置に関する。
【背景技術】
【0002】
従来、発振装置には、図14(a)に例示するコルピッツ発振回路を基本構成とするもの(例えば、特許文献1,2等参照)や、図14(b)に例示するインバータを用いたもの(例えば、特許文献3,4等参照)が知られている。
【0003】
ここで、図14(a)に示す発振装置は、共振器2(水晶振動子、SAW(表面弾性波)共振子等)及びコンデンサCb,Ccからなる共振回路部4と、トランジスタQa及び抵抗Reからなる増幅回路部6と、共振器2やトランジスタQaにバイアス電圧を印加するバイアス回路8と、を備える。
【0004】
また、バイアス回路8は、電源ラインから供給される電源電圧VDD(直流)を分圧する抵抗Ra、Rbと、分圧電圧を安定化させるコンデンサCaと、分圧電圧を共振回路部4及び増幅回路部6に出力する抵抗Rcとから構成されている。
【0005】
また、増幅回路部6のトランジスタQaはnチャネルMOSFETからなり、ソースには抵抗Reが接続され、ゲートに入力された信号と同相の電圧信号がソースに発生する。その電圧信号は共振回路部4を介してゲートに帰還するが、共振回路部4の特性で決まる特定の周波数でのみ、正帰還となり、発振する。ドレインは抵抗Rdを介して電源ライン(VDD)に接続されており、抵抗Rdにかかる交流電圧を出力する。
【0006】
一方、図14(b)に示す発振装置は、インバータ9およびインバータ9の入出力間に接続された抵抗Rfからなる増幅回路部5と、共振器2および共振器2の両端をグランドライン(GND)に接地する一対のコンデンサCd、Ceからなる共振回路部3とを備える。
【0007】
インバータは、ソースが電源ラインに接続されたpチャネルMOSFETからなるトランジスタQbと、ソースがグランドラインに接地されたnチャネルMOSFETからなるトランジスタQcとから構成されている。
【0008】
増幅回路部5の出力には、入力と逆相の電圧信号が発生する。その電圧信号は、共振回路部3を介して増幅回路部5の入力に帰還されるが、共振回路部3の特性で決まる特定の周波数でのみ、正帰還となり、発振する。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2003−32037号公報
【特許文献2】特開2004−165799号公報
【特許文献3】特開2010−87571号公報
【特許文献4】特開2008−205656号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
ところで、図14(a)に例示したコルピッツ発振回路は、単一のトランジスタQaを用いて発振信号を増幅するので、図14(b)に例示した発振装置に比べて、利得が小さい。このため、コンデンサCb,Ccの容量変化に対する発振周波数の変化率が大きくなり、場合によっては発振装置を起動できなくなるという問題があった。
【0011】
一方、図14(b)に示した発振装置は、電源ライン(VDD)−グランドライン(GND)間に直列に設けられた2つのトランジスタQb、Qcからなるインバータ9を利用するので、図14(a)に例示したコルピッツ発振回路に比べて利得を大きくして、発振の起動不可、コンデンサCd,Ceの容量変化に伴う発振周波数の変化率の増大、といった問題を防止できる。しかし、インバータ9は、電源の正極側及び負極側に設けられた一対のトランジスタQb、Qcにて構成されることから、これら各トランジスタQb、Qcの非線形性により、発振周波数の短期的な変動である位相雑音が増加するという問題があった。
【0012】
本発明はこうした問題に鑑みなされたものであり、発振周波数を決定する容量値の変化に伴う発振周波数の変動を抑え、しかも、位相雑音を低減することのできる発振装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
かかる目的を達成するためになされた請求項1に記載の発振装置は、ドレイン接地回路又はコレクタ接地回路からなる第1増幅回路と、ゲート接地回路又はベース接地回路からなり、第1増幅回路の出力を増幅する第2増幅回路と、第2増幅回路の出力を第1増幅回路の入力に帰還させる第1コンデンサと、一端が第1増幅回路の入力に接続され他端が各増幅回路共通のグランドラインに接地された共振器又はインダクタからなる共振素子と、を備えたことを特徴とする。
【0014】
このように構成された本発明の発振装置によれば、第1増幅回路の出力を入力側に帰還させる帰還経路に第2増幅回路を設けているため、図14(a)に例示したコルピッツ発振回路に比べて発振装置全体の利得を大きくすることができ、しかも、図14(b)に例示したインバータを用いる発振装置に比べて、増幅回路部の非線形性を低減することができる。
【0015】
このため、本発明の発振装置によれば、位相雑音の発生を、図14(a)に例示したコルピッツ発振回路と同程度に抑えつつ、第1コンデンサの容量値の変化によって、発振装置を起動できなくなったり、発振周波数が大きく変動するのを防止できる。
【0016】
また、本発明の発振装置によれば、第1増幅回路の出力を入力側に帰還させる帰還経路に第2増幅回路を設けて、第1増幅回路の入力側への帰還信号を増幅するようにされているので、図14(a)に示したコルピッツ発振回路のように、帰還経路上の第1コンデンサ(Cb)とは別に、帰還経路とグランドライン(GND)との間にコンデンサ(Cc)を設けることなく、発振することができる。このため、このコンデンサ(Cc)の分だけ、装置の小型化、低コスト化を図ることもできる。
【0017】
なお、このコンデンサ(Cc)については、請求項2に記載のように、第2増幅回路の出力と第1コンデンサとの接続点と、グランドラインとの間に、第2コンデンサとして設けるようにしてもよい。
【0018】
そして、このようにすれば、第1コンデンサの容量と第2コンデンサの容量とで、発振周波数を所望周波数に微調整することができるようになり、しかも、第2コンデンサを設けない場合に比べて、位相雑音の発生を抑制できる。
【0019】
また、第2増幅回路は、第1増幅回路の出力に直接接続するようにしてもよいが、請求項3に記載のように、これらの間に、発振装置の発振周波数よりも低い低周波信号成分の通過を阻止するフィルタ回路(つまりハイパスフィルタ)を形成してもよい。そして、このようにすれば、意図しない低周波数域での発振を防止できる。
【0020】
一方、請求項4に記載の発振装置は、上述した請求項1〜請求項3の何れか1項に記載の発振装置を、各発振装置共通の前記共振素子を挟んでミラー対称となるよう一対形成することで、その一対の発振装置から発振信号を差動出力するよう構成したことを特徴とする。
【0021】
このため、請求項4に記載の発振装置によれば、上述した請求項1〜請求項3と同様の効果が得られるだけでなく、所定周波数の発振信号を差動出力することができ、その発振信号を次段の電子回路まで差動伝送することで、発振信号が外来ノイズの影響を受けて劣化するのを抑制できる。
【図面の簡単な説明】
【0022】
【図1】第1実施形態の発振装置の構成を表す回路図である。
【図2】第1実施形態の発振装置の位相雑音特性及び容量依存特性を従来の発振装置と比較して表す説明図である。
【図3】第1実施形態の発振装置の変形例を表す回路図である。
【図4】第2実施形態の発振装置の構成を表す回路図である。
【図5】第2実施形態の発振装置の変形例を表す回路図である。
【図6】第3実施形態の発振装置の構成を表す回路図である。
【図7】第3実施形態の発振装置の変形例を表す回路図である。
【図8】第4実施形態の発振装置の構成を表す回路図である。
【図9】第4実施形態の発振装置の変形例1を表す回路図である。
【図10】第4実施形態の発振装置の変形例2を表す回路図である。
【図11】第4実施形態の発振装置の変形例3を表す回路図である。
【図12】第4実施形態の発振装置の変形例4を表す回路図である。
【図13】第4実施形態の発振装置の変形例5を表す回路図である。
【図14】従来の発振装置の構成を表す回路図であり、(a)は一つのトランジスタにて構成されたコルピッツ発振回路を表し、(b)はインバータにて構成された発振装置を表す。
【発明を実施するための形態】
【0023】
以下に本発明の実施形態を図面と共に説明する。
[第1実施形態]
図1は、本発明の第1実施形態の発振装置の構成を表す回路図である。
【0024】
図1に示すように、本実施形態の発振装置は、ドレイン接地回路からなる第1増幅回路10と、第1増幅回路10の出力を増幅する、ゲート接地回路からなる第2増幅回路20と、第2増幅回路20の出力を第1増幅回路の入力に帰還させるコンデンサC1と、第1増幅回路10の入力側に設けられた共振器2と、共振器2及び第1増幅回路10内のトランジスタQ1に動作用のバイアス電圧を印加するバイアス回路12と、第2増幅回路20内のトランジスタQ2に動作用のバイアス電圧を印加するバイアス回路22と、から構成されている。
【0025】
ここで、第1増幅回路10内のトランジスタQ1は、ドレインが、直流の電源電圧VDDを供給するための電源ラインに接続され、ソースが、抵抗R1を介してグランドライン(GND)に接地された、nチャネルMOSFETにて構成されている。
【0026】
また、第2増幅回路20内のトランジスタQ2は、ドレインが、抵抗R2を介して電源ライン(VDD)に接続され、ソースが、第1増幅回路10の出力(つまり、トランジスタQ1のソースと抵抗R1との接続点)に接続された、nチャネルMOSFETにて構成されている。
【0027】
そして、帰還用のコンデンサC1は、第2増幅回路20の出力であるトランジスタQ2のドレインと、第1増幅回路10の入力であるトランジスタQ1のゲートとの間に設けられている。
【0028】
また、共振器2は、水晶振動子或いはSAW(表面弾性波)共振子等から構成されており、第1増幅回路10の入力であるトランジスタQ1のゲートとグランドライン(GND)との間に設けられている。
【0029】
バイアス回路12、22は、電源ライン−グランドライン間に設けられ、電源電圧VDDを分圧することにより一定のバイアス電圧を生成して、各増幅回路10、20内のトランジスタQ1、Q2のゲートに印加することで、各増幅回路10、20を動作させるものであり、図14(a)のバイアス回路8と略同様に構成されている。
【0030】
このように構成された本実施形態の発振装置においては、第1増幅回路10からの出力が第2増幅回路20及びコンデンサC1を介して第1増幅回路10の入力側に帰還され、これら各部と共振器2の特性で決まる特定の周波数でのみ、正帰還となり、発振する。
【0031】
このため、図1に示すように、第2増幅回路20からの出力(詳しくはトランジスタQ2のドレインと抵抗R2との接続点電圧)を外部に出力するようにすれば、安定した発振信号が得られることになる。
【0032】
そして、本実施形態の発振装置によれば、第1増幅回路10の出力を入力側に帰還させる帰還経路に第2増幅回路20を設けているため、図14(a)に例示したコルピッツ発振回路に比べて発振装置全体の利得を大きくすることができ、しかも、図14(b)に例示したインバータを用いる発振装置に比べて、増幅回路部での非線形性を低減することができる。
【0033】
よって、本実施形態の発振装置によれば、図2に示す特性図から明らかなように、位相雑音の発生を単一のトランジスタにて構成されたコルピッツ発振回路と同程度に抑えつつ、帰還用のコンデンサC1の容量変化によって発振装置を起動できなくなったり、発振周波数が変動するのを防止できる。
【0034】
なお、図2は、本実施形態の発振装置の発振特性を、図14(a)、(b)に示した従来の発振装置(従来例1,2)の発振特性と比較して表しており、図2(a)は、基準となる発振周波数からのずれを離調周波数として、この離調周波数と各発振装置からの出力に含まれる位相雑音との関係を測定した位相雑音特性を表し、図2(b)は、各発振装置に設けられたコンデンサC1、Ca〜Cdの容量値の変化率に対する発振周波数の変化率を測定した発振周波数の容量依存特性を表している。
【0035】
そして、図2(a)の位相雑音特性からは、本実施形態の発振装置によれば、単一のトランジスタを使用した従来例1の発振装置(図14(a)参照)と略同様の位相雑音特性が得られ、インバータを使用した従来例2の発振装置(図14(b)参照)よりも位相雑音を低減できることがわかる。
【0036】
また、図2(b)の容量依存特性からは、本実施形態の発振装置によれば、コンデンサC1の容量変化に対する発振周波数の変化率を、単一のトランジスタを使用した従来例1の発振装置(図14(a)参照)よりも低くし、インバータを使用した従来例2の発振装置(図14(b)に示した発振装置)に近づけることができること、がわかる。
【0037】
よって、本実施形態の発振装置によれば、位相雑音が少なく、しかも、発振周波数が安定した発振装置を提供できることになる。
また、本実施形態の発振装置によれば、第1増幅回路10の出力を入力側に帰還させる帰還経路に第2増幅回路20を設けて、第1増幅回路10の入力側への帰還信号を増幅するようにされているので、図14(a)に示したコルピッツ発振回路のように、帰還経路とグランドライン(GND)との間にコンデンサ(Cc)を設けることなく、発振させることができる。このため、このコンデンサ(Cc)の分だけ、装置の小型化、低コスト化を図ることができる。
(変形例)
図1に示した発振装置では、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2は、それぞれ、nチャネルMOSFETにて構成されているものとして説明したが、図3に示すように、これら各トランジスタQ1、Q2を、それぞれ、pチャネルMOSFETにより構成しても、上記と同様の効果を得ることができる。
【0038】
なお、このように、トランジスタQ1、Q2をpチャネルMOSFETにて構成する場合、第1増幅回路10内では、トランジスタQ1のソースを、抵抗R1を介して電源ライン(VDD)に接続し、トランジスタQ1のドレインを、グランドライン(GND)に接地するようにすればよい。
【0039】
また、第2増幅回路20内では、トランジスタQ2のソースを、第1増幅回路10の出力(つまり、トランジスタQ1のソースと抵抗R1との接続点)に接続し、トランジスタQ2のドレインを、抵抗R2を介してグランドライン(GND)に接地すると共に、帰還用のコンデンサC1を介して、トランジスタQ1のゲートに接続すればよい。
[第2実施形態]
次に、図4は、本発明の第2実施形態の発振装置の構成を表す回路図である。
【0040】
本実施形態の発振装置は、図1に示した第1実施形態の発振装置と略同様の構成になっており、第1実施形態の発振装置と異なる点は、第2増幅回路20内のトランジスタQ2のドレインと帰還用のコンデンサC1との接続点とグランドライン(GND)との間に、コンデンサC2を設けた点である。
【0041】
このように構成された本実施形態の発振装置によれば、第1コンデンサ及び第2コンデンサとしての2つのコンデンサC1、C2の容量により、発振周波数を所望周波数に微調整することができるようになる。また、コンデンサC2にて、帰還経路の位相を位相雑音に対して最適化することができるので、第1実施形態の発振装置に比べ、位相雑音を更に低減することができる。
(変形例)
図5は、図4に示した第2実施形態の発振装置の変形例を表す回路図である。
【0042】
図5に示す発振装置は、図4に示した第2実施形態の発振装置において、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2を、pチャネルMOSFETにより構成したものである。
【0043】
従って、図5に示す発振装置は、基本構成は図3に示した第1実施形態の変形例と同じであり、第1実施形態の変形例と異なる点は、第2増幅回路20内のトランジスタQ2のドレインと帰還用のコンデンサC1との接続点とグランドライン(GND)との間に、コンデンサC2を設けた点である。
【0044】
このため、この変形例の発振装置でも、図4に示した第2実施形態の発振装置と同様の効果を得ることができる。
[第3実施形態]
次に、図6は、本発明の第3実施形態の発振装置の構成を表す回路図である。
【0045】
本実施形態の発振装置は、図4に示した第2実施形態の発振装置と略同様の構成になっており、第2実施形態の発振装置と異なる点は、第1増幅回路10の出力(詳しくはトランジスタQ1のソースと抵抗R1との接続点)と第2増幅回路20のトランジスタQ2(詳しくはトランジスタQ2のソース)との間にコンデンサC3を設け、このコンデンサC3のトランジスタQ2側(換言すればトランジスタQのソース)とグランドライン(GND)との間に通電用の抵抗R3を設けた点である。
【0046】
このように構成された本実施形態の発振装置によれば、コンデンサC3とその両側の接地抵抗R1,R3とで高域通過フィルタ30(所謂ハイパスフィルタ)が形成されることになる。
【0047】
このため、コンデンサC3の容量値及び抵抗R1、R3の抵抗値により、高域通過フィルタ30のカットオフ周波数を調整することにより、発振周波数よりも低い低周波信号成分が第1増幅回路10から第2増幅回路20に出力されるのを阻止し、その低周波数域で異常発振が発生するのを防止できる。
(変形例)
図7は、図6に示した第3実施形態の発振装置の変形例を表す回路図である。
【0048】
図7に示す発振装置は、図6に示した第3実施形態の発振装置において、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2を、pチャネルMOSFETにより構成したものである。
【0049】
従って、図7に示す発振装置は、基本構成は図5に示した第2実施形態の変形例と同じであり、第2実施形態の変形例と異なる点は、第1増幅回路10の出力(詳しくはトランジスタQ1のソースと抵抗R1との接続点)と第2増幅回路20内のトランジスタQ2のソースとの間にコンデンサC3を設け、このコンデンサC3のトランジスタQ2側(換言すればトランジスタQ2のソース)と電源ライン(VDD)との間に通電用の抵抗R3を設けた点である。
【0050】
このため、この変形例の発振装置でも、図6に示した第3実施形態の発振装置と同様の効果を得ることができる。
なお、本実施形態では、第2実施形態及びその変形例の発振装置にコンデンサC3及び抵抗R3を設けることで、高域通過フィルタ30を形成し、発振周波数よりも低周波数域で生じる異常発振を防止するものとして説明したが、図1、図3に示した第1実施形態及びその変形例の発振装置に対し、本実施形態と同様にコンデンサC3及び抵抗R3を設けるようにしても、異常発振を防止することができる。
[第4実施形態]
次に、図8は、本発明の第4実施形態の発振装置の構成を表す回路図である。
【0051】
本実施形態の発振装置は、上記各実施形態と同様の共振器2とバイアス回路12とを共有する一対の発振回路40、50を備える。
そして、各発振回路40、50は、図1に示した第1実施形態の発振装置から共振器2とバイアス回路12を除いた構成になっている。
【0052】
すなわち、本実施形態では、共振器2及びバイアス回路12を挟んで、第1増幅回路10、第2増幅回路20、帰還用のコンデンサC1、及びバイアス回路22からなる発振回路40、50を、ミラー対称となるよう形成することで、各発振回路40、50から、同一周波数で位相が180度ずれた発振信号を出力するように構成されている。
【0053】
従って、本実施形態の発振装置からは、第1実施形態の発振装置と同様に構成された一対の発振回路40、50から、一定周波数の発振信号が差動出力されることになり、その発振信号を次段の電子回路まで差動伝送することで、発振信号が外来ノイズの影響を受けて劣化するのを防止できる。
(変形例)
ここで、図8に示した発振装置は、発振回路40、50が、図1に示した第1実施形態の発振装置から共振器2とバイアス回路12を除いたものにて構成されており、各発振回路40、50は、共振器2とバイアス回路12を共用するものとしたが、発振回路40、50は、図9に示した変形例1のように、図3に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよいし、図10に示した変形例2のように、図4に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよい。
【0054】
また同様に、発振回路40、50は、図11に示した変形例3のように、図5に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよく、図12に示した変形例4のように、図6に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよく、図13に示した変形例5のように、図7に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよい。
【0055】
そして、これら変形例1〜5の発振装置によれば、図3〜図7に示した発振装置を使って、一定周波数の発振信号を差動出力することができるようになり、発振信号を、外来ノイズの影響を受けることなく、後段の電子回路まで伝送することが可能となる。
【0056】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内にて種々の態様を採ることができる。
例えば、上記各実施形態及び各変形例の発振装置では、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2には、nチャネル若しくはpチャネルのMOSFETを用いるものとして説明したが、トランジスタQ1、Q2には、バイポーラトランジスタを用いるようにしてもよい。
【0057】
なお、トランジスタQ1、Q2にNPNトランジスタを使用する場合には、第1増幅回路10及び第2増幅回路20を、トランジスタQ1、Q2にnチャネルMOSFETを使用した図1、図4、図6、図8、図10、図12の発振装置と同様に構成すればよく、トランジスタQ1、Q2にPNPトランジスタを使用する場合には、第1増幅回路10及び第2増幅回路20を、トランジスタQ1、Q2にpチャネルMOSFETを使用した図3、図5、図7、図9、図11、図13の発振装置と同様に構成すればよい。
【0058】
また、上記各実施形態及び各変形例の発振装置では、共振素子として水晶振動子やSAW発振子からなる共振器2を用いるものとして説明したが、本発明の発振装置は、共振器2に代えてコイル等からなるインダクタを設け、インダクタとコンデンサC1を含む回路内の容量との共振により発振するように構成してもよい。
【符号の説明】
【0059】
2…共振器、3,4…共振回路部、5,6…増幅回路部、8…バイアス回路、9…インバータ、10…第1増幅回路、12…バイアス回路、20…第2増幅回路、22…バイアス回路、30…高域通過フィルタ、40,50…発振回路、C1〜C3,Ca〜Cd…コンデンサ、Q1,Q2,Qa〜Qc…トランジスタ、R1〜R3,Ra〜Rf…抵抗。
【技術分野】
【0001】
本発明は、所定周波数の高周波信号を発生する発振装置に関する。
【背景技術】
【0002】
従来、発振装置には、図14(a)に例示するコルピッツ発振回路を基本構成とするもの(例えば、特許文献1,2等参照)や、図14(b)に例示するインバータを用いたもの(例えば、特許文献3,4等参照)が知られている。
【0003】
ここで、図14(a)に示す発振装置は、共振器2(水晶振動子、SAW(表面弾性波)共振子等)及びコンデンサCb,Ccからなる共振回路部4と、トランジスタQa及び抵抗Reからなる増幅回路部6と、共振器2やトランジスタQaにバイアス電圧を印加するバイアス回路8と、を備える。
【0004】
また、バイアス回路8は、電源ラインから供給される電源電圧VDD(直流)を分圧する抵抗Ra、Rbと、分圧電圧を安定化させるコンデンサCaと、分圧電圧を共振回路部4及び増幅回路部6に出力する抵抗Rcとから構成されている。
【0005】
また、増幅回路部6のトランジスタQaはnチャネルMOSFETからなり、ソースには抵抗Reが接続され、ゲートに入力された信号と同相の電圧信号がソースに発生する。その電圧信号は共振回路部4を介してゲートに帰還するが、共振回路部4の特性で決まる特定の周波数でのみ、正帰還となり、発振する。ドレインは抵抗Rdを介して電源ライン(VDD)に接続されており、抵抗Rdにかかる交流電圧を出力する。
【0006】
一方、図14(b)に示す発振装置は、インバータ9およびインバータ9の入出力間に接続された抵抗Rfからなる増幅回路部5と、共振器2および共振器2の両端をグランドライン(GND)に接地する一対のコンデンサCd、Ceからなる共振回路部3とを備える。
【0007】
インバータは、ソースが電源ラインに接続されたpチャネルMOSFETからなるトランジスタQbと、ソースがグランドラインに接地されたnチャネルMOSFETからなるトランジスタQcとから構成されている。
【0008】
増幅回路部5の出力には、入力と逆相の電圧信号が発生する。その電圧信号は、共振回路部3を介して増幅回路部5の入力に帰還されるが、共振回路部3の特性で決まる特定の周波数でのみ、正帰還となり、発振する。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2003−32037号公報
【特許文献2】特開2004−165799号公報
【特許文献3】特開2010−87571号公報
【特許文献4】特開2008−205656号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
ところで、図14(a)に例示したコルピッツ発振回路は、単一のトランジスタQaを用いて発振信号を増幅するので、図14(b)に例示した発振装置に比べて、利得が小さい。このため、コンデンサCb,Ccの容量変化に対する発振周波数の変化率が大きくなり、場合によっては発振装置を起動できなくなるという問題があった。
【0011】
一方、図14(b)に示した発振装置は、電源ライン(VDD)−グランドライン(GND)間に直列に設けられた2つのトランジスタQb、Qcからなるインバータ9を利用するので、図14(a)に例示したコルピッツ発振回路に比べて利得を大きくして、発振の起動不可、コンデンサCd,Ceの容量変化に伴う発振周波数の変化率の増大、といった問題を防止できる。しかし、インバータ9は、電源の正極側及び負極側に設けられた一対のトランジスタQb、Qcにて構成されることから、これら各トランジスタQb、Qcの非線形性により、発振周波数の短期的な変動である位相雑音が増加するという問題があった。
【0012】
本発明はこうした問題に鑑みなされたものであり、発振周波数を決定する容量値の変化に伴う発振周波数の変動を抑え、しかも、位相雑音を低減することのできる発振装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
かかる目的を達成するためになされた請求項1に記載の発振装置は、ドレイン接地回路又はコレクタ接地回路からなる第1増幅回路と、ゲート接地回路又はベース接地回路からなり、第1増幅回路の出力を増幅する第2増幅回路と、第2増幅回路の出力を第1増幅回路の入力に帰還させる第1コンデンサと、一端が第1増幅回路の入力に接続され他端が各増幅回路共通のグランドラインに接地された共振器又はインダクタからなる共振素子と、を備えたことを特徴とする。
【0014】
このように構成された本発明の発振装置によれば、第1増幅回路の出力を入力側に帰還させる帰還経路に第2増幅回路を設けているため、図14(a)に例示したコルピッツ発振回路に比べて発振装置全体の利得を大きくすることができ、しかも、図14(b)に例示したインバータを用いる発振装置に比べて、増幅回路部の非線形性を低減することができる。
【0015】
このため、本発明の発振装置によれば、位相雑音の発生を、図14(a)に例示したコルピッツ発振回路と同程度に抑えつつ、第1コンデンサの容量値の変化によって、発振装置を起動できなくなったり、発振周波数が大きく変動するのを防止できる。
【0016】
また、本発明の発振装置によれば、第1増幅回路の出力を入力側に帰還させる帰還経路に第2増幅回路を設けて、第1増幅回路の入力側への帰還信号を増幅するようにされているので、図14(a)に示したコルピッツ発振回路のように、帰還経路上の第1コンデンサ(Cb)とは別に、帰還経路とグランドライン(GND)との間にコンデンサ(Cc)を設けることなく、発振することができる。このため、このコンデンサ(Cc)の分だけ、装置の小型化、低コスト化を図ることもできる。
【0017】
なお、このコンデンサ(Cc)については、請求項2に記載のように、第2増幅回路の出力と第1コンデンサとの接続点と、グランドラインとの間に、第2コンデンサとして設けるようにしてもよい。
【0018】
そして、このようにすれば、第1コンデンサの容量と第2コンデンサの容量とで、発振周波数を所望周波数に微調整することができるようになり、しかも、第2コンデンサを設けない場合に比べて、位相雑音の発生を抑制できる。
【0019】
また、第2増幅回路は、第1増幅回路の出力に直接接続するようにしてもよいが、請求項3に記載のように、これらの間に、発振装置の発振周波数よりも低い低周波信号成分の通過を阻止するフィルタ回路(つまりハイパスフィルタ)を形成してもよい。そして、このようにすれば、意図しない低周波数域での発振を防止できる。
【0020】
一方、請求項4に記載の発振装置は、上述した請求項1〜請求項3の何れか1項に記載の発振装置を、各発振装置共通の前記共振素子を挟んでミラー対称となるよう一対形成することで、その一対の発振装置から発振信号を差動出力するよう構成したことを特徴とする。
【0021】
このため、請求項4に記載の発振装置によれば、上述した請求項1〜請求項3と同様の効果が得られるだけでなく、所定周波数の発振信号を差動出力することができ、その発振信号を次段の電子回路まで差動伝送することで、発振信号が外来ノイズの影響を受けて劣化するのを抑制できる。
【図面の簡単な説明】
【0022】
【図1】第1実施形態の発振装置の構成を表す回路図である。
【図2】第1実施形態の発振装置の位相雑音特性及び容量依存特性を従来の発振装置と比較して表す説明図である。
【図3】第1実施形態の発振装置の変形例を表す回路図である。
【図4】第2実施形態の発振装置の構成を表す回路図である。
【図5】第2実施形態の発振装置の変形例を表す回路図である。
【図6】第3実施形態の発振装置の構成を表す回路図である。
【図7】第3実施形態の発振装置の変形例を表す回路図である。
【図8】第4実施形態の発振装置の構成を表す回路図である。
【図9】第4実施形態の発振装置の変形例1を表す回路図である。
【図10】第4実施形態の発振装置の変形例2を表す回路図である。
【図11】第4実施形態の発振装置の変形例3を表す回路図である。
【図12】第4実施形態の発振装置の変形例4を表す回路図である。
【図13】第4実施形態の発振装置の変形例5を表す回路図である。
【図14】従来の発振装置の構成を表す回路図であり、(a)は一つのトランジスタにて構成されたコルピッツ発振回路を表し、(b)はインバータにて構成された発振装置を表す。
【発明を実施するための形態】
【0023】
以下に本発明の実施形態を図面と共に説明する。
[第1実施形態]
図1は、本発明の第1実施形態の発振装置の構成を表す回路図である。
【0024】
図1に示すように、本実施形態の発振装置は、ドレイン接地回路からなる第1増幅回路10と、第1増幅回路10の出力を増幅する、ゲート接地回路からなる第2増幅回路20と、第2増幅回路20の出力を第1増幅回路の入力に帰還させるコンデンサC1と、第1増幅回路10の入力側に設けられた共振器2と、共振器2及び第1増幅回路10内のトランジスタQ1に動作用のバイアス電圧を印加するバイアス回路12と、第2増幅回路20内のトランジスタQ2に動作用のバイアス電圧を印加するバイアス回路22と、から構成されている。
【0025】
ここで、第1増幅回路10内のトランジスタQ1は、ドレインが、直流の電源電圧VDDを供給するための電源ラインに接続され、ソースが、抵抗R1を介してグランドライン(GND)に接地された、nチャネルMOSFETにて構成されている。
【0026】
また、第2増幅回路20内のトランジスタQ2は、ドレインが、抵抗R2を介して電源ライン(VDD)に接続され、ソースが、第1増幅回路10の出力(つまり、トランジスタQ1のソースと抵抗R1との接続点)に接続された、nチャネルMOSFETにて構成されている。
【0027】
そして、帰還用のコンデンサC1は、第2増幅回路20の出力であるトランジスタQ2のドレインと、第1増幅回路10の入力であるトランジスタQ1のゲートとの間に設けられている。
【0028】
また、共振器2は、水晶振動子或いはSAW(表面弾性波)共振子等から構成されており、第1増幅回路10の入力であるトランジスタQ1のゲートとグランドライン(GND)との間に設けられている。
【0029】
バイアス回路12、22は、電源ライン−グランドライン間に設けられ、電源電圧VDDを分圧することにより一定のバイアス電圧を生成して、各増幅回路10、20内のトランジスタQ1、Q2のゲートに印加することで、各増幅回路10、20を動作させるものであり、図14(a)のバイアス回路8と略同様に構成されている。
【0030】
このように構成された本実施形態の発振装置においては、第1増幅回路10からの出力が第2増幅回路20及びコンデンサC1を介して第1増幅回路10の入力側に帰還され、これら各部と共振器2の特性で決まる特定の周波数でのみ、正帰還となり、発振する。
【0031】
このため、図1に示すように、第2増幅回路20からの出力(詳しくはトランジスタQ2のドレインと抵抗R2との接続点電圧)を外部に出力するようにすれば、安定した発振信号が得られることになる。
【0032】
そして、本実施形態の発振装置によれば、第1増幅回路10の出力を入力側に帰還させる帰還経路に第2増幅回路20を設けているため、図14(a)に例示したコルピッツ発振回路に比べて発振装置全体の利得を大きくすることができ、しかも、図14(b)に例示したインバータを用いる発振装置に比べて、増幅回路部での非線形性を低減することができる。
【0033】
よって、本実施形態の発振装置によれば、図2に示す特性図から明らかなように、位相雑音の発生を単一のトランジスタにて構成されたコルピッツ発振回路と同程度に抑えつつ、帰還用のコンデンサC1の容量変化によって発振装置を起動できなくなったり、発振周波数が変動するのを防止できる。
【0034】
なお、図2は、本実施形態の発振装置の発振特性を、図14(a)、(b)に示した従来の発振装置(従来例1,2)の発振特性と比較して表しており、図2(a)は、基準となる発振周波数からのずれを離調周波数として、この離調周波数と各発振装置からの出力に含まれる位相雑音との関係を測定した位相雑音特性を表し、図2(b)は、各発振装置に設けられたコンデンサC1、Ca〜Cdの容量値の変化率に対する発振周波数の変化率を測定した発振周波数の容量依存特性を表している。
【0035】
そして、図2(a)の位相雑音特性からは、本実施形態の発振装置によれば、単一のトランジスタを使用した従来例1の発振装置(図14(a)参照)と略同様の位相雑音特性が得られ、インバータを使用した従来例2の発振装置(図14(b)参照)よりも位相雑音を低減できることがわかる。
【0036】
また、図2(b)の容量依存特性からは、本実施形態の発振装置によれば、コンデンサC1の容量変化に対する発振周波数の変化率を、単一のトランジスタを使用した従来例1の発振装置(図14(a)参照)よりも低くし、インバータを使用した従来例2の発振装置(図14(b)に示した発振装置)に近づけることができること、がわかる。
【0037】
よって、本実施形態の発振装置によれば、位相雑音が少なく、しかも、発振周波数が安定した発振装置を提供できることになる。
また、本実施形態の発振装置によれば、第1増幅回路10の出力を入力側に帰還させる帰還経路に第2増幅回路20を設けて、第1増幅回路10の入力側への帰還信号を増幅するようにされているので、図14(a)に示したコルピッツ発振回路のように、帰還経路とグランドライン(GND)との間にコンデンサ(Cc)を設けることなく、発振させることができる。このため、このコンデンサ(Cc)の分だけ、装置の小型化、低コスト化を図ることができる。
(変形例)
図1に示した発振装置では、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2は、それぞれ、nチャネルMOSFETにて構成されているものとして説明したが、図3に示すように、これら各トランジスタQ1、Q2を、それぞれ、pチャネルMOSFETにより構成しても、上記と同様の効果を得ることができる。
【0038】
なお、このように、トランジスタQ1、Q2をpチャネルMOSFETにて構成する場合、第1増幅回路10内では、トランジスタQ1のソースを、抵抗R1を介して電源ライン(VDD)に接続し、トランジスタQ1のドレインを、グランドライン(GND)に接地するようにすればよい。
【0039】
また、第2増幅回路20内では、トランジスタQ2のソースを、第1増幅回路10の出力(つまり、トランジスタQ1のソースと抵抗R1との接続点)に接続し、トランジスタQ2のドレインを、抵抗R2を介してグランドライン(GND)に接地すると共に、帰還用のコンデンサC1を介して、トランジスタQ1のゲートに接続すればよい。
[第2実施形態]
次に、図4は、本発明の第2実施形態の発振装置の構成を表す回路図である。
【0040】
本実施形態の発振装置は、図1に示した第1実施形態の発振装置と略同様の構成になっており、第1実施形態の発振装置と異なる点は、第2増幅回路20内のトランジスタQ2のドレインと帰還用のコンデンサC1との接続点とグランドライン(GND)との間に、コンデンサC2を設けた点である。
【0041】
このように構成された本実施形態の発振装置によれば、第1コンデンサ及び第2コンデンサとしての2つのコンデンサC1、C2の容量により、発振周波数を所望周波数に微調整することができるようになる。また、コンデンサC2にて、帰還経路の位相を位相雑音に対して最適化することができるので、第1実施形態の発振装置に比べ、位相雑音を更に低減することができる。
(変形例)
図5は、図4に示した第2実施形態の発振装置の変形例を表す回路図である。
【0042】
図5に示す発振装置は、図4に示した第2実施形態の発振装置において、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2を、pチャネルMOSFETにより構成したものである。
【0043】
従って、図5に示す発振装置は、基本構成は図3に示した第1実施形態の変形例と同じであり、第1実施形態の変形例と異なる点は、第2増幅回路20内のトランジスタQ2のドレインと帰還用のコンデンサC1との接続点とグランドライン(GND)との間に、コンデンサC2を設けた点である。
【0044】
このため、この変形例の発振装置でも、図4に示した第2実施形態の発振装置と同様の効果を得ることができる。
[第3実施形態]
次に、図6は、本発明の第3実施形態の発振装置の構成を表す回路図である。
【0045】
本実施形態の発振装置は、図4に示した第2実施形態の発振装置と略同様の構成になっており、第2実施形態の発振装置と異なる点は、第1増幅回路10の出力(詳しくはトランジスタQ1のソースと抵抗R1との接続点)と第2増幅回路20のトランジスタQ2(詳しくはトランジスタQ2のソース)との間にコンデンサC3を設け、このコンデンサC3のトランジスタQ2側(換言すればトランジスタQのソース)とグランドライン(GND)との間に通電用の抵抗R3を設けた点である。
【0046】
このように構成された本実施形態の発振装置によれば、コンデンサC3とその両側の接地抵抗R1,R3とで高域通過フィルタ30(所謂ハイパスフィルタ)が形成されることになる。
【0047】
このため、コンデンサC3の容量値及び抵抗R1、R3の抵抗値により、高域通過フィルタ30のカットオフ周波数を調整することにより、発振周波数よりも低い低周波信号成分が第1増幅回路10から第2増幅回路20に出力されるのを阻止し、その低周波数域で異常発振が発生するのを防止できる。
(変形例)
図7は、図6に示した第3実施形態の発振装置の変形例を表す回路図である。
【0048】
図7に示す発振装置は、図6に示した第3実施形態の発振装置において、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2を、pチャネルMOSFETにより構成したものである。
【0049】
従って、図7に示す発振装置は、基本構成は図5に示した第2実施形態の変形例と同じであり、第2実施形態の変形例と異なる点は、第1増幅回路10の出力(詳しくはトランジスタQ1のソースと抵抗R1との接続点)と第2増幅回路20内のトランジスタQ2のソースとの間にコンデンサC3を設け、このコンデンサC3のトランジスタQ2側(換言すればトランジスタQ2のソース)と電源ライン(VDD)との間に通電用の抵抗R3を設けた点である。
【0050】
このため、この変形例の発振装置でも、図6に示した第3実施形態の発振装置と同様の効果を得ることができる。
なお、本実施形態では、第2実施形態及びその変形例の発振装置にコンデンサC3及び抵抗R3を設けることで、高域通過フィルタ30を形成し、発振周波数よりも低周波数域で生じる異常発振を防止するものとして説明したが、図1、図3に示した第1実施形態及びその変形例の発振装置に対し、本実施形態と同様にコンデンサC3及び抵抗R3を設けるようにしても、異常発振を防止することができる。
[第4実施形態]
次に、図8は、本発明の第4実施形態の発振装置の構成を表す回路図である。
【0051】
本実施形態の発振装置は、上記各実施形態と同様の共振器2とバイアス回路12とを共有する一対の発振回路40、50を備える。
そして、各発振回路40、50は、図1に示した第1実施形態の発振装置から共振器2とバイアス回路12を除いた構成になっている。
【0052】
すなわち、本実施形態では、共振器2及びバイアス回路12を挟んで、第1増幅回路10、第2増幅回路20、帰還用のコンデンサC1、及びバイアス回路22からなる発振回路40、50を、ミラー対称となるよう形成することで、各発振回路40、50から、同一周波数で位相が180度ずれた発振信号を出力するように構成されている。
【0053】
従って、本実施形態の発振装置からは、第1実施形態の発振装置と同様に構成された一対の発振回路40、50から、一定周波数の発振信号が差動出力されることになり、その発振信号を次段の電子回路まで差動伝送することで、発振信号が外来ノイズの影響を受けて劣化するのを防止できる。
(変形例)
ここで、図8に示した発振装置は、発振回路40、50が、図1に示した第1実施形態の発振装置から共振器2とバイアス回路12を除いたものにて構成されており、各発振回路40、50は、共振器2とバイアス回路12を共用するものとしたが、発振回路40、50は、図9に示した変形例1のように、図3に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよいし、図10に示した変形例2のように、図4に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよい。
【0054】
また同様に、発振回路40、50は、図11に示した変形例3のように、図5に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよく、図12に示した変形例4のように、図6に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよく、図13に示した変形例5のように、図7に示した発振装置から共振器2とバイアス回路12を除いたものにて構成してもよい。
【0055】
そして、これら変形例1〜5の発振装置によれば、図3〜図7に示した発振装置を使って、一定周波数の発振信号を差動出力することができるようになり、発振信号を、外来ノイズの影響を受けることなく、後段の電子回路まで伝送することが可能となる。
【0056】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内にて種々の態様を採ることができる。
例えば、上記各実施形態及び各変形例の発振装置では、第1増幅回路10及び第2増幅回路20を構成するトランジスタQ1、Q2には、nチャネル若しくはpチャネルのMOSFETを用いるものとして説明したが、トランジスタQ1、Q2には、バイポーラトランジスタを用いるようにしてもよい。
【0057】
なお、トランジスタQ1、Q2にNPNトランジスタを使用する場合には、第1増幅回路10及び第2増幅回路20を、トランジスタQ1、Q2にnチャネルMOSFETを使用した図1、図4、図6、図8、図10、図12の発振装置と同様に構成すればよく、トランジスタQ1、Q2にPNPトランジスタを使用する場合には、第1増幅回路10及び第2増幅回路20を、トランジスタQ1、Q2にpチャネルMOSFETを使用した図3、図5、図7、図9、図11、図13の発振装置と同様に構成すればよい。
【0058】
また、上記各実施形態及び各変形例の発振装置では、共振素子として水晶振動子やSAW発振子からなる共振器2を用いるものとして説明したが、本発明の発振装置は、共振器2に代えてコイル等からなるインダクタを設け、インダクタとコンデンサC1を含む回路内の容量との共振により発振するように構成してもよい。
【符号の説明】
【0059】
2…共振器、3,4…共振回路部、5,6…増幅回路部、8…バイアス回路、9…インバータ、10…第1増幅回路、12…バイアス回路、20…第2増幅回路、22…バイアス回路、30…高域通過フィルタ、40,50…発振回路、C1〜C3,Ca〜Cd…コンデンサ、Q1,Q2,Qa〜Qc…トランジスタ、R1〜R3,Ra〜Rf…抵抗。
【特許請求の範囲】
【請求項1】
ドレイン接地回路又はコレクタ接地回路からなる第1増幅回路と、
ゲート接地回路又はベース接地回路からなり、前記第1増幅回路の出力を増幅する第2増幅回路と、
前記第2増幅回路の出力を前記第1増幅回路の入力に帰還させる第1コンデンサと、
一端が前記第1増幅回路の入力に接続され、他端が前記各増幅回路共通のグランドラインに接地された、共振器又はインダクタからなる共振素子と、
を備えたことを特徴とする発振装置。
【請求項2】
前記第2増幅回路の出力と前記第1コンデンサとの接続点と、前記グランドラインとの間に、第2コンデンサを設けたことを特徴とする請求項1に記載の発振装置。
【請求項3】
前記第1増幅回路の出力と前記第2増幅回路との間には、当該発振装置の発振周波数よりも低い低周波信号成分の通過を阻止するフィルタ回路が形成されていることを特徴とする請求項1又は請求項2に記載の発振装置。
【請求項4】
請求項1〜請求項3の何れか1項に記載の発振装置を、各発振装置共通の前記共振素子を挟んでミラー対称となるよう一対形成することで、該一対の発振装置から発振信号を差動出力するよう構成してなることを特徴とする発振装置。
【請求項1】
ドレイン接地回路又はコレクタ接地回路からなる第1増幅回路と、
ゲート接地回路又はベース接地回路からなり、前記第1増幅回路の出力を増幅する第2増幅回路と、
前記第2増幅回路の出力を前記第1増幅回路の入力に帰還させる第1コンデンサと、
一端が前記第1増幅回路の入力に接続され、他端が前記各増幅回路共通のグランドラインに接地された、共振器又はインダクタからなる共振素子と、
を備えたことを特徴とする発振装置。
【請求項2】
前記第2増幅回路の出力と前記第1コンデンサとの接続点と、前記グランドラインとの間に、第2コンデンサを設けたことを特徴とする請求項1に記載の発振装置。
【請求項3】
前記第1増幅回路の出力と前記第2増幅回路との間には、当該発振装置の発振周波数よりも低い低周波信号成分の通過を阻止するフィルタ回路が形成されていることを特徴とする請求項1又は請求項2に記載の発振装置。
【請求項4】
請求項1〜請求項3の何れか1項に記載の発振装置を、各発振装置共通の前記共振素子を挟んでミラー対称となるよう一対形成することで、該一対の発振装置から発振信号を差動出力するよう構成してなることを特徴とする発振装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−10015(P2012−10015A)
【公開日】平成24年1月12日(2012.1.12)
【国際特許分類】
【出願番号】特願2010−142733(P2010−142733)
【出願日】平成22年6月23日(2010.6.23)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成24年1月12日(2012.1.12)
【国際特許分類】
【出願日】平成22年6月23日(2010.6.23)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]