【課題】 入力波形が急峻な場合でも反転電位を用いずに容易にデューティを補正することができるＣＭＯＳインバータを提供する。
【解決手段】 ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１と、入力端子ＮＧと、出力端子ＮＤとを具備し、前記ＰＭＯＳトランジスタ側もしくは前記ＮＭＯＳトランジスタ側に接続されたスイッチを有している。前記スイッチがＰＭＯＳスイッチＰ２の場合には前記ＰＭＯＳトランジスタ側に接続され、前記スイッチがＮＭＯＳスイッチの場合には前記ＮＭＯＳトランジスタ側に接続される。入力端子ＮＧに入力信号を入力した後に、前記スイッチに設けられた制御端子Ｇ１に制御信号を前記入力信号とずらして入力することによって前記入力信号の電圧を保持させ出力信号のデューティ補正を行う。 （もっと読む）

【課題】簡易に半導体基板上に形成でき、差動型で動作する半導体装置ならびにこれを用いた発振器、アンテナシステムおよび送受信システムを提供する。
【解決手段】半導体装置は、半導体基板と、複数の音響波伝播層と、分離層と、音響波反射層と、第１のコンタクトと、第２のコンタクトとを備える。前記複数の音響波伝播層は、前記半導体基板に、互いに離間して形成される。前記分離層は、前記半導体基板に形成され、前記複数の音響波伝播層を互いに電気的に分離するが、音響波は通過させる。前記音響波反射層は、前記半導体基板に形成され、前記複数の音響波伝播層内に前記音響波を閉じ込めるように形成される。前記第１のコンタクトは、前記複数の音響波伝播層の１つに形成され、第１の差動信号が入力または出力される。前記第２のコンタクトは、前記複数の音響波伝播層の他の１つに形成され、前記第１の差動信号とは位相が異なる第２の差動信号が入力または出力される。 （もっと読む）

【課題】大きなインダクタンスをもつインダクタ素子を実現する音響半導体装置を提供する。
【解決手段】実施形態によれば、素子部と、第１端子と、を備えた音響半導体装置が提供される。前記素子部は、半導体結晶を含み音響定在波が励起可能な音響共振部を含む。前記第１端子は、前記素子部と電気的に接続される。前記第１端子を介して、前記音響定在波と同期する電気的信号を前記音響共振部から出力する、及び、前記音響定在波と同期する電気的信号を前記音響共振部に入力する、の少なくもいずれかを実施可能である。 （もっと読む）

【課題】反転電圧ＶＴＨ、負性抵抗−ＲＬ、発振周波数ｆ０が電源ＶＤＤの影響を受けることがなく、定電圧回路を追加する必要がなく、しかも、動作電圧も低くなり、水晶振動子に流れる電流も小さくすることができる発振回路を提供する。
【解決手段】ＮＭＯＳインバータＩＶｎと、帰還抵抗Ｒｆと、水晶振動子Ｑｚと、が互いに並列接続され、ＮＭＯＳインバータＩＶｎの入力と電源ＶＳＳとの間にキャパシタＣＧが接続され、ＮＭＯＳインバータＩＶｎの出力と電源ＶＳＳとの間にキャパシタＣＤが接続された水晶発振回路１において、ＮＭＯＳインバータＩＶｎが、電源ＶＤＤに接続された定電流回路Ｉｎと、定電流回路Ｉｎと電源ＶＳＳとの間に接続されたｎ型のＭＯＳトランジスタＴｎと、から構成されている。 （もっと読む）

【課題】本発明の目的は、低い負荷容量有する水晶発振回路において、負荷容量、及び負性抵抗ＲＬを決定する決定方法を提供するものである。
【解決手段】（CL_n+1／CL_n）²＝α（ｎは１以上の整数、α＝２^-1/2）が成立するように、負荷容量CL1に対して負荷容量CLｎ（ｎ≧２）を決定する。さらに、CMOSインバータの入力側と出力側の間に最小帰還抵抗Rfminと並列に配置されたリーク抵抗Rzを仮想して、最小合成帰還抵抗RFminを式RFmin＝（Rfmin×Rz）/(Rz＋Rfmin)を用いて決定し、最大負性抵抗RLmaxの値を、式（RLmax／RFmin)^1/2 ＜α（αは安全係数で２^-1/2）を用いて決定する。 （もっと読む）

【課題】低負荷容量値対応の水晶振動子を十分に適用することが可能な水晶発振装置を提供する。
【解決手段】例えば、配線基板ＰＣＢ上に、発振入力信号ＸＩＮ用の配線パターンＬＮ＿ＸＩＮと、発振出力信号ＸＯＵＴ用の配線パターンＬＮ＿ＸＯＵＴを設け、その間の領域に接地電源電圧ＶＳＳ用の配線パターンＬＮ＿ＶＳＳ１ｂを配置する。ＬＮ＿ＸＩＮとＬＮ＿ＸＯＵＴの間には水晶振動子ＸＴＡＬを接続し、その負荷容量となる容量Ｃｇ，Ｃｄの一端をＬＮ＿ＶＳＳ１ｂに接続する。更に、これらの配線パターンを囲むようにＶＳＳ用の配線パターンＬＮ＿ＶＳＳ１ａを配置し、加えて、下層にもＶＳＳ用の配線パターンＬＮ＿ＶＳＳｎを配置する。これらによって、ＸＩＮノードとＸＯＵＴノード間の寄生容量の低減や、当該ノードのノイズ耐性の向上等が可能になる。 （もっと読む）

【課題】 反射素子の反射特性を用いて高周波化、周波数安定化を図ることができる圧電発振器を提供する。
【解決手段】 電界効果型のトランジスタ１のゲートに共振回路３が接続され、ドレインに出力端子７が接続されると共に、電源電圧Ｖが印加され、ソースに反射素子として圧電共振器６が接続され、共振回路３の共振周波数と反射素子の圧電共振器６の発振周波数とを略同じにした圧電発振器であり、共振回路３とゲートとの間に第１のマッチング回路２と、ドレインと出力端子８との間に第２のマッチング回路７と、ソースと反射素子との間に第３のマッチング回路５を設けるようにしてもよいものである。 （もっと読む）

【課題】発振回路部の信号反転素子及びインターフェース回路部のインターフェース回路部のインターフェース集積回路素子で消費される電流を抑えて消費電力が少ない電子回路を提供する。
【解決手段】発振回路部とインターフェース回路部と被駆動回路部と備えた電子回路であって、発振回路部用電源電圧印加端子と発振回路部の間に発振回路部用電流制限抵抗が設けられ、インターフェース回路部用電源電圧印加端子とインターフェース回路部との間にインターフェース回路部用電流制限抵抗が設けられ、発振回路部用電流制限抵抗の両端部からグランドに接続されている第一のコンデンサが設けられ、インターフェース回路部用電流制限抵抗の両端部からグランドに接続されている第二のコンデンサが設けられ、インターフェース回路部から出力され被駆動回路部に入力される信号電圧が被駆動回路部が動作するために必要な電圧より大きいことを特徴とする。 （もっと読む）

【課題】本発明の目的は、実装基板に配置される水晶発振回路における浮遊容量Ｃsを低減する手段を提供することである。
【解決手段】本発明は、発振回路を構成するＣＭＯＳインバータの入出力端子間に接続する水晶振動子と、前記ＣＭＯＳインバータの入力端子パッドへ接続する前記水晶振動子側の入力端子を含む入力配線ラインと、前記ＣＭＯＳインバータの出力端子パッドへ接続する前記水晶振動子側の出力端子を含む出力配線ラインと、前記水晶振動子側の接地電源端子を含む接地電源配線ラインと、前記入力配線ラインと前記接地電源配線ラインとの間、及び前記出力配線ラインと前記接地配線ラインとの間に接続された容量素子と、を有する発振回路において、前記入力配線ラインと前記出力配線ラインとの間の少なくとも一部に前記接地電源配線ラインが配置されていることを特徴とする。 （もっと読む）

【課題】本発明の目的は、水晶振動子を用いた発振回路の発振起動時間と負荷容量ＣＬ値の関係を明確にし、所望の発振起動時間から負荷容量ＣＬ値を決定することである。
【解決手段】本発明は、水晶振動子を用いた発振回路において、発振起動時間Ｔｓと発振余裕度Ｍの関係式又は関係グラフを用いて発振余裕度Ｍから発振起動時間Ｔｓ（Ｔｓ０）を求める手段（Ａ）と、発振起動時間Ｔｓと負荷容量ＣＬの関係式、及び駆動電流値Ｉｏｓから、任意の駆動電流値Ｉｏｓにおける発振起動時間Ｔｓと負荷容量ＣＬの関係式を求める手段（Ｂ）と、前記手段（Ｂ）において求められた発振起動時間Ｔｓおよび負荷容量ＣＬの関係式を用いて、前記手段（Ａ）で求められた発振起動時間Ｔｓ０に対応する負荷容量ＣＬを決定する手段（Ｃ）と、を含むことを特徴とする。 （もっと読む）

【課題】周波数の校正を簡単に且つ高精度に可能な発振回路の提供。
【解決手段】圧電振動子４の両端に接続された入力端子と出力端子を有する第１のインバータ回路１と，第１のインバータ回路の入出力端子間に設けられた第１のフィードバック抵抗３と，第１のインバータ回路の入出力端子に各々接続され，制御信号により容量値が可変設定可能な第１、第２の可変容量素子２ａ、２ｂと，所定基準電流を入力端子又は出力端子に供給して第１または第２の可変容量素子を充電する充電回路１０と，入力端子又は出力端子の充電電圧と，参照電圧Ｖ_Ｒとを比較する比較器１１と，キャリブレーション時に，第１の時間で，充電回路に入力端子又は出力端子への基準電流の供給を開始させ，第１の時間後の第２の時間での比較器の比較結果に応じて，充電電圧が参照電圧に近づく様に，第１又は第２の可変容量素子の容量値を設定する制御信号生成の制御回路１２とを有する発振回路。 （もっと読む）

【課題】
インバーターを用いて大きな負性抵抗を得、さらに広い発振周波数可変幅を得る圧電発振回路を提供する。及び、大きな負性抵抗を得ることができることを論理的に証明する。
【解決手段】
圧電振動回路として、インバーターの入出力間にコンデンサーと圧電振動子を並列接続した回路と、第１のコイル、第２のコイルを直列接続した回路を備え、第１のコイル、第２のコイルの接続点と回路の接地点間にパスコンデンサーを備え、接続点と接地点間を交流に対して短絡させ、さらに電源と接地間にはコンデンサーを挿入し、交流に対して短絡させ、前記インバーターの電源端子と接地端子間に電圧を印加し、発振回路として構成した。 （もっと読む）

【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。 （もっと読む）

【課題】発振回路の性能を維持しながら静電気保護耐圧を向上できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、振動子ＸＴＡＬの一端に接続される第１のパッドＰ１と、振動子ＸＴＡＬの他端に接続される第２のパッドＰ２と、振動子ＸＴＡＬの発振用のバッファー回路ＢＦと、第１のパッドＰ１側の第１の接続ノードＮＣ１と、バッファー回路ＢＦの入力ノードＮＩとの間に設けられる第１の保護抵抗素子Ｒ１と、第２のパッドＰ２側の第２の接続ノードＮＣ２と、バッファー回路ＢＦの出力ノードＮＱとの間に設けられる第２の保護抵抗素子Ｒ２と、第１、第２の接続ノードＮＣ１、ＮＣ２の一方に接続される容量回路ＣＸ１（ＣＸ２）とを含む。 （もっと読む）

【課題】起動動作時における電流の増大を必要最小限に抑え、安定した起動動作が可能で、小型な低消費電力回路を提供する。
【解決手段】第１発振トランジスタＰ31、第１発振トランジスタＰ31のドレイン端子にドレイン端子を接続した第２発振トランジスタＮ31、第１容量Ｃ2、第１容量Ｃ2に一方を接続し、他方を第１発振トランジスタＰ31と第２発振トランジスタＮ31の接続ノードに接続した圧電振動子Ｑ1、一方を圧電振動子Ｑ1に接続し、他方を第１発振トランジスタＰ31のゲート端子に接続した帰還抵抗回路Ｚ3、第１発振トランジスタＰ31のゲート端子ＶP1に第１端子を接続し、接続ノードに第２端子を接続した第１振幅制限素子Ｐ32、第２発振トランジスタＮ31のゲート端子ＶN1に第２端子を接続し、接続ノードに第１端子を接続した第２振幅制限素子Ｎ32とを備える。 （もっと読む）

【課題】安定性と高速動作を維持し、デジタル入力信号のビット数が多くなっても比較的小さい面積で集積化可能なＤ／Ａ変換回路及び圧電発振器を提供すること。
【解決手段】Ｄ／Ａ変換回路１Ａは、ｎ個のクランプ電圧生成手段（クランプ回路１２ａ〜１２ｈ）と、ｎ個のクランプ電圧生成手段が生成するｎビットのデジタル信号の電圧を加算する電圧加算手段（加算器２０）と、を含む。ｎ個のクランプ電圧生成手段の各々は、デジタル入力信号２の対応するビットの電圧に応じて、ハイレベル又はローレベルを出力するＣＭＯＳインバーター（ＰＭＯＳ１５ａとＮＭＯＳ１７ａによるインバーター等）と、電源電位とグランド電位をそれぞれクリップして第１の電位と第２の電位を生成し、第１の電位と第２の電位をＣＭＯＳインバーターの出力のハイレベル及びローレベルとして供給する電圧クリップ手段（ＰＭＯＳ１４ａ、ＮＭＯＳ１８ａ等）と、を備える。 （もっと読む）

調節可能な共振周波数を有し、大きな信号を扱うことができる調整可能なＭＥＭＳ共振器が説明される。１つの例示的設計では、調整可能なＭＥＭＳ共振器は、（ｉ）キャビティおよび支柱を有する第１の部分と、（ｉｉ）支柱の下に配置された可動プレートを含み、第１の部分と対になった第２の部分とを含む。各部分は、もう一方の部分と対向する表面上を金属層で覆われていてもよい。ＭＥＭＳ共振器の共振周波数を変化させるために、可動プレートを、直流電圧で機械的に動かすことができる。キャビティは、長方形または円形の形状を有してもよく、空であっても、誘電材料で満たされていてもよい。支柱は、キャビティの中央に位置してもよい。可動プレートは、第２の部分に、（ｉ）１つのアンカーによって取り付けられて片持ち梁として働いてもよく、あるいは、（ｉｉ）２つのアンカーによって取り付けられてブリッジとして働いてもよい。
（もっと読む）

【課題】実装が容易であり、且つ、公知のオシレータと比較して優れた性能を有する共振装置を提供する。
【解決手段】共振装置は、複数の同期化されたオシレータを備える。各オシレータは、共振器（１）を備える。共振器（１）は、共振器（１）の振動を表す検出信号を、共振器（１）の励振入力（Ｅ）に接続されるフィードバックループに供給する検出手段を備える。検出信号は、オシレータのフィードバックループの導電率を制御する。全ての共振器の励振入力は、共振装置の出力を構成する共通部に接続される。容量性負荷（５）は、共通部と基準電圧（ＧＮＤ）との間に接続される。 （もっと読む）

負性抵抗回路と、クリスタルと、発振信号を生成することにおいて、負性抵抗回路の電力消費を減らすために、クリスタルの直列共振を修正するように適合されるコンポーネントとを含む発振信号を生成するための装置。このコンポーネントは、正のリアクタンス回路、１つまたは複数の誘導性素子、またはクリスタルに結合された一対の誘導性素子を含む。この装置は、クリスタルに結合された可変キャパシタのような、発振信号の周波数を調整するための周波数同調コンポーネントを更に含む。負性抵抗回路は、デジタルインバータ回路、反転アナログ増幅器、または自己調整回路を含みうる。この装置は、負性抵抗回路に定常電流を供給するための静止電流ソースと、発振信号が、定義された定常状態に達するのを促進するために、スタートアップ中にのみ、負性抵抗回路にブースト電流を供給するためのスタートアップ電流ソースとを具備する。
（もっと読む）

【課題】圧電発振器にスリープモードを備える。
【解決手段】圧電振動子１００を発振させた発振信号Ｖｐを出力する発振回路１１０と、発振回路１１０に電流Ｉｄを供給する電流源回路１２０と、発振回路１１０から出力された発振信号Ｖｐを整形した出力信号ＯＵＴを出力するバッファ回路１３０と、スリープモードとノーマルモードとを切り替える制御信号ＳＬを入力する制御端子１４０と、を含み、電流源回路１２０は、制御信号ＳＬがスリープモードの時はノーマルモードの時に比べて発振回路１１０に供給する電流Ｉｄが少なくなるように切り替える第１の切替部１２４を含み、バッファ回路１３０は、制御信号ＳＬがスリープモードの時はバッファ回路１３０を構成する素子への電流の供給を止める第２の切替部１３２と、制御信号ＳＬがスリープモードの時は発振信号Ｖｐが出力されないように切り替える第３の切替部１３３と、を含む圧電発振器１。 （もっと読む）