クロックシステム
【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路を含むクロックシステムに関する。
【背景技術】
【０００２】
リモコン装置、ＡＶ関連製品などの機器に搭載される制御回路、信号処理プロセッサ等の内部回路は、一般的に、消費電力低減のために間欠的に動作する。内部回路の動作を停止する場合、内部回路に対してクロック信号を供給する発振回路の動作を停止することも行われている。
【０００３】
しかしながら、発振回路の起動が開始されてから所望の品質を満たすクロック信号が出力されるまでには有限の時間を要する。水晶振動子を用いた発振回路（水晶発振回路）のみを使用すると、最終的には高精度なクロック信号が得られるが、出力安定化までに時間がかかる。一方、水晶発振回路に代えてＣＲ発振回路を使用する場合、出力安定化までの立ち上がりは水晶発振回路に比べて早いものの、水晶発振回路に比べて発振精度（ジッタ、ワンダ特性）が低いという欠点がある。
【０００４】
そこで、特許文献１は、水晶発振回路とＣＲ発振回路を兼用する技術を開示している。具体的には、特許文献１に記載のクロックシステムは、水晶発振回路とＣＲ発振回路を含む。特許文献１に記載のクロックシステムは、電源をオンした直後の立ち上がり時には、立ち上がりの早いＣＲ発振回路によって生成されるクロック信号を選択して内部回路に出力する。そして、特許文献１に記載のクロックシステムは、水晶発振回路の出力が安定した後に、発振精度が良好な水晶発振回路によって生成されるクロック信号を選択して内部回路に出力するとともに、ＣＲ発振回路の発振を停止する。つまり、特許文献１に記載のクロックシステムは、電源をオンした直後の立ち上がり時にＣＲ発振回路を使用してクロック出力を行い、その後、ＣＲ発振回路から水晶発振回路に切り替えてクロック出力を行う。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−３２６８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、ＣＲ発振回路の発振周波数精度は水晶発振回路に比べて低い。よって、ＣＲ発振回路の周波数精度では十分でなくより高精度なクロック信号が求められる場合には、特許文献１の技術は適用できない。つまり、電源をオンした直後のＣＲ発振回路の出力信号では品質が十分でない場合、結局のところ、水晶発振回路の出力安定化を待たなければ内部回路（制御回路など）は所望の動作を開始できないという問題がある。
【０００７】
水晶発振回路の出力が安定するまでの起動時間は４ｍｓ程度である。一方、間欠的に動作する内部回路の動作時間は、水晶発振回路の起動時間に比べて短い場合がある。例えば自動車のワイヤレスキーシステムにおいて鍵データの送信に要する時間は典型的には高々１ｍｓ程度である。しかしながら、水晶発振回路の起動を待たなければ鍵データの送信を開始できない。この水晶発振回路の起動待ち時間を短くできれば、システムの動作時間を短縮でき、省電力化を図ることができる。
【０００８】
なお、上記の問題が生ずるケースは、ＣＲ発振回路及び水晶発振回路を併用するクロックシステムに限られない。すなわち、起動時間が相対的に短いが発振精度が相対的に低い第１の発振回路と、起動時間が相対的に長いが発振精度が相対的に高い第２の発振回路を併用するクロックシステムにおいて広く問題となり得る。例えば、ＬＣ発振回路及び水晶発振回路を併用するクロックシステムでも問題となり得る。また、ＣＲ発振回路又はＬＣ発振回路と、セラミック振動子等の他の固体振動子を用いた発振回路とを併用するクロックシステムでも問題となり得る。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るクロックシステムは、第１及び第２の発振回路、並びにトリミング回路を含む。前記第１の発振回路は、内部回路に供給されるクロック信号を生成する。前記第２の発振回路は、前記第１の発振回路の発振周波数の調整に使用される。前記トリミング回路は、前記第１の発振回路と前記第２の発振回路の間の発振周波数差の検出結果に基づいて、前記第１の発振回路の発振周波数を調整する。
【００１０】
上述した本発明の一態様に係るクロックシステムは、例えば、前記第２の発振回路の過去の起動時に取得された前記検出結果又は前記検出結果に対応する前記第１の発振回路の制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行うとよい。記憶しておいた過去の検出結果又は制御値を用いることによって、前記第１の発振回路の発振周波数精度が前記第２の発振回路の発振周波数精度に比べて低い場合であっても、前記第２の発振回路の起動を待つことなく、前記第１の発振回路が生成する前記第１のクロック信号を速やかに所望の精度に近づけることができる。つまり、前記第２の発振回路の起動を待つことなく前記第１の発振回路を用いて高精度なクロック信号を得られるため、内部回路による所望の動作（例えば、ワイヤレスキーシステムにおける鍵データの送信など）を速やかに開始できる。
【発明の効果】
【００１１】
上述の本発明の一態様によれば、前記第２の発振回路の起動を待つことなく前記第１の発振回路の出力により高精度なクロック信号を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１にかかるクロックシステムの構成例を示すブロック図である。
【図２】図１に示したクロックシステムの一部について具体的な構成例を示すブロック図である。
【図３】図１に示したクロックシステムの通常モード動作手順の一例を示すフローチャートである。
【図４】図１に示したクロックシステムの校正モード動作手順の一例を示すフローチャートである。
【図５】図１に示したクロックシステムの校正モード動作手順の他の例を示すフローチャートである。
【図６】図３に示した通常モード動作手順に関するタイミング波形図である。
【図７】図４に示した通常モード動作手順に関するタイミング波形図である。
【図８】本発明の実施の形態２にかかるクロックシステムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１４】
＜発明の実施の形態１＞
図１は、本実施の形態にかかるクロックシステム１の構成例を示すブロック図である。
クロックシステム１は、２つの発振回路、すなわち、ＣＲ発振回路１１及び水晶発振回路１２を含む。ＣＲ発振回路１１は、内部回路１７に供給される動作クロックＣＬＫ１を生成する。一方、水晶発振回路１２の生成クロックＣＬＫ２は、内部回路１７の動作クロックとしては使用されず、クロックＣＬＫ１の校正（発振周波数の補正）のためのリファレンス信号として利用される。以下では、図１に示した各要素について順に説明する。
【００１５】
ＣＲ発振回路１１は、容量（Ｃ）及び抵抗（Ｒ）を含むＣＲ回路をアンプの帰還ループに配置した構成によってクロックＣＬＫ１を発振する。ＣＲ発振回路１１は、容量値及び抵抗値のうち少なくとも一方を変更することによって発振周波数を変更できる。水晶発振回路１２は、水晶の固有振動によってクロックＣＬＫ２を発振する。ＣＲ発振回路１１は、出力が安定化するまでに要する起動時間は水晶発振回路１２に比べて短いが、発振周波数精度は水晶発振回路１２に比べて低い。
【００１６】
周波数差検出回路１３は、２つのクロック信号ＣＬＫ１及びＣＬＫ２の周波数差を検出する。周波数差検出回路１３は、例えば２つのカウンタを含んでもよい。これら２つのカウンタによってＣＬＫ１及びＣＬＫ２のパルス数を計数してカウンタ値を比較することによって、周波数差を検出できる。
【００１７】
記憶回路１４は、検出回路１３による検出結果を保持する。記憶回路１４としては、例えば、レジスタ、ＲＡＭ（Read Only Memory）等の半導体記憶素子を使用すればよい。記憶回路１４は、周波数差の検出結果、例えばカウンタ値又はその差を記憶してもよいし、周波数差の検出結果に応じて定まるＣＲ発振回路１１に対する制御値を保持してもよい。ＣＲ発振回路１１に対する制御値は、ＣＲ発振回路１１が有する可変容量又は可変抵抗に対する制御値である。
【００１８】
トリミング回路１５は、記憶回路１４に保持されたＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又はこれに対応する制御値を読出し、ＣＬＫ１の発振周波数をＣＬＫ２に近づけるようにＣＲ発振回路１１を制御する。
【００１９】
発振制御部１６は、タイマによる動作開始時間の到来及びユーザのボタン操作等に応じて生成される外部割込み信号に応じて、ＣＲ発振回路１１及び水晶発振回路１２を間欠的に起動する。本実施の形態では、発振制御部１６は、「通常モード（第１の動作モード）」又は「校正モード（第２の動作モード）」のどちらかでＣＲ発振回路１１及び水晶発振回路１２の起動制御を行う。
【００２０】
校正モードでは、ＣＲ発振回路１１及び水晶発振回路１２を共に起動し、ＣＬＫ１及びＣＬＫ２の周波数差を検出し、新たな検出結果を記憶回路１４に保持する。これに対して、通常モードは、ＣＲ発振回路１１を起動し水晶発振回路１２を起動させない動作モードである。通常モードでは、過去に校正モードが実行された時に記憶回路１４に保持されたＣＬＫ１及びＣＬＫ２の周波数差又はこれに対応する制御値を用いて、トリミング回路１５がＣＲ発振回路１１の周波数補正を行う。
【００２１】
なお、発振制御部１６は、例えば、通常モードでの起動回数が所定回数に到達した場合、前回の校正モード実行時点から所定時間以上経過した場合に、校正モードを実行すればよい。水晶発振回路１２の起動を伴う校正モードの実行回数を減らすことで、クロックシステム１の消費電力を低減きる。
【００２２】
内部回路１７は、ＣＲ発振回路１１によって生成されるクロック信号ＣＬＫ１を動作クロックとして動作する。内部回路１７は、例えば、ＭＰＵ(Micro Processing Unit)、ＭＣＵ（Micro Controller Unit）、若しくはＤＳＰ（Digital Signal Processing Unit）、又はこれらの組み合わせである。
【００２３】
内部回路１７がＭＰＵ、ＭＣＵ等である場合、図１に示すように、発振制御部１６は内部回路１７に配置されてもよい。図２は、内部回路１７がＭＣＵである場合のＣＲ発振回路１１、周波数差検出回路１３、記憶回路１４、トリミング回路１５、発振制御部１６のより具体的な構成例を示すブロック図である。図２の例では、ＭＣＵ１７が有するカウンタ１７０が周波数差検出回路１３に相当する。また、レジスタ１７１又は１７２が記憶回路１４に相当する。また、発振制御部１６は、ＭＣＵ１７及び発振制御に関する命令群を含むプログラムによって実現される。具体的には、発振制御に関するプログラムをＲＯＭ１７２等に格納しておき、このプログラムをＭＣＵ１７が実行することによって、通常モード又は校正モードによるＣＲ発振回路１１及び水晶発振回路１２の動作を制御すればよい。
【００２４】
図２のＣＲ発振回路１１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータ１１０及び可変抵抗Ｒ１及び可変容量Ｃ１を含み、ＣＭＯＳインバータ１１０のヒステリシス特性を利用して発振する。図２のトリミング回路１５は、選択回路１５０を含む。選択回路１５０は、レジスタ１７１又はＲＡＭ１７２に格納された周波数差の検出結果又はこれに対応する制御値によって動作し、可変抵抗Ｒ１の抵抗値及び可変容量Ｃ１の容量値を切り替える。
【００２５】
続いて以下では、通常モード動作手順及び校正モード動作手順の具体例について図３〜５のフローチャートを用いて説明する。図３は、クロックシステム１の通常モード動作手順の一例を示すフローチャートである。ステップＳ１０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１の起動を開始する。ステップＳ１０２では、トリミング回路１５は、記憶回路１４に保持されたトリミングデータを用いてＣＲ発振回路１１の発振周波数をセットする。ここで、トリミングデータとは、ＣＬＫ１及びＣＬＫ２の周波数差の検出結果又はこれに対応する制御を意味する。ステップＳ１０３では、トリミングデータによる校正が完了したクロックＣＬＫ１を内部回路１７に供給する。ステップＳ１０４では、内部回路１７はクロックＣＬＫ１を動作クロックとして動作し、所定の処理（例えば鍵データの送信）を完了する。ステップＳ１０５では、発振制御部１６は、ＣＲ発振回路１１の動作を停止させてスタンバイ状態に移行する。
【００２６】
図４は、クロックシステム１の校正モード動作手順の一例を示すフローチャートである。図４において、ステップＳ２０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１及び水晶発振回路１２の起動を開始する。ステップＳ２０２〜Ｓ２０４は、図３に示したステップＳ１０２〜Ｓ１０４と同様である。ステップＳ２０５では、周波数差検出回路１３は、水晶発振回路１２の発振開始後（発振周波数の安定化後）にＣＬＫ１及びＣＬＫ２間の周波数差を検出する。ステップＳ２０６では、周波数差検出回路１３は、新たに得た周波数差の検出結果又はこれに対応する制御値を記憶回路１４に格納することで、トリミングデータを更新する。ステップＳ２０７では、発振制御部１６は、ＣＲ発振回路１１及び水晶発振回路１２の動作を停止させてスタンバイ状態に移行する。
【００２７】
図５は、クロックシステム１の校正モード動作手順の他の例を示すフローチャートである。図５の手順は、クロックシステム１の電源投入後の一回目の起動、つまり記憶回路１４に周波数差検出回路１３による検出結果又はこれに対応する制御値が格納されていない場合に実行するとよい。ステップＳ３０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１及び水晶発振回路１２の起動を開始する。ステップＳ３０２及びＳ３０３は、図４のステップＳ２０５及びＳ２０６に相当する。すなわち、ステップＳ３０２では、周波数差検出回路１３は、水晶発振回路１２の発振開始後（発振周波数の安定化後）にＣＬＫ１及びＣＬＫ２間の周波数差を検出する。ステップＳ３０３では、周波数差検出回路１３は、得られたトリミングデータ（周波数差の検出結果又はこれに対応する制御値）を記憶回路１４に格納する。ステップＳ３０４〜Ｓ３０６は、図４のステップＳ２０２〜Ｓ２０４と同様であり、ＣＲ発振回路１１の校正、及びクロックＣＬＫ１を動作クロックとする内部回路１７の動作が行われる。ステップＳ３０７では、発振制御部１６は、ＣＲ発振回路１１及び水晶発振回路１２の動作を停止させてスタンバイ状態に移行する。なお、水晶発振回路１２の発振は、ステップＳ３０２における周波数差の検出後に速やかに停止させてもよい。
【００２８】
次に、図６及び７のタイミング波形を参照して、通常モード及び校正モードの動作を説明する。図６は、図３に示した通常モード動作に関するタイミング波形を示している。図６（ａ）のスタート信号（外部割込み）が発振制御部１６に与えられると、ＣＲ発振回路１１に対するスタンバイ信号（図６（ｂ））が解除され、ＣＲ発振が開始する（図６（ｃ））。なお、図３の通常モード動作では、水晶発振回路１２は起動しない（図６（ｄ））。ＣＲ発振回路１１から供給される動作クロックＣＬＫ１を用いて内部回路１７が所定の処理（鍵データの送信等）を行う（図６（ｅ））。
【００２９】
図７は、図４に示した校正モード動作に関するタイミング波形を示している。図７（ａ）のスタート信号（外部割込み）が発振制御部１６に与えられると、ＣＲ発振回路１１及び水晶発振回路１２に対するスタンバイ信号（図７（ｂ））が解除され、ＣＲ発振がいち早く開始する（図７（ｃ））。ＣＲ発振回路１１から供給される動作クロックＣＬＫ１を用いて内部回路１７が所定の処理（鍵データの送信等）を行う（図７（ｅ））。水晶発振回路１２は、ＣＲ発振回路１１より遅れて発振を開始し（図７（ｄ））、ＣＬＫ１及びＣＬＫ２間の周波数差の比較、トリミングデータの更新が行われる（図７（ｅ））。
【００３０】
上述したように、クロックシステム１は、過去の水晶発振回路１２の起動時に記憶しておいたトリミングデータ（ＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又は制御値）を用いることによって、水晶発振回路１２の起動を待つことなく、ＣＲ発振回路１１が生成するクロックＣＬＫ１を速やかに所望の精度に近づけることができる。つまり、水晶発振回路１２の起動を待つことなくＣＲ発振回路１１を用いて高精度なクロックＣＬＫ１を得られるため、内部回路１７による所望の動作（例えば、ワイヤレスキーシステムにおける鍵データの送信など）を速やかに開始できる。
【００３１】
＜発明の実施の形態２＞
発明の実施の形態１では、ＣＲ発振回路１１が有する可変容量及び可変抵抗のうち少なくとも一方を調整することでＣＲは発振周波数を制御する例を示した。しかしながら、ＣＲ発振回路１１の電源電圧もＣＲ発振周波数に影響を与える。本実施の形態では、ＣＲ発振回路１１に電源電圧を供給するレギュレータの出力電圧を、トリミングデータ（ＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又は制御値）に応じて調整する例を説明する。
【００３２】
さらに、ＣＲ発振回路１１が有する可変抵抗の抵抗値は温度に依存して変化する。言い換えると、ＣＲ発振回路１１の発振周波数も周囲温度に応じて変化する。したがって、トリミングデータ取得時の周囲温度と現在の周囲温度が異なる場合、記憶回路１４に保持されたトリミングデータは適切な値でない場合が考えられる。よって、本実施の形態では、周囲温度に応じてトリミングデータを補正する例についても説明する。なお、レギュレータの出力電圧によるＣＲ発振周波数の制御と、周囲温度に基づくトリミングデータの補正は必ずしも併せて行う必要はなく、いずれか一方のみを実施してもよい。
【００３３】
図８は、図２に対応して、本実施の形態にかかるクロックシステムの主要部分の構成例を示すブロック図である。本実施の形態にかかるクロックシステムの全体構成は、クロックシステム１（例えば図１）と同様とすればよい。
【００３４】
図８の例では、発振制御部１６は、ＭＣＵ１７及び発振制御に関する命令群を含むプログラムによって実現される。具体的には、発振制御に関するプログラムをＲＯＭ１７２等に格納しておき、このプログラムをＭＣＵ１７が実行することによって、通常モード又は校正モードによるＣＲ発振回路１１及び水晶発振回路１２の動作を制御すればよい。
【００３５】
レギュレータ１５２は、ＣＲ発振回路１１に電源電圧を供給する。レギュレータ１５２の出力電圧は、記憶回路１４としてのレジスタ１７１又はＲＡＭ１７２に格納されたトリミングデータに応じて変更される。
【００３６】
温度検出回路１５１は、周囲温度を計測する。計測された周囲温度は、発振制御部１６として機能するＭＣＵ１７に送られる。発振制御部１６として機能するＭＣＵ１７は、可変抵抗Ｒ１の抵抗値の温度依存特性を参照し、過去のトリミングデータ取得時の周囲温度と現在の周囲温度との違いに基づいて、トリミングデータを補正する。可変抵抗Ｒ１の抵抗値の温度依存特性は、ＭＣＵがアクセス可能なメモリ（例えばＲＯＭ１７２）に予め格納しておけばよい。
【００３７】
＜その他の実施の形態＞
また、上述した発明の実施の形態１及び２では、ＣＬＫ１及びＣＬＫ２の周波数差に基づいて、ＣＲ発振回路１１の発振周波数を水晶発振回路１２の発振周波数に近づける例を説明した。言い換えると、ＣＬＫ１及びＣＬＫ２の周波数差がゼロに近づくように、ＣＲ発振回路１１の発振周波数を校正する例を示した。しかしながら、ＣＬＫ１及びＣＬＫ２の周波数差が予め定められた有限値に近づくように、ＣＲ発振回路１１の発振周波数を校正してもよい。つまり、ＣＲ発振回路１１と水晶発振回路１２の基準発振周波数は同一でなくてもよい。
【００３８】
また、上述した発明の実施の形態１及び２では、ＣＲ発振回路１１及び水晶発振回路１２を含むクロックシステムに関して説明した。しかしながら、上述した発明の実施の形態１及び２で説明した思想を、他方式の発振回路を使用する場合に適用してもよい。すなわち、発明の実施の形態１及び２で説明した思想は、起動時間が相対的に短いが発振精度が相対的に低い第１の発振回路と、起動時間が相対的に長いが発振精度が相対的に高い第２の発振回路を併用するクロックシステムに広く適用できる。発明の実施の形態１及び２で説明した思想は、例えば、ＬＣ発振回路及び水晶発振回路を併用するクロックシステムに適用してもよいし、ＣＲ発振回路又はＬＣ発振回路と、セラミック振動子等の他の固体振動子を用いた発振回路とを併用するクロックシステムに適用してもよい。
【００３９】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【００４０】
１ クロックシステム
１１ ＣＲ発振回路
１２ 水晶発振回路
１３ 周波数差検出回路
１４ 記憶回路
１５ トリミング回路
１６ 発振制御部
１７ 内部回路
１１０ ＣＭＯＳインバータ
１５０ 選択回路
１５１ 温度検出回路
１５２ レギュレータ
１７０ カウンタ
１７１ レジスタ
１７２ ＲＡＭ（Random Access Memory）
１７３ ＲＯＭ（Read Only Memory）
Ｒ１ 抵抗
Ｃ１ 容量
【技術分野】
【０００１】
本発明は、発振回路を含むクロックシステムに関する。
【背景技術】
【０００２】
リモコン装置、ＡＶ関連製品などの機器に搭載される制御回路、信号処理プロセッサ等の内部回路は、一般的に、消費電力低減のために間欠的に動作する。内部回路の動作を停止する場合、内部回路に対してクロック信号を供給する発振回路の動作を停止することも行われている。
【０００３】
しかしながら、発振回路の起動が開始されてから所望の品質を満たすクロック信号が出力されるまでには有限の時間を要する。水晶振動子を用いた発振回路（水晶発振回路）のみを使用すると、最終的には高精度なクロック信号が得られるが、出力安定化までに時間がかかる。一方、水晶発振回路に代えてＣＲ発振回路を使用する場合、出力安定化までの立ち上がりは水晶発振回路に比べて早いものの、水晶発振回路に比べて発振精度（ジッタ、ワンダ特性）が低いという欠点がある。
【０００４】
そこで、特許文献１は、水晶発振回路とＣＲ発振回路を兼用する技術を開示している。具体的には、特許文献１に記載のクロックシステムは、水晶発振回路とＣＲ発振回路を含む。特許文献１に記載のクロックシステムは、電源をオンした直後の立ち上がり時には、立ち上がりの早いＣＲ発振回路によって生成されるクロック信号を選択して内部回路に出力する。そして、特許文献１に記載のクロックシステムは、水晶発振回路の出力が安定した後に、発振精度が良好な水晶発振回路によって生成されるクロック信号を選択して内部回路に出力するとともに、ＣＲ発振回路の発振を停止する。つまり、特許文献１に記載のクロックシステムは、電源をオンした直後の立ち上がり時にＣＲ発振回路を使用してクロック出力を行い、その後、ＣＲ発振回路から水晶発振回路に切り替えてクロック出力を行う。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−３２６８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、ＣＲ発振回路の発振周波数精度は水晶発振回路に比べて低い。よって、ＣＲ発振回路の周波数精度では十分でなくより高精度なクロック信号が求められる場合には、特許文献１の技術は適用できない。つまり、電源をオンした直後のＣＲ発振回路の出力信号では品質が十分でない場合、結局のところ、水晶発振回路の出力安定化を待たなければ内部回路（制御回路など）は所望の動作を開始できないという問題がある。
【０００７】
水晶発振回路の出力が安定するまでの起動時間は４ｍｓ程度である。一方、間欠的に動作する内部回路の動作時間は、水晶発振回路の起動時間に比べて短い場合がある。例えば自動車のワイヤレスキーシステムにおいて鍵データの送信に要する時間は典型的には高々１ｍｓ程度である。しかしながら、水晶発振回路の起動を待たなければ鍵データの送信を開始できない。この水晶発振回路の起動待ち時間を短くできれば、システムの動作時間を短縮でき、省電力化を図ることができる。
【０００８】
なお、上記の問題が生ずるケースは、ＣＲ発振回路及び水晶発振回路を併用するクロックシステムに限られない。すなわち、起動時間が相対的に短いが発振精度が相対的に低い第１の発振回路と、起動時間が相対的に長いが発振精度が相対的に高い第２の発振回路を併用するクロックシステムにおいて広く問題となり得る。例えば、ＬＣ発振回路及び水晶発振回路を併用するクロックシステムでも問題となり得る。また、ＣＲ発振回路又はＬＣ発振回路と、セラミック振動子等の他の固体振動子を用いた発振回路とを併用するクロックシステムでも問題となり得る。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るクロックシステムは、第１及び第２の発振回路、並びにトリミング回路を含む。前記第１の発振回路は、内部回路に供給されるクロック信号を生成する。前記第２の発振回路は、前記第１の発振回路の発振周波数の調整に使用される。前記トリミング回路は、前記第１の発振回路と前記第２の発振回路の間の発振周波数差の検出結果に基づいて、前記第１の発振回路の発振周波数を調整する。
【００１０】
上述した本発明の一態様に係るクロックシステムは、例えば、前記第２の発振回路の過去の起動時に取得された前記検出結果又は前記検出結果に対応する前記第１の発振回路の制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行うとよい。記憶しておいた過去の検出結果又は制御値を用いることによって、前記第１の発振回路の発振周波数精度が前記第２の発振回路の発振周波数精度に比べて低い場合であっても、前記第２の発振回路の起動を待つことなく、前記第１の発振回路が生成する前記第１のクロック信号を速やかに所望の精度に近づけることができる。つまり、前記第２の発振回路の起動を待つことなく前記第１の発振回路を用いて高精度なクロック信号を得られるため、内部回路による所望の動作（例えば、ワイヤレスキーシステムにおける鍵データの送信など）を速やかに開始できる。
【発明の効果】
【００１１】
上述の本発明の一態様によれば、前記第２の発振回路の起動を待つことなく前記第１の発振回路の出力により高精度なクロック信号を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１にかかるクロックシステムの構成例を示すブロック図である。
【図２】図１に示したクロックシステムの一部について具体的な構成例を示すブロック図である。
【図３】図１に示したクロックシステムの通常モード動作手順の一例を示すフローチャートである。
【図４】図１に示したクロックシステムの校正モード動作手順の一例を示すフローチャートである。
【図５】図１に示したクロックシステムの校正モード動作手順の他の例を示すフローチャートである。
【図６】図３に示した通常モード動作手順に関するタイミング波形図である。
【図７】図４に示した通常モード動作手順に関するタイミング波形図である。
【図８】本発明の実施の形態２にかかるクロックシステムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１４】
＜発明の実施の形態１＞
図１は、本実施の形態にかかるクロックシステム１の構成例を示すブロック図である。
クロックシステム１は、２つの発振回路、すなわち、ＣＲ発振回路１１及び水晶発振回路１２を含む。ＣＲ発振回路１１は、内部回路１７に供給される動作クロックＣＬＫ１を生成する。一方、水晶発振回路１２の生成クロックＣＬＫ２は、内部回路１７の動作クロックとしては使用されず、クロックＣＬＫ１の校正（発振周波数の補正）のためのリファレンス信号として利用される。以下では、図１に示した各要素について順に説明する。
【００１５】
ＣＲ発振回路１１は、容量（Ｃ）及び抵抗（Ｒ）を含むＣＲ回路をアンプの帰還ループに配置した構成によってクロックＣＬＫ１を発振する。ＣＲ発振回路１１は、容量値及び抵抗値のうち少なくとも一方を変更することによって発振周波数を変更できる。水晶発振回路１２は、水晶の固有振動によってクロックＣＬＫ２を発振する。ＣＲ発振回路１１は、出力が安定化するまでに要する起動時間は水晶発振回路１２に比べて短いが、発振周波数精度は水晶発振回路１２に比べて低い。
【００１６】
周波数差検出回路１３は、２つのクロック信号ＣＬＫ１及びＣＬＫ２の周波数差を検出する。周波数差検出回路１３は、例えば２つのカウンタを含んでもよい。これら２つのカウンタによってＣＬＫ１及びＣＬＫ２のパルス数を計数してカウンタ値を比較することによって、周波数差を検出できる。
【００１７】
記憶回路１４は、検出回路１３による検出結果を保持する。記憶回路１４としては、例えば、レジスタ、ＲＡＭ（Read Only Memory）等の半導体記憶素子を使用すればよい。記憶回路１４は、周波数差の検出結果、例えばカウンタ値又はその差を記憶してもよいし、周波数差の検出結果に応じて定まるＣＲ発振回路１１に対する制御値を保持してもよい。ＣＲ発振回路１１に対する制御値は、ＣＲ発振回路１１が有する可変容量又は可変抵抗に対する制御値である。
【００１８】
トリミング回路１５は、記憶回路１４に保持されたＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又はこれに対応する制御値を読出し、ＣＬＫ１の発振周波数をＣＬＫ２に近づけるようにＣＲ発振回路１１を制御する。
【００１９】
発振制御部１６は、タイマによる動作開始時間の到来及びユーザのボタン操作等に応じて生成される外部割込み信号に応じて、ＣＲ発振回路１１及び水晶発振回路１２を間欠的に起動する。本実施の形態では、発振制御部１６は、「通常モード（第１の動作モード）」又は「校正モード（第２の動作モード）」のどちらかでＣＲ発振回路１１及び水晶発振回路１２の起動制御を行う。
【００２０】
校正モードでは、ＣＲ発振回路１１及び水晶発振回路１２を共に起動し、ＣＬＫ１及びＣＬＫ２の周波数差を検出し、新たな検出結果を記憶回路１４に保持する。これに対して、通常モードは、ＣＲ発振回路１１を起動し水晶発振回路１２を起動させない動作モードである。通常モードでは、過去に校正モードが実行された時に記憶回路１４に保持されたＣＬＫ１及びＣＬＫ２の周波数差又はこれに対応する制御値を用いて、トリミング回路１５がＣＲ発振回路１１の周波数補正を行う。
【００２１】
なお、発振制御部１６は、例えば、通常モードでの起動回数が所定回数に到達した場合、前回の校正モード実行時点から所定時間以上経過した場合に、校正モードを実行すればよい。水晶発振回路１２の起動を伴う校正モードの実行回数を減らすことで、クロックシステム１の消費電力を低減きる。
【００２２】
内部回路１７は、ＣＲ発振回路１１によって生成されるクロック信号ＣＬＫ１を動作クロックとして動作する。内部回路１７は、例えば、ＭＰＵ(Micro Processing Unit)、ＭＣＵ（Micro Controller Unit）、若しくはＤＳＰ（Digital Signal Processing Unit）、又はこれらの組み合わせである。
【００２３】
内部回路１７がＭＰＵ、ＭＣＵ等である場合、図１に示すように、発振制御部１６は内部回路１７に配置されてもよい。図２は、内部回路１７がＭＣＵである場合のＣＲ発振回路１１、周波数差検出回路１３、記憶回路１４、トリミング回路１５、発振制御部１６のより具体的な構成例を示すブロック図である。図２の例では、ＭＣＵ１７が有するカウンタ１７０が周波数差検出回路１３に相当する。また、レジスタ１７１又は１７２が記憶回路１４に相当する。また、発振制御部１６は、ＭＣＵ１７及び発振制御に関する命令群を含むプログラムによって実現される。具体的には、発振制御に関するプログラムをＲＯＭ１７２等に格納しておき、このプログラムをＭＣＵ１７が実行することによって、通常モード又は校正モードによるＣＲ発振回路１１及び水晶発振回路１２の動作を制御すればよい。
【００２４】
図２のＣＲ発振回路１１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータ１１０及び可変抵抗Ｒ１及び可変容量Ｃ１を含み、ＣＭＯＳインバータ１１０のヒステリシス特性を利用して発振する。図２のトリミング回路１５は、選択回路１５０を含む。選択回路１５０は、レジスタ１７１又はＲＡＭ１７２に格納された周波数差の検出結果又はこれに対応する制御値によって動作し、可変抵抗Ｒ１の抵抗値及び可変容量Ｃ１の容量値を切り替える。
【００２５】
続いて以下では、通常モード動作手順及び校正モード動作手順の具体例について図３〜５のフローチャートを用いて説明する。図３は、クロックシステム１の通常モード動作手順の一例を示すフローチャートである。ステップＳ１０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１の起動を開始する。ステップＳ１０２では、トリミング回路１５は、記憶回路１４に保持されたトリミングデータを用いてＣＲ発振回路１１の発振周波数をセットする。ここで、トリミングデータとは、ＣＬＫ１及びＣＬＫ２の周波数差の検出結果又はこれに対応する制御を意味する。ステップＳ１０３では、トリミングデータによる校正が完了したクロックＣＬＫ１を内部回路１７に供給する。ステップＳ１０４では、内部回路１７はクロックＣＬＫ１を動作クロックとして動作し、所定の処理（例えば鍵データの送信）を完了する。ステップＳ１０５では、発振制御部１６は、ＣＲ発振回路１１の動作を停止させてスタンバイ状態に移行する。
【００２６】
図４は、クロックシステム１の校正モード動作手順の一例を示すフローチャートである。図４において、ステップＳ２０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１及び水晶発振回路１２の起動を開始する。ステップＳ２０２〜Ｓ２０４は、図３に示したステップＳ１０２〜Ｓ１０４と同様である。ステップＳ２０５では、周波数差検出回路１３は、水晶発振回路１２の発振開始後（発振周波数の安定化後）にＣＬＫ１及びＣＬＫ２間の周波数差を検出する。ステップＳ２０６では、周波数差検出回路１３は、新たに得た周波数差の検出結果又はこれに対応する制御値を記憶回路１４に格納することで、トリミングデータを更新する。ステップＳ２０７では、発振制御部１６は、ＣＲ発振回路１１及び水晶発振回路１２の動作を停止させてスタンバイ状態に移行する。
【００２７】
図５は、クロックシステム１の校正モード動作手順の他の例を示すフローチャートである。図５の手順は、クロックシステム１の電源投入後の一回目の起動、つまり記憶回路１４に周波数差検出回路１３による検出結果又はこれに対応する制御値が格納されていない場合に実行するとよい。ステップＳ３０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１及び水晶発振回路１２の起動を開始する。ステップＳ３０２及びＳ３０３は、図４のステップＳ２０５及びＳ２０６に相当する。すなわち、ステップＳ３０２では、周波数差検出回路１３は、水晶発振回路１２の発振開始後（発振周波数の安定化後）にＣＬＫ１及びＣＬＫ２間の周波数差を検出する。ステップＳ３０３では、周波数差検出回路１３は、得られたトリミングデータ（周波数差の検出結果又はこれに対応する制御値）を記憶回路１４に格納する。ステップＳ３０４〜Ｓ３０６は、図４のステップＳ２０２〜Ｓ２０４と同様であり、ＣＲ発振回路１１の校正、及びクロックＣＬＫ１を動作クロックとする内部回路１７の動作が行われる。ステップＳ３０７では、発振制御部１６は、ＣＲ発振回路１１及び水晶発振回路１２の動作を停止させてスタンバイ状態に移行する。なお、水晶発振回路１２の発振は、ステップＳ３０２における周波数差の検出後に速やかに停止させてもよい。
【００２８】
次に、図６及び７のタイミング波形を参照して、通常モード及び校正モードの動作を説明する。図６は、図３に示した通常モード動作に関するタイミング波形を示している。図６（ａ）のスタート信号（外部割込み）が発振制御部１６に与えられると、ＣＲ発振回路１１に対するスタンバイ信号（図６（ｂ））が解除され、ＣＲ発振が開始する（図６（ｃ））。なお、図３の通常モード動作では、水晶発振回路１２は起動しない（図６（ｄ））。ＣＲ発振回路１１から供給される動作クロックＣＬＫ１を用いて内部回路１７が所定の処理（鍵データの送信等）を行う（図６（ｅ））。
【００２９】
図７は、図４に示した校正モード動作に関するタイミング波形を示している。図７（ａ）のスタート信号（外部割込み）が発振制御部１６に与えられると、ＣＲ発振回路１１及び水晶発振回路１２に対するスタンバイ信号（図７（ｂ））が解除され、ＣＲ発振がいち早く開始する（図７（ｃ））。ＣＲ発振回路１１から供給される動作クロックＣＬＫ１を用いて内部回路１７が所定の処理（鍵データの送信等）を行う（図７（ｅ））。水晶発振回路１２は、ＣＲ発振回路１１より遅れて発振を開始し（図７（ｄ））、ＣＬＫ１及びＣＬＫ２間の周波数差の比較、トリミングデータの更新が行われる（図７（ｅ））。
【００３０】
上述したように、クロックシステム１は、過去の水晶発振回路１２の起動時に記憶しておいたトリミングデータ（ＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又は制御値）を用いることによって、水晶発振回路１２の起動を待つことなく、ＣＲ発振回路１１が生成するクロックＣＬＫ１を速やかに所望の精度に近づけることができる。つまり、水晶発振回路１２の起動を待つことなくＣＲ発振回路１１を用いて高精度なクロックＣＬＫ１を得られるため、内部回路１７による所望の動作（例えば、ワイヤレスキーシステムにおける鍵データの送信など）を速やかに開始できる。
【００３１】
＜発明の実施の形態２＞
発明の実施の形態１では、ＣＲ発振回路１１が有する可変容量及び可変抵抗のうち少なくとも一方を調整することでＣＲは発振周波数を制御する例を示した。しかしながら、ＣＲ発振回路１１の電源電圧もＣＲ発振周波数に影響を与える。本実施の形態では、ＣＲ発振回路１１に電源電圧を供給するレギュレータの出力電圧を、トリミングデータ（ＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又は制御値）に応じて調整する例を説明する。
【００３２】
さらに、ＣＲ発振回路１１が有する可変抵抗の抵抗値は温度に依存して変化する。言い換えると、ＣＲ発振回路１１の発振周波数も周囲温度に応じて変化する。したがって、トリミングデータ取得時の周囲温度と現在の周囲温度が異なる場合、記憶回路１４に保持されたトリミングデータは適切な値でない場合が考えられる。よって、本実施の形態では、周囲温度に応じてトリミングデータを補正する例についても説明する。なお、レギュレータの出力電圧によるＣＲ発振周波数の制御と、周囲温度に基づくトリミングデータの補正は必ずしも併せて行う必要はなく、いずれか一方のみを実施してもよい。
【００３３】
図８は、図２に対応して、本実施の形態にかかるクロックシステムの主要部分の構成例を示すブロック図である。本実施の形態にかかるクロックシステムの全体構成は、クロックシステム１（例えば図１）と同様とすればよい。
【００３４】
図８の例では、発振制御部１６は、ＭＣＵ１７及び発振制御に関する命令群を含むプログラムによって実現される。具体的には、発振制御に関するプログラムをＲＯＭ１７２等に格納しておき、このプログラムをＭＣＵ１７が実行することによって、通常モード又は校正モードによるＣＲ発振回路１１及び水晶発振回路１２の動作を制御すればよい。
【００３５】
レギュレータ１５２は、ＣＲ発振回路１１に電源電圧を供給する。レギュレータ１５２の出力電圧は、記憶回路１４としてのレジスタ１７１又はＲＡＭ１７２に格納されたトリミングデータに応じて変更される。
【００３６】
温度検出回路１５１は、周囲温度を計測する。計測された周囲温度は、発振制御部１６として機能するＭＣＵ１７に送られる。発振制御部１６として機能するＭＣＵ１７は、可変抵抗Ｒ１の抵抗値の温度依存特性を参照し、過去のトリミングデータ取得時の周囲温度と現在の周囲温度との違いに基づいて、トリミングデータを補正する。可変抵抗Ｒ１の抵抗値の温度依存特性は、ＭＣＵがアクセス可能なメモリ（例えばＲＯＭ１７２）に予め格納しておけばよい。
【００３７】
＜その他の実施の形態＞
また、上述した発明の実施の形態１及び２では、ＣＬＫ１及びＣＬＫ２の周波数差に基づいて、ＣＲ発振回路１１の発振周波数を水晶発振回路１２の発振周波数に近づける例を説明した。言い換えると、ＣＬＫ１及びＣＬＫ２の周波数差がゼロに近づくように、ＣＲ発振回路１１の発振周波数を校正する例を示した。しかしながら、ＣＬＫ１及びＣＬＫ２の周波数差が予め定められた有限値に近づくように、ＣＲ発振回路１１の発振周波数を校正してもよい。つまり、ＣＲ発振回路１１と水晶発振回路１２の基準発振周波数は同一でなくてもよい。
【００３８】
また、上述した発明の実施の形態１及び２では、ＣＲ発振回路１１及び水晶発振回路１２を含むクロックシステムに関して説明した。しかしながら、上述した発明の実施の形態１及び２で説明した思想を、他方式の発振回路を使用する場合に適用してもよい。すなわち、発明の実施の形態１及び２で説明した思想は、起動時間が相対的に短いが発振精度が相対的に低い第１の発振回路と、起動時間が相対的に長いが発振精度が相対的に高い第２の発振回路を併用するクロックシステムに広く適用できる。発明の実施の形態１及び２で説明した思想は、例えば、ＬＣ発振回路及び水晶発振回路を併用するクロックシステムに適用してもよいし、ＣＲ発振回路又はＬＣ発振回路と、セラミック振動子等の他の固体振動子を用いた発振回路とを併用するクロックシステムに適用してもよい。
【００３９】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【００４０】
１ クロックシステム
１１ ＣＲ発振回路
１２ 水晶発振回路
１３ 周波数差検出回路
１４ 記憶回路
１５ トリミング回路
１６ 発振制御部
１７ 内部回路
１１０ ＣＭＯＳインバータ
１５０ 選択回路
１５１ 温度検出回路
１５２ レギュレータ
１７０ カウンタ
１７１ レジスタ
１７２ ＲＡＭ（Random Access Memory）
１７３ ＲＯＭ（Read Only Memory）
Ｒ１ 抵抗
Ｃ１ 容量
【特許請求の範囲】
【請求項１】
内部回路に供給される第１のクロック信号を生成する第１の発振回路と、
前記第１の発振回路の発振周波数の調整に使用される第２の発振回路と、
前記第１の発振回路と前記第２の発振回路の間の発振周波数差の検出結果に基づいて、前記第１の発振周波数を調整するトリミング回路と、
を備えるクロックシステム。
【請求項２】
前記トリミング回路は、前記第１の発振回路の第１の発振周波数を前記第２の発振回路の第２の発振周波数に近づけるように、前記第１の発振周波数を調整する、請求項１に記載のクロックシステム。
【請求項３】
前記第１及び第２の発振回路は共に間欠的に起動され、
前記トリミング回路は、前記第２の発振回路の過去の起動時に取得された前記検出結果又は前記検出結果に対応する前記第１の発振回路の制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行う、請求項１又は２に記載のクロックシステム。
【請求項４】
前記検出結果及び前記制御値の少なくとも一方を記憶可能な記憶回路をさらに備え、
前記トリミング回路は、前記第２の発振回路の過去の起動時に前記記憶回路に保持された前記検出結果又は前記制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行う、請求項３に記載のクロックシステム。
【請求項５】
前記クロックシステムは、通常モード及び校正モードで動作可能であり、
前記通常モードでは、少なくとも前記第１の発振回路が起動され、前記第２の発振回路の過去の起動時に前記記憶回路に保持された前記検出結果又は前記制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整が行われ、
前記校正モードでは、前記第１及び第２の発振回路が共に起動され、前記第１及び第２の発振回路の起動後に前記発振周波数差の検出を行って得られる新たな検出結果又はこれに対応する制御値が、次回の前記通常モードによる動作のために前記記憶回路に格納される、請求項４に記載のクロックシステム。
【請求項６】
周囲温度を検出する温度検出回路をさらに備え、
前記トリミング回路は、前記記憶回路に保持された前記検出結果又は前記制御値によって定まる前記第１の発振回路に対する制御量を、前記周囲温度に応じて補正する、請求項４〜５のいずれか１項に記載のクロックシステム。
【請求項７】
少なくとも前記第１の発振回路に動作電圧を供給可能であり、前記動作電圧を変更可能な可変レギュレータをさらに備え、
前記動作電圧は、前記発振周波数差の検出結果に基づいて、前記第１の発振周波数が前記第２の発振周波数に近づくように調整される、請求項１〜６のいずれか１項に記載のクロックシステム。
【請求項８】
前記内部回路へ供給されるクロック信号の前記第１のクロック信号と前記第２のクロック信号の間での切り替えは行われない、請求項１〜７のいずれか１項に記載のクロックシステム。
【請求項９】
前記第１の発振回路は、前記第２の発振回路に比べて、起動時間が短く、発振周波数精度が低い、請求項１〜８のいずれか１項に記載のクロックシステム。
【請求項１０】
前記第１の発振回路は、ＣＲ発振回路、又はＬＣ発振回路であり、
前記第２の発振回路は、水晶発振回路、又はセラミック発振回路である、請求項１〜９のいずれか１項に記載のクロックシステム。
【請求項１】
内部回路に供給される第１のクロック信号を生成する第１の発振回路と、
前記第１の発振回路の発振周波数の調整に使用される第２の発振回路と、
前記第１の発振回路と前記第２の発振回路の間の発振周波数差の検出結果に基づいて、前記第１の発振周波数を調整するトリミング回路と、
を備えるクロックシステム。
【請求項２】
前記トリミング回路は、前記第１の発振回路の第１の発振周波数を前記第２の発振回路の第２の発振周波数に近づけるように、前記第１の発振周波数を調整する、請求項１に記載のクロックシステム。
【請求項３】
前記第１及び第２の発振回路は共に間欠的に起動され、
前記トリミング回路は、前記第２の発振回路の過去の起動時に取得された前記検出結果又は前記検出結果に対応する前記第１の発振回路の制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行う、請求項１又は２に記載のクロックシステム。
【請求項４】
前記検出結果及び前記制御値の少なくとも一方を記憶可能な記憶回路をさらに備え、
前記トリミング回路は、前記第２の発振回路の過去の起動時に前記記憶回路に保持された前記検出結果又は前記制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行う、請求項３に記載のクロックシステム。
【請求項５】
前記クロックシステムは、通常モード及び校正モードで動作可能であり、
前記通常モードでは、少なくとも前記第１の発振回路が起動され、前記第２の発振回路の過去の起動時に前記記憶回路に保持された前記検出結果又は前記制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整が行われ、
前記校正モードでは、前記第１及び第２の発振回路が共に起動され、前記第１及び第２の発振回路の起動後に前記発振周波数差の検出を行って得られる新たな検出結果又はこれに対応する制御値が、次回の前記通常モードによる動作のために前記記憶回路に格納される、請求項４に記載のクロックシステム。
【請求項６】
周囲温度を検出する温度検出回路をさらに備え、
前記トリミング回路は、前記記憶回路に保持された前記検出結果又は前記制御値によって定まる前記第１の発振回路に対する制御量を、前記周囲温度に応じて補正する、請求項４〜５のいずれか１項に記載のクロックシステム。
【請求項７】
少なくとも前記第１の発振回路に動作電圧を供給可能であり、前記動作電圧を変更可能な可変レギュレータをさらに備え、
前記動作電圧は、前記発振周波数差の検出結果に基づいて、前記第１の発振周波数が前記第２の発振周波数に近づくように調整される、請求項１〜６のいずれか１項に記載のクロックシステム。
【請求項８】
前記内部回路へ供給されるクロック信号の前記第１のクロック信号と前記第２のクロック信号の間での切り替えは行われない、請求項１〜７のいずれか１項に記載のクロックシステム。
【請求項９】
前記第１の発振回路は、前記第２の発振回路に比べて、起動時間が短く、発振周波数精度が低い、請求項１〜８のいずれか１項に記載のクロックシステム。
【請求項１０】
前記第１の発振回路は、ＣＲ発振回路、又はＬＣ発振回路であり、
前記第２の発振回路は、水晶発振回路、又はセラミック発振回路である、請求項１〜９のいずれか１項に記載のクロックシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１９９４８１（Ｐ２０１１−１９９４８１Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６２５６９（Ｐ２０１０−６２５６９）
【出願日】平成２２年３月１８日（２０１０．３．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１８日（２０１０．３．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]