【課題】トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路を提供する。
【解決手段】位相補間回路は、位相の異なる入力波形を受け付ける複数の差動対を含み、複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路である。さらに、複数の差動対にバイアス電流を供給する電流源をｎ個含み、第１の差動対に供給するバイアス電流を、ｎ個の電流源のうち、ｍ個の電流源から供給可能であると共に、第２の差動対に供給するバイアス電流をｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、出力波形の位相シフト量に基づいて、可変電流源のｍ個の電流源の数を変更する制御回路と、を備えている。 （もっと読む）

【課題】分周回路の動作不良を抑制する。
【解決手段】第１又は第２のクロック信号に従って２×Ｘ個（Ｘは２以上の自然数）のパルス信号を生成して出力するシフトレジスタと、２×Ｘ個のパルス信号に従って、第１のクロック信号の周期のＸ倍の周期である第３のクロック信号となる信号を生成して出力する分周信号出力回路と、を具備し、分周信号出力回路は、ゲートのそれぞれに、２×Ｘ個のパルス信号における１個目乃至Ｘ個目のパルス信号のうち、互いに異なるパルス信号が入力され、第３のクロック信号となる信号の電圧を第１の電圧に設定するか否かを制御するＸ個の第１のトランジスタと、ゲートのそれぞれに、２×Ｘ個のパルス信号におけるＸ＋１個目乃至２×Ｘ個目のパルス信号のうち、互いに異なるパルス信号が入力され、第３のクロック信号となる信号の電圧を第２の電圧に設定するか否かを制御するＸ個の第２のトランジスタと、を備える。 （もっと読む）

【課題】高いクロック周波数に対応した高速動作が可能であると共に、高い精度でデューティ比を調節できる信号整形装置を提供すること。
【解決手段】所定パルス幅のパルス信号を生成するパルス信号生成部１１と、パルス信号のデューティ比を制御するデューティ比調節部１２と、を有する信号整形装置であり、パルス信号生成部１１は、クロック信号が入力されるフリップフロップ回路１０１と、フリップフロップ回路１０１の出力信号を遅延させて当該遅延量に応じたパルス幅を有する単相のパルス信号を出力する遅延回路１０２と、を備え、デューティ比調節部１２は、遅延回路１０２から出力される単相のパルス信号を互いに極性が反転した第１パルス信号と第２パルス信号からなる差動パルス信号に変換し、第１パルス信号の平均電圧と第２パルス信号の平均電圧との差に基づいて、パルス信号が目標のデューティ比になるように遅延回路１０２の遅延量を制御する。 （もっと読む）

【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。 （もっと読む）

1つまたは複数の中央処理ユニットをリアルタイムで監視する方法を開示する。本方法は、1つまたは複数のCPUに関連する状態データをリアルタイムで監視するステップと、状態データをフィルタ処理するステップと、フィルタ処理された状態データに少なくとも部分的に基づいて、1つまたは複数のシステム設定を選択的に変更するステップと含み得る。
（もっと読む）

【課題】消費電力を低減する。
【解決手段】クロック信号をデジタル回路に分配する方法、装置は、クロック信号を生成するステップと、制御信号に応じて、クロック信号の位相を遅延され、進められ、あるいはそのままとして、出力クロック信号を生成するステップと、を備える。クロック信号と出力クロック信号の間の遅延量あるいは進み量である位相差を、デジタル回路の電源電圧の大きさの時間的変動に応じて変化させる。 （もっと読む）

【課題】入力された外部信号の波形で規定される論理をより確実に判定することが可能なＬＳＩシステムを提供する。
【解決手段】ＬＳＩシステムは、第１の入力回路と、発振回路と、発振安定化回路と、システムクロック信号をカウントするフリーランカウンタと、第２の入力回路と、第１のキャプチャ信号が入力されたときのフリーランカウンタの第１のカウント値を保持するとともに、第２のキャプチャ信号が入力されたときのフリーランカウンタの第２のカウント値を保持するキャプチャ回路と、設定値を発振安定化回路に出力するとともに、設定値に対応した補正値を出力する補正回路と、キャプチャ回路に保持された第１のカウント値と第２のカウント値との差に補正値を加算した値に基づいて、第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える。 （もっと読む）

【課題】デューティ補正回路のロッキングタイムを減らし、正確なデューティの補正が可能となり、多様な周波数のクロックについてデューティ補正を可能にするデューティ補正回路を提供すること。
【解決手段】本発明に係るデューティ補正回路は、デューティ調節コードＣ＜１：５＞に応答して入力クロックＣＬＫ、ＣＬＫＢのデューティを調節した出力クロックＣＬＫ＿ＯＵＴ、ＣＬＫＢ＿ＯＵＴを生成するデューティ調節部１１０と、前記出力クロックのハイパルス幅とローパルス幅の差異を測定してその差異値Ｓ＜１：４＞を出力するデューティ感知部１２０と、前記差異値を累積して前記デューティ調節コードを生成する累積部１３０とを備える。 （もっと読む）

【課題】
クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。
【解決手段】
リセット要求信号ＲＲに応じてリセット信号ＲＳを出力制御するリセット制御回路２００は、リセット要求信号ＲＲに応じて、クロック出力待機期間ＤＣの遅延でクロック出力信号ＲＣを発生すると共に、クロック信号ＣＫを変成して出力するクロック変成部２１０と、クロック出力信号ＲＣに応じて、リセット出力待機期間Ｄの遅延でリセット信号ＲＳを発生するリセット信号生成部２２０とを有している。 （もっと読む）

【課題】比較的小さな回路規模で、入力された多相クロック信号から所望の位相のクロック信号を生成する。
【解決手段】入力された多相クロック信号から所望の位相のクロック信号を生成する装置において、中間クロック生成器（１１）は、多相クロック信号のいずれか一つを基準クロック信号として、基準クロック信号の複数周期を１周期とする多相中間クロック信号を生成する。第１の位相セレクタ（１２）は、多相中間クロック信号のいずれか一つを選択する。第２の位相セレクタ（１３）は、多相クロック信号のいずれか一つを選択する。ラッチ回路（１４）は、第１の位相セレクタ（１２）によって選択された中間クロック信号を、第２の位相セレクタ（１３）によって選択されたクロック信号でラッチする。 （もっと読む）

【課題】タイミング信号の遅延量の変動を低減する。
【解決手段】周期Ｔ１を持つクロック信号ＣＫａと、活性化信号ＡＣＴとを入力し、ｍを否負の整数、ｔｄａをアナログ遅延素子による遅延量としたときにクロックからの遅延量がｔｄ＝ｍ・Ｔ１＋ｔｄａとなる微調タイミング信号ＦＴを発生するタイミング制御回路ＤＬＹ１を有する。タイミング制御回路ＤＬＹ１は、粗調遅延回路ＣＤと微調遅延回路ＦＤからなる。粗調遅延回路ＣＤは、活性化信号ＡＣＴを受けてから、クロック信号ＣＫａの立ち上がりエッジをカウントするカウンタを有し、クロック信号ＣＫａの立ち上がりからの遅延量がｍ・Ｔ１である粗調タイミング信号ＣＴを出力する。微調遅延回路ＦＤは、複数のアナログ遅延素子を有し、粗調タイミング信号ＣＴからの遅延量がｔｄａとなる微調タイミング信号ＦＴを出力する。 （もっと読む）

【課題】簡易な回路構成で、周波数が定常的に揺らいでいるクロック信号を生成できるクロック生成回路を提供する。
【解決手段】直列に接続された奇数個のインバータｉｎｖ１〜ｉｎｖＮを有し、最終段のインバータｉｎｖＮの出力が初段のインバータｉｎｖ１に入力され、クロック信号を生成して出力するリングオシレータ１１と、リングオシレータ１１から出力される前記クロック信号が与えられ、分周して出力する分周回路１２と、分周回路１２の出力に基づいてオンオフ制御され、オン時はリングオシレータ１１の加熱を行うヒータ１４と、を備える。 （もっと読む）

【課題】クロックパルスを用いずに入力パルスを遅延させた出力パルスを生成する。
【解決手段】外部からの入力パルス信号に応じて動作を開始し、その動作の開始から第１の遅延時間Ｔ１後に出力信号を変化させる第１の遅延回路１０２と、その出力信号に応じて、動作の開始から第１の遅延時間Ｔ１後に動作を開始し、その動作の開始から第２の遅延時間Ｔ２後に出力信号を変化させる第２の遅延回路１０４と、を備え、その出力信号の変化に応じて入力パルス信号を遅延させた出力パルス信号を生成する。 （もっと読む）

【課題】クロック信号が安定するまでの待ち時間を設定するレジスタの初期値を任意に変更可能としたクロック信号供給回路を提供する。
【解決手段】待ち時間設定部は、起動時の初期値に基づいて、待ち時間設定信号を選択するための選択信号を出力するデータ保持回路９ａ，９ｂと、選択信号に基づいて待ち時間設定信号を選択する選択回路と、データ保持回路９ａ，９ｂの初期値を任意に設定可能とする初期値設定回路２１，２２，２３，２４，２５とを備えた。 （もっと読む）

【課題】広い範囲で遅延調整を可能にしてＡＣタイミングを確保し易くする。
【解決手段】フリップフロップ回路ＦＦ１と組合せ論理回路ＬＯＧＩＣ１との間にフリップフロップ回路ＦＦ１ａを挿入し、セレクタＭＵＸ１によりいずれか一方のフリップフロップ回路の出力データ信号を選択可能にする。フリップフロップ回路ＦＦ１に入力するクロック信号をフリップフロップ回路ＦＦ１ａに入力するクロック信号よりも遅らせる。 （もっと読む）

【課題】半導体メモリ装置の遅延固定クロックの出力において、デューティ比を容易に補正して出力可能な遅延固定回路を備える半導体メモリ装置を提供すること。
【解決手段】このため、本発明は、システムクロックを所定の時間遅延させ、遅延固定クロックを出力する遅延固定回路と、該遅延固定クロックのデューティ比を補正して第１クロックを出力するにあたり、前記第１クロックの第２エッジと、前記第１クロックによって生成された第２クロックの第２エッジとのタイミング差に対応して、前記遅延固定クロックのハイレベル区間とローレベル区間との比を調整するデューティ補正回路と、前記第１クロックの第１エッジと前記第２クロックの第１エッジとの位相を合わせるクロック同期回路とを備える半導体メモリ装置を提供する。 （もっと読む）

【課題】クロック分配回路のクロック遅延を補正するクロック遅延補正回路で固定遅延手段を除き、設計時における設計検証を容易にする。
【解決手段】クロック遅延補正回路１０は、分配クロックＣＬＫの周期を示す周期データを生成する周期データ生成手段１１と、可変遅延時間を持ち分配クロックＣＬＫを遅延して出力クロックＣＯＵＴ１を生成する可変遅延回路１２１と、出力クロックＣＯＵＴ１の位相と基準クロックＣＲＥＦ１の位相とを比較する位相比較回路１２２と、位相比較回路１２２の比較結果に従ってカウントＵＰするカウンタ１２３とを有し、カウンタ１２３のカウント値で可変遅延回路１２１の遅延時間を制御する。 （もっと読む）

【課題】複数の順序回路として少なくともレベルセンス型順序回路を用いたシステムにおいて、動作周波数を高めると共に、信頼性を向上させる。
【解決手段】マイクロコンピュータ（１）は、クロック供給元とされるクロック発生回路（２）と、クロック信号ＣＬＫに同期動作する機能モジュールと、機能モジュールに含まれ、クロック供給先とされるレベルセンス型順序回路（１２〜１４）と、クロック信号をレベルセンス型順序回路に伝播するクロック供給系（１１）等とを備える。クロック供給系は、クロック発生回路から出力されるクロック信号を複数の分岐を介して末端に伝播するクロック配線（２０）を有する。クロック配線の途中には、少なくともパルス生成回路（２６，２８，２９）が配置される。パルス生成回路は、レベルセンス型順序回路の入力動作期間の終点を規定するクロック信号の立ち下がりエッジの変化タイミングを可変とする。 （もっと読む）

【課題】ＳＳＣ機能のオン・オフを制御可能とし、周波数の過渡的な変化なしに、ＳＳＣ機能のオン・オフの滑らかな遷移を可能とする装置の提供。
【解決手段】入力クロック信号を入力し、位相の可変制御する位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器４に対して位相制御信号を生成する制御回路３に、カウント動作の停止を制御するカウント動作制御信号を出力するカウント動作制御回路３１を備える。カウント動作制御回路３１は、カウンタ２２、２３のカウント値２６、２７を入力し、ＳＳＣ制御端子８から供給される制御信号が停止を示し、カウンタ２２、２３のカウント値２６、２７がともに初期値（＝０）であるときに、カウント動作制御信号３２をカウント停止を示す値に設定する。 （もっと読む）

【課題】信号の立ち上がり側と下がり側の遅延は個別に制御でき、クロックのデューティーずれやデータ信号の立ち上がり/立ち下がりの遅延差を補償することができるデジタルＤＬＬ回路を提供する。
【解決手段】信号の立ち上がりエッジ側遅延指定のための第１遅延指定値を保持する第１レジスタ１１、信号の立ち下がりエッジ側遅延指定のための第２遅延指定値を保持する第２レジスタ１２、信号の立ち上がり側と下がり側の遅延を個別に制御可能なデジタル制御可変遅延回路１３、および可変遅延回路１３の立ち上がり側遅延と立ち下がり側遅延をそれぞれ第１レジスタ１１の第１遅延指定値および第２レジスタ１２の第２遅延指定値に維持するよう制御を行う制御回路１４を有する。 （もっと読む）