位相補間回路及びその設計方法
【課題】トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路を提供する。
【解決手段】位相補間回路は、位相の異なる入力波形を受け付ける複数の差動対を含み、複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路である。さらに、複数の差動対にバイアス電流を供給する電流源をｎ個含み、第１の差動対に供給するバイアス電流を、ｎ個の電流源のうち、ｍ個の電流源から供給可能であると共に、第２の差動対に供給するバイアス電流をｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、出力波形の位相シフト量に基づいて、可変電流源のｍ個の電流源の数を変更する制御回路と、を備えている。
【解決手段】位相補間回路は、位相の異なる入力波形を受け付ける複数の差動対を含み、複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路である。さらに、複数の差動対にバイアス電流を供給する電流源をｎ個含み、第１の差動対に供給するバイアス電流を、ｎ個の電流源のうち、ｍ個の電流源から供給可能であると共に、第２の差動対に供給するバイアス電流をｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、出力波形の位相シフト量に基づいて、可変電流源のｍ個の電流源の数を変更する制御回路と、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相補間回路及びその設計方法に関する。特に、可変電流源を備える位相補間回路に関する。
【背景技術】
【０００２】
近年、半導体装置間の通信において、高速なシリアルデータを用いることが多い。このような高速なシリアルデータ通信を行うためには、シリアルデータの受信側の半導体装置が、通信データに対して正確なタイミングで動作することが必要になる。そこで、シリアルデータの送受信に使用されるクロックの位相を補間する位相補間回路が用いられる。
【０００３】
位相補間回路は、複数のクロックを入力として受け付け、その受け付けたクロック間で任意にクロックをシフトする回路である。しかし、位相補間回路に入力されるクロックの波形は必ずしも線形性の高い波形ではなく、この非線形性に起因した位相歪み（位相のシフト量が非線形）が発生するという問題がある。
【０００４】
ここで、特許文献１〜３において、位相歪みを考慮した制御コードを生成し、この制御コードをＤＡ変換することで、位相補間回路に含まれる電流源に流れる電流を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１２３３３２号公報
【特許文献２】特開２００１−２１７６８２号公報
【特許文献３】特開２００４−２３５８７５号公報
【特許文献４】特開２００３−２２９７６３号公報
【特許文献５】特開２００４−１５９１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。
【０００７】
上述のように、特許文献１で開示された技術では、位相歪みを考慮した制御コードを生成し、この制御コードに基づいて位相補間回路に含まれる電流源が供給する電流を制御している。その際に、制御コードをＤＡ変換器に入力し、重み電流を出力する。ＤＡ変換器から出力された重み電流は、差動対トランジスタに接続された電流源とカレントミラー回路を構成するトランジスタに対して、リファレンス電流として入力される。その結果、差動対トランジスタに接続された電流源に重み電流が流れ、位相歪みの解消を図っている。
【０００８】
しかし、特許文献１に開示された技術は、カレントミラー回路を使用して、電流源に重み電流を流すことで位相歪みの解消を実現しており、カレントミラー回路を構成するトランジスタのばらつきの影響を強く受けるという問題がある。カレントミラー回路の精度は、カレントミラー回路を構成するトランジスタのサイズの比によって定まる。
【０００９】
一方、トランジスタのサイズは、製造段階で少なからず、ばらつくことになる。その結果、カレントミラー回路を構成するトランジスタが、互いのばらつきを増幅する場合がある。より具体的には、一方のトランジスタが、想定されるばらつきの範囲の上限であり、他方のトランジスタのばらつきが、その範囲の下限である場合には、これらのトランジスタによって構成されるカレントミラー回路の精度は大きく悪化する。
【００１０】
カレントミラー回路の精度が悪化すれば、位相補間回路における位相歪みも悪化する。即ち、位相補間回路において、カレントミラー回路を使用すると、製造段階でのトランジスタのばらつきによる影響が顕在化するという問題がある。そのため、トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路及びその設計方法が、望まれる。
【課題を解決するための手段】
【００１１】
本発明の第１の視点によれば、位相の異なる入力波形を受け付ける複数の差動対を含み、前記複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路であって、前記複数の差動対にバイアス電流を供給する電流源をｎ個（但し、ｎは２以上の整数）含み、前記第１の差動対に供給するバイアス電流を、前記ｎ個の電流源のうち、ｍ（但し、ｍは２以上の整数）個の電流源から供給可能であると共に、前記第２の差動対に供給するバイアス電流を前記ｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、前記ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、前記出力波形の位相シフト量に基づいて、前記可変電流源の前記ｍ個の電流源の数を変更する制御回路と、を備える位相補間回路が提供される。
【００１２】
本発明の第２の視点によれば、第１の差動対と、前記第１の差動対とは位相の異なる入力波形を受け付ける第２の差動対と、前記第１及び第２の差動対にバイアス電流を供給する電流源を複数含み、前記複数の電流源はそれぞれ重み付けがされている可変電流源と、を備える位相補間回路の設計方法であって、前記第１の差動対に流れる第１の電流と前記第２の差動対に流れる第２の電流との比率と、前記位相補間回路の出力波形の位相シフト量と、の相関関係を算出する工程と、前記複数の電流源それぞれに流す電流であって、前記相関関係が線形となる電流値を定める工程と、前記相関関係が線形となる電流値と、予め定めた単位電流値と、に基づいて前記複数の電流源それぞれの重みを決定する工程と、を含む位相補間回路の設計方法が提供される。
【発明の効果】
【００１３】
本発明の各視点によれば、トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路及びその設計方法が、提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の概要を説明するための図である。
【図２】本発明の第１の実施形態に係る位相補間回路１の回路構成の一例を示す図である。
【図３】図２に示す可変電流源１０の回路構成の一例を示す図である。
【図４】図２に示す位相補間回路１に入力するクロックの一例を示す図である。
【図５】入力クロックを線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。
【図６】入力クロックを非線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。
【図７】可変電流源１０に含まれる電流源の重み付けの一例を示す図である。
【図８】各電流源の重みの設計方法の一例を示すフローチャートである。
【図９】各電流源からバイアス電流を供給した際の合成波形の位相シフト量のシミュレーションの一例である。
【図１０】本発明の第２の実施形態に係る位相補間回路２の回路構成の一例を示す図である。
【図１１】本発明の第２の実施形態に係る位相補間回路２の図３に示すＮチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ２３に該当する部分を切り出した図である。
【図１２】本発明の第３の実施形態に係る位相補間回路３の内部構成の一例を示す図である。
【図１３】位相補間器１の可変電流源１０に波形正規化回路を組み込んだ可変電流源１０ｂの内部構成の一例を示す図である。
【発明を実施するための形態】
【００１５】
初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
【００１６】
上述のように、カレントミラー回路を使用して位相補間回路の差動対にバイアス電流を供給すると、カレントミラー回路を構成するトランジスタのばらつきの影響を受け、位相歪みが発生する場合がある。そのため、トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路及びその設計方法が、望まれる。
【００１７】
そこで、一例として図１に示す位相補間回路を提供する。図１に示す位相補間回路は、位相の異なる入力波形を受け付ける複数の差動対を含み、複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路である。さらに、複数の差動対にバイアス電流を供給する電流源をｎ個（但し、ｎは２以上の整数）含み、第１の差動対に供給するバイアス電流を、ｎ個の電流源のうち、ｍ（但し、ｍは２以上の整数）個の電流源から供給可能であると共に、第２の差動対に供給するバイアス電流をｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、出力波形の位相シフト量に基づいて、可変電流源のｍ個の電流源の数を変更する制御回路と、を備えている。
【００１８】
図１に示す位相補間回路の可変電流源は、各電流源から供給する電流を、第１の差動対に供給するか、第２の差動対に供給するか、を制御回路によって切り替え可能である。制御回路による切り替えにより、第１の差動対に流れるバイアス電流と、第２の差動対に流れるバイアス電流と、の電流比を可変し、位相シフトを実現する。さらに、図１に示す位相補間回路は、特許文献１とは異なりカレントミラー回路を使用していないため、トランジスタのばらつきの影響は限定的である。その結果、トランジスタのばらつきによる影響を抑制しつつ、位相歪みを解消する位相補間回路が実現できる。
【００１９】
［第１の実施形態］
次に、本発明の第１の実施形態について、図面を用いてより詳細に説明する。
【００２０】
図２は、本実施形態に係る位相補間回路１の回路構成の一例を示す図である。
【００２１】
位相補間回路１は、Ｎチャンネル型ＭＯＳトランジスタＮ０１〜Ｎ１２と、抵抗Ｒ０１及びＲ０２と、キャパシタＣ０１及びＣ０２と、可変電流源１０と、制御回路２０から構成されている。
【００２２】
位相補間回路１は、クロックＣＬＫ＿０と、クロックＣＬＫ＿９０と、クロックＣＬＫ＿１８０と、クロックＣＬＫ＿２７０と、クロック選択信号ＳＥＬ０１〜ＳＥＬ０４を受け付ける。クロックＣＬＫ＿０は基準となるクロックであり、クロックＣＬＫ＿９０、クロックＣＬＫ＿１８０及びクロックＣＬＫ＿２７０の位相は、クロックＣＬＫ＿０に対して、それぞれ９０度、１８０度、２７０度シフトしている。また、クロック選択信号ＳＥＬ０１〜ＳＥＬ０４に基づいて、位相補間の対象とするクロックを決定する。
【００２３】
位相補間回路１は、出力端子ＯＵＴＰ及びＯＵＴＮから、差動クロック（非反転クロック、反転クロック）を出力する。位相補間回路１の出力波形が三角波となるように、キャパシタＣ０１及びＣ０２の容量値を可変し、位相補間回路１の出力波形の立ち上がり時間及び立ち下り時間を調整する。
【００２４】
Ｎチャンネル型ＭＯＳトランジスタＮ０１のソース端子とＮチャンネル型ＭＯＳトランジスタＮ０２のソース端子は、互いに共通接続され、Ｎチャンネル型ＭＯＳトランジスタＮ０３のドレイン端子と接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０１のドレイン端子は、抵抗Ｒ０１に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０１のゲート端子によって、クロックＣＬＫ＿０を受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ０１のゲート端子は、Ｎチャンネル型ＭＯＳトランジスタＮ０５のゲート端子と共通接続されている。
【００２５】
Ｎチャンネル型ＭＯＳトランジスタＮ０２のソース端子とＮチャンネル型ＭＯＳトランジスタＮ０１のソース端子は、互いに共通接続され、Ｎチャンネル型ＭＯＳトランジスタＮ０３のドレイン端子と接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０２のドレイン端子は、抵抗Ｒ０２に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０２のゲート端子によって、クロックＣＬＫ＿１８０を受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ０２のゲート端子は、Ｎチャンネル型ＭＯＳトランジスタＮ０４のゲート端子と共通接続されている。
【００２６】
Ｎチャンネル型ＭＯＳトランジスタＮ０３のソース端子とＮチャンネル型ＭＯＳトランジスタＮ０６のソース端子は、互いに共通接続され、可変電流源１０と接続されている。
【００２７】
なお、Ｎチャンネル型ＭＯＳトランジスタＮ０１のドレイン端子と抵抗Ｒ０１の接続ノードを出力端子ＯＵＴＮとする。同様に、Ｎチャンネル型ＭＯＳトランジスタＮ０２のドレイン端子と抵抗Ｒ０２の接続ノードを出力端子ＯＵＴＰとする。
【００２８】
Ｎチャンネル型ＭＯＳトランジスタＮ０３のドレイン端子は、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２のソース端子と接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０３のゲート端子によって、クロック選択信号ＳＥＬ０１を受け付ける。
【００２９】
Ｎチャンネル型ＭＯＳトランジスタＮ０４〜Ｎ０６についても、Ｎチャンネル型ＭＯＳトランジスタＮ０１〜Ｎ０３と同様に接続される。Ｎチャンネル型ＭＯＳトランジスタＮ０４のゲート端子によって、クロックＣＬＫ＿１８０を受け付け、Ｎチャンネル型ＭＯＳトランジスタＮ０５のゲート端子によって、クロックＣＬＫ＿０を受け付ける。また、Ｎチャンネル型ＭＯＳトランジスタＮ０６のゲート端子によって、クロック選択信号ＳＥＬ０２を受け付ける。
【００３０】
さらに、Ｎチャンネル型ＭＯＳトランジスタＮ０７〜Ｎ１２も、Ｎチャンネル型ＭＯＳトランジスタＮ０１〜Ｎ０６と同様の接続がされる。Ｎチャンネル型ＭＯＳトランジスタＮ０７及びＮ１１のゲート端子によって、クロックＣＬＫ＿２７０を受け付け、Ｎチャンネル型ＭＯＳトランジスタＮ０８及びＮ１０のゲート端子によって、クロックＣＬＫ＿９０を受け付ける。また、Ｎチャンネル型ＭＯＳトランジスタＮ０９及びＮ１２のそれぞれのゲート端子において、クロック選択信号ＳＥＬ０３及びＳＥＬ０４を受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ０９及びＮ１２のソース端子は、可変電流源１０に接続される。
【００３１】
ここで、Ｎチャンネル型ＭＯＳトランジスタＮ０３及びＮ０６のソース端子と可変電流源１０との接続ノードをノードＳ１、Ｎチャンネル型ＭＯＳトランジスタＮ０９及びＮ１２のソース端子と可変電流源１０との接続ノードをノードＳ２、と定める。
【００３２】
可変電流源１０は、電流源ＩＳ０１及びＩＳ０２から構成されている。電流源ＩＳ０１は、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２で構成する差動対、又は、Ｎチャンネル型ＭＯＳトランジスタＮ０４及びＮ０５で構成する差動対、にバイアス電流を供給する。同様に、電流源ＩＳ０２は、Ｎチャンネル型ＭＯＳトランジスタＮ０７及びＮ０８で構成する差動対、又は、Ｎチャンネル型ＭＯＳトランジスタＮ１０及びＮ１１で構成する差動対、にバイアス電流を供給する。
【００３３】
制御回路２０は、電流源ＩＳ０１及びＩＳ０２が供給するバイアス電流を制御する。具体的な制御方法については後述する。
【００３４】
次に、可変電流源１０について説明する。
【００３５】
図３は、可変電流源１０の回路構成の一例を示す図である。可変電流源１０は、Ｎチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ４８から構成されている。
【００３６】
Ｎチャンネル型ＭＯＳトランジスタＮ２１のソース端子とＮチャンネル型ＭＯＳトランジスタＮ２２のソース端子は、互いに共通接続され、Ｎチャンネル型ＭＯＳトランジスタＮ２３のドレイン端子に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２のドレイン端子は、それぞれノードＳ１及びＳ２に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２のゲート端子は、それぞれ、電流源選択信号１Ｔ及び１Ｂを受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ２３のソース端子は、接地電圧ＶＳＳに接続され、ドレイン端子はＮチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２のソース端子に接続される。Ｎチャンネル型ＭＯＳトランジスタＮ２３のゲート端子は、バイアス電圧を受け付ける。
【００３７】
Ｎチャンネル型ＭＯＳトランジスタＮ２３は電流源として動作する。Ｎチャンネル型ＭＯＳトランジスタＮ２１はノードＳ１に電流を供給するか否かのスイッチとして動作し、Ｎチャンネル型ＭＯＳトランジスタＮ２２はノードＳ２に電流を供給するか否かのスイッチとして動作する。
【００３８】
Ｎチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２の動作は、電流源選択信号１Ｔ及び１Ｂにより定まる。電流源選択信号１Ｔ及び１Ｂは、制御回路２０が出力する。
【００３９】
なお、Ｎチャンネル型ＭＯＳトランジスタＮ２４〜Ｎ４８についての接続も、Ｎチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ２３と同様である。
【００４０】
以上のように、可変電流源１０は、１６個の電流源と、各電流源が供給する電流をノードＳ１又はノードＳ２のいずれかに供給するかを決定するスイッチと、から構成されている。
【００４１】
電流源選択信号（１Ｔ〜１６Ｔ、１Ｂ〜１６Ｂ）を選択することで、各電流源（Ｎチャンネル型ＭＯＳトランジスタＮ２３、Ｎ２６〜Ｎ４８）を電流源ＩＳ０１として動作させるか、電流源ＩＳ０２として動作させるか、を切り替える。なお、可変電流源１０に含まれる各電流源の電流供給能力は、それぞれ異なるものとする。電流供給能力を変更する理由と、電流供給能力の設計方法については後述する。
【００４２】
次に、位相補間回路１の動作について説明する。
【００４３】
位相補間回路１は、複数のクロックを入力として受け付け、その受け付けたクロック間で任意にクロックをシフトする回路である。上述のように、位相補間回路１は４相クロック（０度、９０度、１８０度、２７０度）を受け付ける。
【００４４】
ここでは、０度と９０度の入力クロックを用いて０度から９０度の間で位相をシフトさせる場合の位相補間回路１の動作について説明する。
【００４５】
この場合には、０度と９０度の位相をもつクロック（ＣＬＫ＿０及びＣＬＫ＿９０）を有効にするため、クロック選択信号ＳＥＬ０１とＳＥＬ０４をＨレベルに設定する（図２参照）。
【００４６】
クロック選択信号ＳＥＬ０１及びＳＥＬ０４がＨレベルに設定されることで、Ｎチャンネル型ＭＯＳトランジスタＮ０３及びＮ１２がオン状態となり、可変電流源１０が供給するバイアス電流は、差動対（Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２）と差動対（Ｎチャンネル型ＭＯＳトランジスタＮ１０及びＮ１１）に流れる。さらに、出力端子ＯＵＴＰ及びＯＵＴＮから、クロックＣＬＫ＿０及びＣＬＫ＿９０の合成波形が出力される。この波形を合成する際に、可変電流源１０からノードＳ１及びＳ２に供給する電流の比率を変更（制御回路２０から制御）することで、クロックＣＬＫ＿０及びＣＬＫ＿９０から生成する合成波形の合成比率を変更する。
【００４７】
なお、ノードＳ１に供給する電流を電流Ｉａ、ノードＳ２に供給する電流をＩｂとする。９０度から１８０度の間、１８０度と２７０度の間、２７０度と０度の間、でそれぞれ位相をシフトさせる場合にも、クロック選択信号ＳＥＬ０１〜ＳＥＬ０４を適宜切り替え、電流Ｉａと電流Ｉｂの比率を変化させることで、合成波形の合成比率を変更する。
【００４８】
続いて、電流Ｉａと電流Ｉｂの比率を変更する方法について説明する。
【００４９】
上述のように、可変電流源１０は、１６個の電流源と各電流源に対応したスイッチを備えている。このスイッチによって、各電流源が供給するバイアス電流を、ノードＳ１又はノードＳ２のいずれかに供給するか選択可能となっている。その選択（スイッチの制御）を、制御回路２０が行う。
【００５０】
例えば、電流源選択信号１Ｔ〜１６Ｔを全てＨレベルに設定し、電流源選択信号１Ｂ〜１６ＢをＬレベルに設定したとする。この場合には、ノードＳ１に限り電流が流れ、ノードＳ２には電流が流れない。従って、クロックＣＬＫ＿０とクロックＣＬＫ＿９０の合成は行われない（クロックＣＬＫ＿０の波形のみが出力される）。
【００５１】
次に、電流源選択信号１Ｔ〜１６Ｔのうち、電流源選択信号１ＴをＬレベル、他の信号をＨレベルに設定し、電流源選択信号１Ｂ〜１６Ｂのうち、電流源選択信号１ＢをＨレベル、他の信号をＨレベルに設定する場合を考える。この場合には、ノードＳ１（電流Ｉａ）には、Ｎチャンネル型ＭＯＳトランジスタＮ２３以外の電流源（１５個の電流源）から電流が供給され、ノードＳ２（電流Ｉｂ）には、Ｎチャンネル型ＭＯＳトランジスタＮ２３（１個の電流源）から電流が供給される。従って、電流Ｉａと電流Ｉｂの電流比は１５：１である。この比率が、そのままクロックＣＬＫ＿０とクロックＣＬＫ＿９０の波形の合成比率となる。その結果、合成後の波形はクロックＣＬＫ＿０を基準とすれば、６度（９０度／１５）シフトする。
【００５２】
このように、制御回路２０によって、所望の位相シフト量が得られるよう、可変電流源１０を制御する。なお、ここでは、０度から９０度の間で位相をシフトさせる場合について説明したが、９０度から１８０度等の間で位相をシフトさせる場合にも同様の制御を行う。その際に、０度から９０度の間及び９０度から１８０度の間のいずれであっても、電流源の切り替えは同一の制御方法とする。
【００５３】
例えば、０度から９０度の間で図３の左側（Ｎチャンネル型ＭＯＳトランジスタＮ２３）から右側（Ｎチャンネル型ＭＯＳトランジスタＮ４８）の方向に向かって切り替える場合には、９０度から１８０度の間でも左側から右側に切り替えていく。後述するように、各電流源には重みが付けられており、その重みは入力クロックの非線形を打ち消すように決定される。位相差が９０度である限りは、０度から９０度の間であっても、９０度から１８０度の間であっても入力クロックの非線形性は同様であり、非線形性が同様であれば適用すべき重みも同じだからである。従って、０度から９０度の間で位相シフトさせる場合には、左側から右側に切り替え、９０度から１８０度の間で位相シフトさせる場合には、右側から左側に切り替える等の制御は行わない。このような制御を行うと、適用すべき重みがずれてしまうからである。
【００５４】
次に、可変電流源１０に含まれる各電流源の電流供給能力が異なる理由について説明する。
【００５５】
各電流源の電流供給能力が異なる理由は、電流源の電流供給能力（トランジスタのサイズ）と、入力クロックと、の関係により生じる位相歪みを抑制するためである。
【００５６】
ここで、位相補間回路が出力するクロックに位相歪みが発生すると、位相補間回路が出力するクロックに基づいて動作する回路の特性を悪化させる場合がある。従って、理想的な位相補間回路の出力特性は、位相歪みを伴わない位相シフトを実現することである。しかし、位相補間回路に入力するクロックの波形が線形でなければ、理想的な出力特性を得ることは困難である。
【００５７】
図４は、位相補間回路１に入力するクロックの一例を示す図である。
【００５８】
図４の点線のように、入力クロックが線形であって、かつ、可変電流源１０に含まれる各電流源の電流供給能力が等価であれば、合成する波形も線形性を保つことができる。しかし、実際には、位相補間回路１に入力されるクロックは、図４の実線で示すような正弦波である場合も多い。このような場合、合成を行おうとする波形は位相に対して線形ではないため、位相のシフトを行う区間を等間隔で分割（つまり、各電流源の電流供給能力が等価）すると、合成後の波形は非線形となる。
【００５９】
例えば、図４の０度から９０度の間を１６個の電流源を用いて、１５分割したとしても、位相に対して入力クロックは線形ではないため、合成後の波形は非線形となる。この合成後の波形の非線形性が、そのまま位相補間回路１の位相歪み（位相シフト量が非線形）となって出力されてしまう。
【００６０】
図５は、入力クロックを線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。図５の波形は、可変電流源１０の各電流源の状態を順に切り替えた場合の波形である。図５から、入力クロックが線形であれば、位相補間回路１の出力に位相歪みが発生しないことが分かる。
【００６１】
図６は、入力クロックを非線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。図６から、入力クロックが非線形の場合には、位相補間回路１の出力に位相歪みが発生することが分かる。
【００６２】
そこで、このような位相歪みを解消するために可変電流源１０に含まれる各電流源の電流供給能力に重みを付けて、入力クロックの非線形による影響を排除する。即ち、位相補間回路１に入力されるクロックの波形は予め定まっており、その非線形性も位相補間回路１の設計段階において事前に把握できる。この入力クロックの非線形性を打ち消すように各電流源に重みを付ける。
【００６３】
図７は、可変電流源１０に含まれる電流源の重み付けの一例を示す図である。図７に示す重み付けでは、最初の電流源には大きな重みを付け、その重みを徐々に低下させ、中間の電流源から再度重みを大きくしている。このように、入力クロックの非線形に対して可変電流源１０に含まれる電流源の重みを変更し、位相補間回路１の出力波形を線形にする。即ち、入力クロックの非線形性に対し、電流源の電流供給能力を非線形に適応させることで、出力波形の線形性を確保する。
【００６４】
次に、可変電流源１０に含まれる各電流源の重みの設計方法について説明する。
【００６５】
図８は、各電流源の重みの設計方法の一例を示すフローチャートである。
【００６６】
ステップＳ０１において、電流Ｉａと電流Ｉｂの電流比と位相シフト量の相関関係を算出する。その際、位相補間回路１のシミュレーション結果から電流比と位相シフトの相関関係を求める方法が考えられる。又は、実際の位相補間回路１に電流Ｉａ及び電流Ｉｂを供給し、その電流比と位相シフト量の相関関係を算出しても良い。
【００６７】
ステップＳ０２では、各電流源の電流供給能力（電流の刻み幅）を計算する。ここで、電流Ｉａは、下記の式（１）で表現することができる。
Ｉａ＝Ｉ１＋Ｉ２＋・・・・・Ｉｍ−１ ・・・（１）
同様に、電流Ｉｂは下記の式（２）で表現することができる。
Ｉｂ＝Ｉｍ＋Ｉｍ＋１＋・・・・＋Ｉ１５＋Ｉ１６ ・・・（２）
なお、Ｉ１はＮチャンネル型ＭＯＳトランジスタＮ２３が供給する電流であり、Ｉ２は、Ｎチャンネル型ＭＯＳトランジスタＮ２６が供給する電流である。Ｉ３〜Ｉ１６に関しても同様である。
【００６８】
ここで、ｍは２から１６までの正の整数であって、ｍによって電流Ｉａ及び電流Ｉｂの電流値が定まる。なお、電流Ｉａと電流Ｉｂの総和は変わらないので、電流Ｉａと電流Ｉｂの間には、下記の式（３）の関係が成り立つ。
Ｉａ＋Ｉｂ＝Ｉ１＋Ｉ２＋Ｉ３＋・・・＋Ｉ１５＋Ｉ１６ ・・・（３）
【００６９】
本ステップでは、式（１）〜（３）のＩ１〜Ｉ１６の各電流値を、電流Ｉａと電流Ｉｂの電流比と位相シフト量が線形になるように決定する。即ち、本ステップによって、可変電流源１０に含まれる各電流源から供給すべき電流が決定する。
【００７０】
ステップＳ０３では、各電流源の重みを計算する。具体的には、各電流源が供給する電流を下記の式（４）によって表現し、重みを計算する。
Ｉ１＝ｒ１×Ｉ０
Ｉ２＝ｒ２×Ｉ０
・ ・・・（４）
Ｉ１５＝ｒ１５×Ｉ０
Ｉ１６＝ｒ１６×Ｉ０
なお、Ｉ０は各電流源の単位電流値、ｒ１〜ｒ１６を各電流源の重みとする。
【００７１】
ステップＳ０２において、各電流源が供給すべき電流（Ｉ１〜Ｉ１６）は算出されている。そこで、各電流源が供給する電流の基準値として、予め単位電流値Ｉ０を定め、電流Ｉ１〜Ｉ１６と単位電流値Ｉ０に基づいて、それぞれの重みｒ１〜ｒ１６を決定する。
【００７２】
なお、本実施形態における説明では、可変電流源１０に１６個の電流源が含まれる場合について説明したが、これは、電流源の個数を限定する趣旨ではない。可変電流源１０に含まれる電流源は容易に拡張することが可能であって、位相シフト量の分解能を変更することができる。
【００７３】
さらに、位相補間回路１は４相のクロックに対応する場合について説明したが、これに限定する趣旨ではない。位相補間回路１が対応するクロックの位相の種類は変更可能である。例えば、８相のクロックに対応する場合には、差動対の数を増やし、各差動対に供給する電流源を拡張する。より具体的には、電流Ｉａ及び電流Ｉｂに加えて、追加になった差動対に対応させて、電流Ｉｃ及び電流Ｉｄを供給可能となるように各電流源のスイッチを拡張する。
【００７４】
また、本実施形態に係る位相補間回路１は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路やＣＤＲ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路などに適用することができる。
【００７５】
以上のように可変電流源１０を構成し、その制御を行う。その結果、入力クロックの非線形性に起因した位相歪みを解消することができる。
【００７６】
図９は、各電流源からバイアス電流を供給した際の合成波形の位相シフト量のシミュレーションの一例である。図９では、理想的な位相シフト量と、各電流源に重みを付けない場合の位相シフト量と、重みを付けた場合の位相シフト量を示している。図９から明らかなように、各電流源に重みを付けなければ、入力クロックの非線形性が影響し、位相シフト量は理想値から外れてしまう。
【００７７】
しかし、各電流源に重みを付けることで、入力クロックの非線形の影響を排除し、位相シフト量を略理想値と等しくすることができる。
【００７８】
さらに、本実施形態に係る位相補間回路１に含まれる可変電流源１０では、単位電流値Ｉ０に基づいて、重み付けを行っており、各電流源（トランジスタ）を製造した際のばらつきの影響は限定的である。つまり、各電流源のトランジスタ（電流供給能力）のばらつきは、各電流源の電流供給能力のばらつきと等価である。
【００７９】
一方、特許文献１で開示された可変電流源では、カレントミラー回路を用いているため、複数のトランジスタのばらつきが電流源の電流供給能力に影響を与える。即ち、特許文献１で開示された可変電流源の電流供給能力は、個々のトランジスタのばらつきを超えて（ばらつきが増幅されて）変動する場合がある。
【００８０】
このように、特許文献１で開示された位相補間回路は製造工程におけるトランジスタのばらつきの影響を強く受けるのに対して、本実施形態に係る位相補間回路１は、トランジスタのばらつきによる影響を管理可能な範囲内に納めつつ、位相歪みの解消が可能となる。
【００８１】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。
【００８２】
第１の実施形態に係る位相補間回路１では、可変電流源１０に使用するトランジスタのサイズを変更することで、各電流源の重みを実現している。しかし、位相補間回路１では、設計段階で決定した重みを変更することができない。本実施形態に係る位相補間回路２では、各電流源の重みを位相補間回路２の出力を用いて補正する。
【００８３】
図１０は、位相補間回路２の回路構成の一例を示す図である。図１０において図２と同一構成要素には、同一の符号を表し、その説明を省略する。
【００８４】
位相補間回路２と位相補間回路１の相違点は、可変電流源１０ａの内部構成と、制御回路２０ａの構成及び制御方法である。
【００８５】
制御回路２０ａでは、入力クロック（図１０では、クロックＣＬＫ＿０）と、位相補間回路２の出力端子ＯＵＴＰ及びＯＵＴＮから出力波形と、を受け付ける。制御回路２０ａは、入力クロックと出力波形の位相差を算出し、算出した位相差が所望の位相差でなければ、可変電流源１０ａに含まれる各電流源の重みを微調整する。
【００８６】
図１１は、図３のＮチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ２３に該当する部分を切り出した図である。
【００８７】
可変電流源１０ａに含まれる各電流源は、基本となるトランジスタと、その基本となるトランジスタから供給する電流を補正するための補助トランジスタから構成されている。図１１においては、Ｎチャンネル型ＭＯＳトランジスタＮ２３が基本トランジスタであり、Ｎチャンネル型ＭＯＳトランジスタＮ５０及びＮ５１が補助トランジスタである。補助トランジスタのドレイン端子は、スイッチＳＷ０１及びＳＷ０２を介して、基本トランジスタのドレイン端子と接続されている。
【００８８】
スイッチＳＷ０１及びＳＷ０２を制御回路２０ａから切り替えることで、可変電流源１０ａに含まれる電流源から供給する電流量を微調整する。より具体的には、図１１に示す電流源が供給する電流は、Ｎチャンネル型ＭＯＳトランジスタＮ２３とＮ５０が供給する電流量として設計する。
【００８９】
制御回路２０ａにおいて、出力波形を計測した結果、位相シフト量が設計値と一致しない場合（位相シフト量が設計値からずれている場合）には、スイッチＳＷ０１及びＳＷ０２を適宜制御することで、位相シフト量のずれを補正する。
【００９０】
なお、可変電流源１０ａに含まれる電流源の重みの微調整には、サイズの小さいトランジスタを複数用意しておき、これらのトランジスタを有効にする数を変更する方法が考えられる。つまり、各電流源を構成するトランジスタを小サイズのトランジスタに分割し、必要な電流量に応じて電流を供給するトランジスタを切り替える。
【００９１】
以上のように、本実施形態に係る位相補間回路２では、出力波形を制御回路２０ａにフィードバックし、可変電流源１０ａに含まれる電流源の重みを微調整する。その結果、位相補間回路の製造段階において、トランジスタのサイズがばらつくことで、位相歪みが発生したとしても、各電流源の重みを微調整することで、位相歪みを解消することができる。
【００９２】
［第３の実施形態］
続いて、第３の実施形態について図面を参照して詳細に説明する。
【００９３】
第１及び第２の実施形態に係る位相補間回路１及び２では、入力クロックの波形は予め定まっているものと想定していた。しかし、位相補間回路の受け付け可能な入力クロックが変更可能であれば、より便宜である。例えば、位相補間回路を含む回路の仕様が変更になった場合であっても、位相補間回路の再設計が不要になり、設計コストを低減させることが可能になる。
【００９４】
そこで、本実施形態に係る位相補間回路３では、受け付けた入力クロックの波形を予め定めたクロックの波形に補正することで複数の波形に対応する。
【００９５】
図１２は、位相補間回路３の内部構成の一例を示す図である。
【００９６】
位相補間回路３は、位相補間部３０と、波形正規化抵抗部４０と、波形正規化電流源５０と、分周回路６０と、Ｎチャンネル型ＭＯＳトランジスタＮ６０及びＮ６１から構成されている。位相補間部３０は、第１及び第２の実施形態で説明した位相補間回路１又は２に相当する。そのため、位相補間部３０に関する説明は省略する。
【００９７】
波形正規化抵抗部４０は、複数の抵抗とＰチャンネル型ＭＯＳトランジスタから構成されている。各抵抗とＰチャンネル型ＭＯＳトランジスタは対になっており、各Ｐチャンネル型ＭＯＳトランジスタのソース端子は電源電圧ＶＤＤに接続され、ドレイン端子は各抵抗に接続されている。また、ゲート端子は、制御信号を受け付け、各Ｐチャンネル型ＭＯＳトランジスタはスイッチとしての役割を果たす。
【００９８】
波形正規化電流源５０は、複数の電流源から構成されている。Ｎチャンネル型ＭＯＳトランジスタＮ６０及びＮ６１は、差動クロックをクロック入力端子（ＣＬＫ＿ＩＮＰ及びＣＬＫ＿ＩＮＮ）から受け付け、差動クロックを分周回路６０に出力する。
【００９９】
分周回路６０では、ラッチ回路等を使用して、４相クロックを生成し、位相補間部３０に出力する。
【０１００】
位相補間回路３を上述のような構成とし、波形正規化抵抗部４０又は波形正規化電流源５０を用いて入力クロックの波形を予め定めた（設計段階で想定した）クロックの波形に正規化する。その際の正規化は、クロック入力端子（ＣＬＫ＿ＩＮＰ及びＣＬＫ＿ＩＮＮ）で受け付ける入力クロックの周波数に応じて行う。
【０１０１】
具体的には、波形正規化抵抗部４０によってＮチャンネル型ＭＯＳトランジスタＮ６０及びＮ６１に接続する抵抗値を変更、又は、波形正規化電流源５０から供給する電流量を変更する。このような正規化によって、入力クロックの立ち上がり時間及び立ち下り時間を予め定めた波形と一致させる。その結果、複数の入力クロックに対しても位相シフトを線形に保つことが可能になる。
【０１０２】
なお、波形正規化抵抗部４０又は波形正規化電流源５０を制御する制御信号には、位相補間回路の容量を切り替える制御信号を使用することができる。位相補間回路の容量は、三角波を作るために用いられるが、周波数によりその最適な容量値は異なり、容量値を切り替えて使用する場合が多いためである。
【０１０３】
本実施形態においては、第１又は第２の位相補間回路１又は２に、入力クロックの波形正規化回路を追加する場合を説明した。しかし、この波形正規化回路を位相補間回路１又は２に組み込むことも可能である。
【０１０４】
図１３は、位相補間器１の可変電流源１０に波形正規化回路を組み込んだ可変電流源１０ｂの内部構成の一例を示す図である。
【０１０５】
図１３に示すように、可変電流源１０ｂに複数の可変電流源を含ませ、入力クロックの周波数に応じて電流の重みを最適化した電流源を選択することも可能である。
【０１０６】
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１０７】
１、２、３ 位相補間回路
１０、１０ａ、１０ｂ 可変電流源
２０、２０ａ 制御回路
３０ 位相補間部
４０ 波形正規化抵抗部
５０ 波形正規化電流源
６０ 分周回路
Ｃ０１、Ｃ０２ キャパシタ
ＩＳ０１、ＩＳ０２ 電流源
Ｎ０１〜Ｎ１２、Ｎ２１〜Ｎ４８、Ｎ５０、Ｎ５１、Ｎ６０、Ｎ６１ Ｎチャンネル型ＭＯＳトランジスタ
Ｒ０１、Ｒ０２ 抵抗
ＳＷ０１、ＳＷ０２ スイッチ
【技術分野】
【０００１】
本発明は、位相補間回路及びその設計方法に関する。特に、可変電流源を備える位相補間回路に関する。
【背景技術】
【０００２】
近年、半導体装置間の通信において、高速なシリアルデータを用いることが多い。このような高速なシリアルデータ通信を行うためには、シリアルデータの受信側の半導体装置が、通信データに対して正確なタイミングで動作することが必要になる。そこで、シリアルデータの送受信に使用されるクロックの位相を補間する位相補間回路が用いられる。
【０００３】
位相補間回路は、複数のクロックを入力として受け付け、その受け付けたクロック間で任意にクロックをシフトする回路である。しかし、位相補間回路に入力されるクロックの波形は必ずしも線形性の高い波形ではなく、この非線形性に起因した位相歪み（位相のシフト量が非線形）が発生するという問題がある。
【０００４】
ここで、特許文献１〜３において、位相歪みを考慮した制御コードを生成し、この制御コードをＤＡ変換することで、位相補間回路に含まれる電流源に流れる電流を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１２３３３２号公報
【特許文献２】特開２００１−２１７６８２号公報
【特許文献３】特開２００４−２３５８７５号公報
【特許文献４】特開２００３−２２９７６３号公報
【特許文献５】特開２００４−１５９１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。
【０００７】
上述のように、特許文献１で開示された技術では、位相歪みを考慮した制御コードを生成し、この制御コードに基づいて位相補間回路に含まれる電流源が供給する電流を制御している。その際に、制御コードをＤＡ変換器に入力し、重み電流を出力する。ＤＡ変換器から出力された重み電流は、差動対トランジスタに接続された電流源とカレントミラー回路を構成するトランジスタに対して、リファレンス電流として入力される。その結果、差動対トランジスタに接続された電流源に重み電流が流れ、位相歪みの解消を図っている。
【０００８】
しかし、特許文献１に開示された技術は、カレントミラー回路を使用して、電流源に重み電流を流すことで位相歪みの解消を実現しており、カレントミラー回路を構成するトランジスタのばらつきの影響を強く受けるという問題がある。カレントミラー回路の精度は、カレントミラー回路を構成するトランジスタのサイズの比によって定まる。
【０００９】
一方、トランジスタのサイズは、製造段階で少なからず、ばらつくことになる。その結果、カレントミラー回路を構成するトランジスタが、互いのばらつきを増幅する場合がある。より具体的には、一方のトランジスタが、想定されるばらつきの範囲の上限であり、他方のトランジスタのばらつきが、その範囲の下限である場合には、これらのトランジスタによって構成されるカレントミラー回路の精度は大きく悪化する。
【００１０】
カレントミラー回路の精度が悪化すれば、位相補間回路における位相歪みも悪化する。即ち、位相補間回路において、カレントミラー回路を使用すると、製造段階でのトランジスタのばらつきによる影響が顕在化するという問題がある。そのため、トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路及びその設計方法が、望まれる。
【課題を解決するための手段】
【００１１】
本発明の第１の視点によれば、位相の異なる入力波形を受け付ける複数の差動対を含み、前記複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路であって、前記複数の差動対にバイアス電流を供給する電流源をｎ個（但し、ｎは２以上の整数）含み、前記第１の差動対に供給するバイアス電流を、前記ｎ個の電流源のうち、ｍ（但し、ｍは２以上の整数）個の電流源から供給可能であると共に、前記第２の差動対に供給するバイアス電流を前記ｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、前記ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、前記出力波形の位相シフト量に基づいて、前記可変電流源の前記ｍ個の電流源の数を変更する制御回路と、を備える位相補間回路が提供される。
【００１２】
本発明の第２の視点によれば、第１の差動対と、前記第１の差動対とは位相の異なる入力波形を受け付ける第２の差動対と、前記第１及び第２の差動対にバイアス電流を供給する電流源を複数含み、前記複数の電流源はそれぞれ重み付けがされている可変電流源と、を備える位相補間回路の設計方法であって、前記第１の差動対に流れる第１の電流と前記第２の差動対に流れる第２の電流との比率と、前記位相補間回路の出力波形の位相シフト量と、の相関関係を算出する工程と、前記複数の電流源それぞれに流す電流であって、前記相関関係が線形となる電流値を定める工程と、前記相関関係が線形となる電流値と、予め定めた単位電流値と、に基づいて前記複数の電流源それぞれの重みを決定する工程と、を含む位相補間回路の設計方法が提供される。
【発明の効果】
【００１３】
本発明の各視点によれば、トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路及びその設計方法が、提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の概要を説明するための図である。
【図２】本発明の第１の実施形態に係る位相補間回路１の回路構成の一例を示す図である。
【図３】図２に示す可変電流源１０の回路構成の一例を示す図である。
【図４】図２に示す位相補間回路１に入力するクロックの一例を示す図である。
【図５】入力クロックを線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。
【図６】入力クロックを非線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。
【図７】可変電流源１０に含まれる電流源の重み付けの一例を示す図である。
【図８】各電流源の重みの設計方法の一例を示すフローチャートである。
【図９】各電流源からバイアス電流を供給した際の合成波形の位相シフト量のシミュレーションの一例である。
【図１０】本発明の第２の実施形態に係る位相補間回路２の回路構成の一例を示す図である。
【図１１】本発明の第２の実施形態に係る位相補間回路２の図３に示すＮチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ２３に該当する部分を切り出した図である。
【図１２】本発明の第３の実施形態に係る位相補間回路３の内部構成の一例を示す図である。
【図１３】位相補間器１の可変電流源１０に波形正規化回路を組み込んだ可変電流源１０ｂの内部構成の一例を示す図である。
【発明を実施するための形態】
【００１５】
初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
【００１６】
上述のように、カレントミラー回路を使用して位相補間回路の差動対にバイアス電流を供給すると、カレントミラー回路を構成するトランジスタのばらつきの影響を受け、位相歪みが発生する場合がある。そのため、トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路及びその設計方法が、望まれる。
【００１７】
そこで、一例として図１に示す位相補間回路を提供する。図１に示す位相補間回路は、位相の異なる入力波形を受け付ける複数の差動対を含み、複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路である。さらに、複数の差動対にバイアス電流を供給する電流源をｎ個（但し、ｎは２以上の整数）含み、第１の差動対に供給するバイアス電流を、ｎ個の電流源のうち、ｍ（但し、ｍは２以上の整数）個の電流源から供給可能であると共に、第２の差動対に供給するバイアス電流をｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、出力波形の位相シフト量に基づいて、可変電流源のｍ個の電流源の数を変更する制御回路と、を備えている。
【００１８】
図１に示す位相補間回路の可変電流源は、各電流源から供給する電流を、第１の差動対に供給するか、第２の差動対に供給するか、を制御回路によって切り替え可能である。制御回路による切り替えにより、第１の差動対に流れるバイアス電流と、第２の差動対に流れるバイアス電流と、の電流比を可変し、位相シフトを実現する。さらに、図１に示す位相補間回路は、特許文献１とは異なりカレントミラー回路を使用していないため、トランジスタのばらつきの影響は限定的である。その結果、トランジスタのばらつきによる影響を抑制しつつ、位相歪みを解消する位相補間回路が実現できる。
【００１９】
［第１の実施形態］
次に、本発明の第１の実施形態について、図面を用いてより詳細に説明する。
【００２０】
図２は、本実施形態に係る位相補間回路１の回路構成の一例を示す図である。
【００２１】
位相補間回路１は、Ｎチャンネル型ＭＯＳトランジスタＮ０１〜Ｎ１２と、抵抗Ｒ０１及びＲ０２と、キャパシタＣ０１及びＣ０２と、可変電流源１０と、制御回路２０から構成されている。
【００２２】
位相補間回路１は、クロックＣＬＫ＿０と、クロックＣＬＫ＿９０と、クロックＣＬＫ＿１８０と、クロックＣＬＫ＿２７０と、クロック選択信号ＳＥＬ０１〜ＳＥＬ０４を受け付ける。クロックＣＬＫ＿０は基準となるクロックであり、クロックＣＬＫ＿９０、クロックＣＬＫ＿１８０及びクロックＣＬＫ＿２７０の位相は、クロックＣＬＫ＿０に対して、それぞれ９０度、１８０度、２７０度シフトしている。また、クロック選択信号ＳＥＬ０１〜ＳＥＬ０４に基づいて、位相補間の対象とするクロックを決定する。
【００２３】
位相補間回路１は、出力端子ＯＵＴＰ及びＯＵＴＮから、差動クロック（非反転クロック、反転クロック）を出力する。位相補間回路１の出力波形が三角波となるように、キャパシタＣ０１及びＣ０２の容量値を可変し、位相補間回路１の出力波形の立ち上がり時間及び立ち下り時間を調整する。
【００２４】
Ｎチャンネル型ＭＯＳトランジスタＮ０１のソース端子とＮチャンネル型ＭＯＳトランジスタＮ０２のソース端子は、互いに共通接続され、Ｎチャンネル型ＭＯＳトランジスタＮ０３のドレイン端子と接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０１のドレイン端子は、抵抗Ｒ０１に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０１のゲート端子によって、クロックＣＬＫ＿０を受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ０１のゲート端子は、Ｎチャンネル型ＭＯＳトランジスタＮ０５のゲート端子と共通接続されている。
【００２５】
Ｎチャンネル型ＭＯＳトランジスタＮ０２のソース端子とＮチャンネル型ＭＯＳトランジスタＮ０１のソース端子は、互いに共通接続され、Ｎチャンネル型ＭＯＳトランジスタＮ０３のドレイン端子と接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０２のドレイン端子は、抵抗Ｒ０２に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０２のゲート端子によって、クロックＣＬＫ＿１８０を受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ０２のゲート端子は、Ｎチャンネル型ＭＯＳトランジスタＮ０４のゲート端子と共通接続されている。
【００２６】
Ｎチャンネル型ＭＯＳトランジスタＮ０３のソース端子とＮチャンネル型ＭＯＳトランジスタＮ０６のソース端子は、互いに共通接続され、可変電流源１０と接続されている。
【００２７】
なお、Ｎチャンネル型ＭＯＳトランジスタＮ０１のドレイン端子と抵抗Ｒ０１の接続ノードを出力端子ＯＵＴＮとする。同様に、Ｎチャンネル型ＭＯＳトランジスタＮ０２のドレイン端子と抵抗Ｒ０２の接続ノードを出力端子ＯＵＴＰとする。
【００２８】
Ｎチャンネル型ＭＯＳトランジスタＮ０３のドレイン端子は、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２のソース端子と接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０３のゲート端子によって、クロック選択信号ＳＥＬ０１を受け付ける。
【００２９】
Ｎチャンネル型ＭＯＳトランジスタＮ０４〜Ｎ０６についても、Ｎチャンネル型ＭＯＳトランジスタＮ０１〜Ｎ０３と同様に接続される。Ｎチャンネル型ＭＯＳトランジスタＮ０４のゲート端子によって、クロックＣＬＫ＿１８０を受け付け、Ｎチャンネル型ＭＯＳトランジスタＮ０５のゲート端子によって、クロックＣＬＫ＿０を受け付ける。また、Ｎチャンネル型ＭＯＳトランジスタＮ０６のゲート端子によって、クロック選択信号ＳＥＬ０２を受け付ける。
【００３０】
さらに、Ｎチャンネル型ＭＯＳトランジスタＮ０７〜Ｎ１２も、Ｎチャンネル型ＭＯＳトランジスタＮ０１〜Ｎ０６と同様の接続がされる。Ｎチャンネル型ＭＯＳトランジスタＮ０７及びＮ１１のゲート端子によって、クロックＣＬＫ＿２７０を受け付け、Ｎチャンネル型ＭＯＳトランジスタＮ０８及びＮ１０のゲート端子によって、クロックＣＬＫ＿９０を受け付ける。また、Ｎチャンネル型ＭＯＳトランジスタＮ０９及びＮ１２のそれぞれのゲート端子において、クロック選択信号ＳＥＬ０３及びＳＥＬ０４を受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ０９及びＮ１２のソース端子は、可変電流源１０に接続される。
【００３１】
ここで、Ｎチャンネル型ＭＯＳトランジスタＮ０３及びＮ０６のソース端子と可変電流源１０との接続ノードをノードＳ１、Ｎチャンネル型ＭＯＳトランジスタＮ０９及びＮ１２のソース端子と可変電流源１０との接続ノードをノードＳ２、と定める。
【００３２】
可変電流源１０は、電流源ＩＳ０１及びＩＳ０２から構成されている。電流源ＩＳ０１は、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２で構成する差動対、又は、Ｎチャンネル型ＭＯＳトランジスタＮ０４及びＮ０５で構成する差動対、にバイアス電流を供給する。同様に、電流源ＩＳ０２は、Ｎチャンネル型ＭＯＳトランジスタＮ０７及びＮ０８で構成する差動対、又は、Ｎチャンネル型ＭＯＳトランジスタＮ１０及びＮ１１で構成する差動対、にバイアス電流を供給する。
【００３３】
制御回路２０は、電流源ＩＳ０１及びＩＳ０２が供給するバイアス電流を制御する。具体的な制御方法については後述する。
【００３４】
次に、可変電流源１０について説明する。
【００３５】
図３は、可変電流源１０の回路構成の一例を示す図である。可変電流源１０は、Ｎチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ４８から構成されている。
【００３６】
Ｎチャンネル型ＭＯＳトランジスタＮ２１のソース端子とＮチャンネル型ＭＯＳトランジスタＮ２２のソース端子は、互いに共通接続され、Ｎチャンネル型ＭＯＳトランジスタＮ２３のドレイン端子に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２のドレイン端子は、それぞれノードＳ１及びＳ２に接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２のゲート端子は、それぞれ、電流源選択信号１Ｔ及び１Ｂを受け付ける。Ｎチャンネル型ＭＯＳトランジスタＮ２３のソース端子は、接地電圧ＶＳＳに接続され、ドレイン端子はＮチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２のソース端子に接続される。Ｎチャンネル型ＭＯＳトランジスタＮ２３のゲート端子は、バイアス電圧を受け付ける。
【００３７】
Ｎチャンネル型ＭＯＳトランジスタＮ２３は電流源として動作する。Ｎチャンネル型ＭＯＳトランジスタＮ２１はノードＳ１に電流を供給するか否かのスイッチとして動作し、Ｎチャンネル型ＭＯＳトランジスタＮ２２はノードＳ２に電流を供給するか否かのスイッチとして動作する。
【００３８】
Ｎチャンネル型ＭＯＳトランジスタＮ２１及びＮ２２の動作は、電流源選択信号１Ｔ及び１Ｂにより定まる。電流源選択信号１Ｔ及び１Ｂは、制御回路２０が出力する。
【００３９】
なお、Ｎチャンネル型ＭＯＳトランジスタＮ２４〜Ｎ４８についての接続も、Ｎチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ２３と同様である。
【００４０】
以上のように、可変電流源１０は、１６個の電流源と、各電流源が供給する電流をノードＳ１又はノードＳ２のいずれかに供給するかを決定するスイッチと、から構成されている。
【００４１】
電流源選択信号（１Ｔ〜１６Ｔ、１Ｂ〜１６Ｂ）を選択することで、各電流源（Ｎチャンネル型ＭＯＳトランジスタＮ２３、Ｎ２６〜Ｎ４８）を電流源ＩＳ０１として動作させるか、電流源ＩＳ０２として動作させるか、を切り替える。なお、可変電流源１０に含まれる各電流源の電流供給能力は、それぞれ異なるものとする。電流供給能力を変更する理由と、電流供給能力の設計方法については後述する。
【００４２】
次に、位相補間回路１の動作について説明する。
【００４３】
位相補間回路１は、複数のクロックを入力として受け付け、その受け付けたクロック間で任意にクロックをシフトする回路である。上述のように、位相補間回路１は４相クロック（０度、９０度、１８０度、２７０度）を受け付ける。
【００４４】
ここでは、０度と９０度の入力クロックを用いて０度から９０度の間で位相をシフトさせる場合の位相補間回路１の動作について説明する。
【００４５】
この場合には、０度と９０度の位相をもつクロック（ＣＬＫ＿０及びＣＬＫ＿９０）を有効にするため、クロック選択信号ＳＥＬ０１とＳＥＬ０４をＨレベルに設定する（図２参照）。
【００４６】
クロック選択信号ＳＥＬ０１及びＳＥＬ０４がＨレベルに設定されることで、Ｎチャンネル型ＭＯＳトランジスタＮ０３及びＮ１２がオン状態となり、可変電流源１０が供給するバイアス電流は、差動対（Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２）と差動対（Ｎチャンネル型ＭＯＳトランジスタＮ１０及びＮ１１）に流れる。さらに、出力端子ＯＵＴＰ及びＯＵＴＮから、クロックＣＬＫ＿０及びＣＬＫ＿９０の合成波形が出力される。この波形を合成する際に、可変電流源１０からノードＳ１及びＳ２に供給する電流の比率を変更（制御回路２０から制御）することで、クロックＣＬＫ＿０及びＣＬＫ＿９０から生成する合成波形の合成比率を変更する。
【００４７】
なお、ノードＳ１に供給する電流を電流Ｉａ、ノードＳ２に供給する電流をＩｂとする。９０度から１８０度の間、１８０度と２７０度の間、２７０度と０度の間、でそれぞれ位相をシフトさせる場合にも、クロック選択信号ＳＥＬ０１〜ＳＥＬ０４を適宜切り替え、電流Ｉａと電流Ｉｂの比率を変化させることで、合成波形の合成比率を変更する。
【００４８】
続いて、電流Ｉａと電流Ｉｂの比率を変更する方法について説明する。
【００４９】
上述のように、可変電流源１０は、１６個の電流源と各電流源に対応したスイッチを備えている。このスイッチによって、各電流源が供給するバイアス電流を、ノードＳ１又はノードＳ２のいずれかに供給するか選択可能となっている。その選択（スイッチの制御）を、制御回路２０が行う。
【００５０】
例えば、電流源選択信号１Ｔ〜１６Ｔを全てＨレベルに設定し、電流源選択信号１Ｂ〜１６ＢをＬレベルに設定したとする。この場合には、ノードＳ１に限り電流が流れ、ノードＳ２には電流が流れない。従って、クロックＣＬＫ＿０とクロックＣＬＫ＿９０の合成は行われない（クロックＣＬＫ＿０の波形のみが出力される）。
【００５１】
次に、電流源選択信号１Ｔ〜１６Ｔのうち、電流源選択信号１ＴをＬレベル、他の信号をＨレベルに設定し、電流源選択信号１Ｂ〜１６Ｂのうち、電流源選択信号１ＢをＨレベル、他の信号をＨレベルに設定する場合を考える。この場合には、ノードＳ１（電流Ｉａ）には、Ｎチャンネル型ＭＯＳトランジスタＮ２３以外の電流源（１５個の電流源）から電流が供給され、ノードＳ２（電流Ｉｂ）には、Ｎチャンネル型ＭＯＳトランジスタＮ２３（１個の電流源）から電流が供給される。従って、電流Ｉａと電流Ｉｂの電流比は１５：１である。この比率が、そのままクロックＣＬＫ＿０とクロックＣＬＫ＿９０の波形の合成比率となる。その結果、合成後の波形はクロックＣＬＫ＿０を基準とすれば、６度（９０度／１５）シフトする。
【００５２】
このように、制御回路２０によって、所望の位相シフト量が得られるよう、可変電流源１０を制御する。なお、ここでは、０度から９０度の間で位相をシフトさせる場合について説明したが、９０度から１８０度等の間で位相をシフトさせる場合にも同様の制御を行う。その際に、０度から９０度の間及び９０度から１８０度の間のいずれであっても、電流源の切り替えは同一の制御方法とする。
【００５３】
例えば、０度から９０度の間で図３の左側（Ｎチャンネル型ＭＯＳトランジスタＮ２３）から右側（Ｎチャンネル型ＭＯＳトランジスタＮ４８）の方向に向かって切り替える場合には、９０度から１８０度の間でも左側から右側に切り替えていく。後述するように、各電流源には重みが付けられており、その重みは入力クロックの非線形を打ち消すように決定される。位相差が９０度である限りは、０度から９０度の間であっても、９０度から１８０度の間であっても入力クロックの非線形性は同様であり、非線形性が同様であれば適用すべき重みも同じだからである。従って、０度から９０度の間で位相シフトさせる場合には、左側から右側に切り替え、９０度から１８０度の間で位相シフトさせる場合には、右側から左側に切り替える等の制御は行わない。このような制御を行うと、適用すべき重みがずれてしまうからである。
【００５４】
次に、可変電流源１０に含まれる各電流源の電流供給能力が異なる理由について説明する。
【００５５】
各電流源の電流供給能力が異なる理由は、電流源の電流供給能力（トランジスタのサイズ）と、入力クロックと、の関係により生じる位相歪みを抑制するためである。
【００５６】
ここで、位相補間回路が出力するクロックに位相歪みが発生すると、位相補間回路が出力するクロックに基づいて動作する回路の特性を悪化させる場合がある。従って、理想的な位相補間回路の出力特性は、位相歪みを伴わない位相シフトを実現することである。しかし、位相補間回路に入力するクロックの波形が線形でなければ、理想的な出力特性を得ることは困難である。
【００５７】
図４は、位相補間回路１に入力するクロックの一例を示す図である。
【００５８】
図４の点線のように、入力クロックが線形であって、かつ、可変電流源１０に含まれる各電流源の電流供給能力が等価であれば、合成する波形も線形性を保つことができる。しかし、実際には、位相補間回路１に入力されるクロックは、図４の実線で示すような正弦波である場合も多い。このような場合、合成を行おうとする波形は位相に対して線形ではないため、位相のシフトを行う区間を等間隔で分割（つまり、各電流源の電流供給能力が等価）すると、合成後の波形は非線形となる。
【００５９】
例えば、図４の０度から９０度の間を１６個の電流源を用いて、１５分割したとしても、位相に対して入力クロックは線形ではないため、合成後の波形は非線形となる。この合成後の波形の非線形性が、そのまま位相補間回路１の位相歪み（位相シフト量が非線形）となって出力されてしまう。
【００６０】
図５は、入力クロックを線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。図５の波形は、可変電流源１０の各電流源の状態を順に切り替えた場合の波形である。図５から、入力クロックが線形であれば、位相補間回路１の出力に位相歪みが発生しないことが分かる。
【００６１】
図６は、入力クロックを非線形とした場合の位相補間回路１のシミュレーション波形の一例を示す図である。図６から、入力クロックが非線形の場合には、位相補間回路１の出力に位相歪みが発生することが分かる。
【００６２】
そこで、このような位相歪みを解消するために可変電流源１０に含まれる各電流源の電流供給能力に重みを付けて、入力クロックの非線形による影響を排除する。即ち、位相補間回路１に入力されるクロックの波形は予め定まっており、その非線形性も位相補間回路１の設計段階において事前に把握できる。この入力クロックの非線形性を打ち消すように各電流源に重みを付ける。
【００６３】
図７は、可変電流源１０に含まれる電流源の重み付けの一例を示す図である。図７に示す重み付けでは、最初の電流源には大きな重みを付け、その重みを徐々に低下させ、中間の電流源から再度重みを大きくしている。このように、入力クロックの非線形に対して可変電流源１０に含まれる電流源の重みを変更し、位相補間回路１の出力波形を線形にする。即ち、入力クロックの非線形性に対し、電流源の電流供給能力を非線形に適応させることで、出力波形の線形性を確保する。
【００６４】
次に、可変電流源１０に含まれる各電流源の重みの設計方法について説明する。
【００６５】
図８は、各電流源の重みの設計方法の一例を示すフローチャートである。
【００６６】
ステップＳ０１において、電流Ｉａと電流Ｉｂの電流比と位相シフト量の相関関係を算出する。その際、位相補間回路１のシミュレーション結果から電流比と位相シフトの相関関係を求める方法が考えられる。又は、実際の位相補間回路１に電流Ｉａ及び電流Ｉｂを供給し、その電流比と位相シフト量の相関関係を算出しても良い。
【００６７】
ステップＳ０２では、各電流源の電流供給能力（電流の刻み幅）を計算する。ここで、電流Ｉａは、下記の式（１）で表現することができる。
Ｉａ＝Ｉ１＋Ｉ２＋・・・・・Ｉｍ−１ ・・・（１）
同様に、電流Ｉｂは下記の式（２）で表現することができる。
Ｉｂ＝Ｉｍ＋Ｉｍ＋１＋・・・・＋Ｉ１５＋Ｉ１６ ・・・（２）
なお、Ｉ１はＮチャンネル型ＭＯＳトランジスタＮ２３が供給する電流であり、Ｉ２は、Ｎチャンネル型ＭＯＳトランジスタＮ２６が供給する電流である。Ｉ３〜Ｉ１６に関しても同様である。
【００６８】
ここで、ｍは２から１６までの正の整数であって、ｍによって電流Ｉａ及び電流Ｉｂの電流値が定まる。なお、電流Ｉａと電流Ｉｂの総和は変わらないので、電流Ｉａと電流Ｉｂの間には、下記の式（３）の関係が成り立つ。
Ｉａ＋Ｉｂ＝Ｉ１＋Ｉ２＋Ｉ３＋・・・＋Ｉ１５＋Ｉ１６ ・・・（３）
【００６９】
本ステップでは、式（１）〜（３）のＩ１〜Ｉ１６の各電流値を、電流Ｉａと電流Ｉｂの電流比と位相シフト量が線形になるように決定する。即ち、本ステップによって、可変電流源１０に含まれる各電流源から供給すべき電流が決定する。
【００７０】
ステップＳ０３では、各電流源の重みを計算する。具体的には、各電流源が供給する電流を下記の式（４）によって表現し、重みを計算する。
Ｉ１＝ｒ１×Ｉ０
Ｉ２＝ｒ２×Ｉ０
・ ・・・（４）
Ｉ１５＝ｒ１５×Ｉ０
Ｉ１６＝ｒ１６×Ｉ０
なお、Ｉ０は各電流源の単位電流値、ｒ１〜ｒ１６を各電流源の重みとする。
【００７１】
ステップＳ０２において、各電流源が供給すべき電流（Ｉ１〜Ｉ１６）は算出されている。そこで、各電流源が供給する電流の基準値として、予め単位電流値Ｉ０を定め、電流Ｉ１〜Ｉ１６と単位電流値Ｉ０に基づいて、それぞれの重みｒ１〜ｒ１６を決定する。
【００７２】
なお、本実施形態における説明では、可変電流源１０に１６個の電流源が含まれる場合について説明したが、これは、電流源の個数を限定する趣旨ではない。可変電流源１０に含まれる電流源は容易に拡張することが可能であって、位相シフト量の分解能を変更することができる。
【００７３】
さらに、位相補間回路１は４相のクロックに対応する場合について説明したが、これに限定する趣旨ではない。位相補間回路１が対応するクロックの位相の種類は変更可能である。例えば、８相のクロックに対応する場合には、差動対の数を増やし、各差動対に供給する電流源を拡張する。より具体的には、電流Ｉａ及び電流Ｉｂに加えて、追加になった差動対に対応させて、電流Ｉｃ及び電流Ｉｄを供給可能となるように各電流源のスイッチを拡張する。
【００７４】
また、本実施形態に係る位相補間回路１は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路やＣＤＲ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路などに適用することができる。
【００７５】
以上のように可変電流源１０を構成し、その制御を行う。その結果、入力クロックの非線形性に起因した位相歪みを解消することができる。
【００７６】
図９は、各電流源からバイアス電流を供給した際の合成波形の位相シフト量のシミュレーションの一例である。図９では、理想的な位相シフト量と、各電流源に重みを付けない場合の位相シフト量と、重みを付けた場合の位相シフト量を示している。図９から明らかなように、各電流源に重みを付けなければ、入力クロックの非線形性が影響し、位相シフト量は理想値から外れてしまう。
【００７７】
しかし、各電流源に重みを付けることで、入力クロックの非線形の影響を排除し、位相シフト量を略理想値と等しくすることができる。
【００７８】
さらに、本実施形態に係る位相補間回路１に含まれる可変電流源１０では、単位電流値Ｉ０に基づいて、重み付けを行っており、各電流源（トランジスタ）を製造した際のばらつきの影響は限定的である。つまり、各電流源のトランジスタ（電流供給能力）のばらつきは、各電流源の電流供給能力のばらつきと等価である。
【００７９】
一方、特許文献１で開示された可変電流源では、カレントミラー回路を用いているため、複数のトランジスタのばらつきが電流源の電流供給能力に影響を与える。即ち、特許文献１で開示された可変電流源の電流供給能力は、個々のトランジスタのばらつきを超えて（ばらつきが増幅されて）変動する場合がある。
【００８０】
このように、特許文献１で開示された位相補間回路は製造工程におけるトランジスタのばらつきの影響を強く受けるのに対して、本実施形態に係る位相補間回路１は、トランジスタのばらつきによる影響を管理可能な範囲内に納めつつ、位相歪みの解消が可能となる。
【００８１】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。
【００８２】
第１の実施形態に係る位相補間回路１では、可変電流源１０に使用するトランジスタのサイズを変更することで、各電流源の重みを実現している。しかし、位相補間回路１では、設計段階で決定した重みを変更することができない。本実施形態に係る位相補間回路２では、各電流源の重みを位相補間回路２の出力を用いて補正する。
【００８３】
図１０は、位相補間回路２の回路構成の一例を示す図である。図１０において図２と同一構成要素には、同一の符号を表し、その説明を省略する。
【００８４】
位相補間回路２と位相補間回路１の相違点は、可変電流源１０ａの内部構成と、制御回路２０ａの構成及び制御方法である。
【００８５】
制御回路２０ａでは、入力クロック（図１０では、クロックＣＬＫ＿０）と、位相補間回路２の出力端子ＯＵＴＰ及びＯＵＴＮから出力波形と、を受け付ける。制御回路２０ａは、入力クロックと出力波形の位相差を算出し、算出した位相差が所望の位相差でなければ、可変電流源１０ａに含まれる各電流源の重みを微調整する。
【００８６】
図１１は、図３のＮチャンネル型ＭＯＳトランジスタＮ２１〜Ｎ２３に該当する部分を切り出した図である。
【００８７】
可変電流源１０ａに含まれる各電流源は、基本となるトランジスタと、その基本となるトランジスタから供給する電流を補正するための補助トランジスタから構成されている。図１１においては、Ｎチャンネル型ＭＯＳトランジスタＮ２３が基本トランジスタであり、Ｎチャンネル型ＭＯＳトランジスタＮ５０及びＮ５１が補助トランジスタである。補助トランジスタのドレイン端子は、スイッチＳＷ０１及びＳＷ０２を介して、基本トランジスタのドレイン端子と接続されている。
【００８８】
スイッチＳＷ０１及びＳＷ０２を制御回路２０ａから切り替えることで、可変電流源１０ａに含まれる電流源から供給する電流量を微調整する。より具体的には、図１１に示す電流源が供給する電流は、Ｎチャンネル型ＭＯＳトランジスタＮ２３とＮ５０が供給する電流量として設計する。
【００８９】
制御回路２０ａにおいて、出力波形を計測した結果、位相シフト量が設計値と一致しない場合（位相シフト量が設計値からずれている場合）には、スイッチＳＷ０１及びＳＷ０２を適宜制御することで、位相シフト量のずれを補正する。
【００９０】
なお、可変電流源１０ａに含まれる電流源の重みの微調整には、サイズの小さいトランジスタを複数用意しておき、これらのトランジスタを有効にする数を変更する方法が考えられる。つまり、各電流源を構成するトランジスタを小サイズのトランジスタに分割し、必要な電流量に応じて電流を供給するトランジスタを切り替える。
【００９１】
以上のように、本実施形態に係る位相補間回路２では、出力波形を制御回路２０ａにフィードバックし、可変電流源１０ａに含まれる電流源の重みを微調整する。その結果、位相補間回路の製造段階において、トランジスタのサイズがばらつくことで、位相歪みが発生したとしても、各電流源の重みを微調整することで、位相歪みを解消することができる。
【００９２】
［第３の実施形態］
続いて、第３の実施形態について図面を参照して詳細に説明する。
【００９３】
第１及び第２の実施形態に係る位相補間回路１及び２では、入力クロックの波形は予め定まっているものと想定していた。しかし、位相補間回路の受け付け可能な入力クロックが変更可能であれば、より便宜である。例えば、位相補間回路を含む回路の仕様が変更になった場合であっても、位相補間回路の再設計が不要になり、設計コストを低減させることが可能になる。
【００９４】
そこで、本実施形態に係る位相補間回路３では、受け付けた入力クロックの波形を予め定めたクロックの波形に補正することで複数の波形に対応する。
【００９５】
図１２は、位相補間回路３の内部構成の一例を示す図である。
【００９６】
位相補間回路３は、位相補間部３０と、波形正規化抵抗部４０と、波形正規化電流源５０と、分周回路６０と、Ｎチャンネル型ＭＯＳトランジスタＮ６０及びＮ６１から構成されている。位相補間部３０は、第１及び第２の実施形態で説明した位相補間回路１又は２に相当する。そのため、位相補間部３０に関する説明は省略する。
【００９７】
波形正規化抵抗部４０は、複数の抵抗とＰチャンネル型ＭＯＳトランジスタから構成されている。各抵抗とＰチャンネル型ＭＯＳトランジスタは対になっており、各Ｐチャンネル型ＭＯＳトランジスタのソース端子は電源電圧ＶＤＤに接続され、ドレイン端子は各抵抗に接続されている。また、ゲート端子は、制御信号を受け付け、各Ｐチャンネル型ＭＯＳトランジスタはスイッチとしての役割を果たす。
【００９８】
波形正規化電流源５０は、複数の電流源から構成されている。Ｎチャンネル型ＭＯＳトランジスタＮ６０及びＮ６１は、差動クロックをクロック入力端子（ＣＬＫ＿ＩＮＰ及びＣＬＫ＿ＩＮＮ）から受け付け、差動クロックを分周回路６０に出力する。
【００９９】
分周回路６０では、ラッチ回路等を使用して、４相クロックを生成し、位相補間部３０に出力する。
【０１００】
位相補間回路３を上述のような構成とし、波形正規化抵抗部４０又は波形正規化電流源５０を用いて入力クロックの波形を予め定めた（設計段階で想定した）クロックの波形に正規化する。その際の正規化は、クロック入力端子（ＣＬＫ＿ＩＮＰ及びＣＬＫ＿ＩＮＮ）で受け付ける入力クロックの周波数に応じて行う。
【０１０１】
具体的には、波形正規化抵抗部４０によってＮチャンネル型ＭＯＳトランジスタＮ６０及びＮ６１に接続する抵抗値を変更、又は、波形正規化電流源５０から供給する電流量を変更する。このような正規化によって、入力クロックの立ち上がり時間及び立ち下り時間を予め定めた波形と一致させる。その結果、複数の入力クロックに対しても位相シフトを線形に保つことが可能になる。
【０１０２】
なお、波形正規化抵抗部４０又は波形正規化電流源５０を制御する制御信号には、位相補間回路の容量を切り替える制御信号を使用することができる。位相補間回路の容量は、三角波を作るために用いられるが、周波数によりその最適な容量値は異なり、容量値を切り替えて使用する場合が多いためである。
【０１０３】
本実施形態においては、第１又は第２の位相補間回路１又は２に、入力クロックの波形正規化回路を追加する場合を説明した。しかし、この波形正規化回路を位相補間回路１又は２に組み込むことも可能である。
【０１０４】
図１３は、位相補間器１の可変電流源１０に波形正規化回路を組み込んだ可変電流源１０ｂの内部構成の一例を示す図である。
【０１０５】
図１３に示すように、可変電流源１０ｂに複数の可変電流源を含ませ、入力クロックの周波数に応じて電流の重みを最適化した電流源を選択することも可能である。
【０１０６】
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１０７】
１、２、３ 位相補間回路
１０、１０ａ、１０ｂ 可変電流源
２０、２０ａ 制御回路
３０ 位相補間部
４０ 波形正規化抵抗部
５０ 波形正規化電流源
６０ 分周回路
Ｃ０１、Ｃ０２ キャパシタ
ＩＳ０１、ＩＳ０２ 電流源
Ｎ０１〜Ｎ１２、Ｎ２１〜Ｎ４８、Ｎ５０、Ｎ５１、Ｎ６０、Ｎ６１ Ｎチャンネル型ＭＯＳトランジスタ
Ｒ０１、Ｒ０２ 抵抗
ＳＷ０１、ＳＷ０２ スイッチ
【特許請求の範囲】
【請求項１】
位相の異なる入力波形を受け付ける複数の差動対を含み、前記複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路であって、
前記複数の差動対にバイアス電流を供給する電流源をｎ個（但し、ｎは２以上の整数）含み、前記第１の差動対に供給するバイアス電流を、前記ｎ個の電流源のうち、ｍ（但し、ｍは２以上の整数）個の電流源から供給可能であると共に、前記第２の差動対に供給するバイアス電流を前記ｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、前記ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、
前記出力波形の位相シフト量に基づいて、前記可変電流源の前記ｍ個の電流源の数を変更する制御回路と、
を備えることを特徴とする位相補間回路。
【請求項２】
前記ｎ個の電流源は、それぞれ、供給する電流値が変更可能であり、
前記制御回路は、前記出力波形の位相シフト量に基づいて、前記ｎ個の電流源が供給する電流値を変更する請求項１の位相補間回路。
【請求項３】
前記ｎ個の電流源は、トランジスタと、前記トランジスタよりも電流供給能力が低い複数の補助トランジスタと、を含み、
前記トランジスタから供給する電流量と、前記複数の補助トランジスタから供給する電流と、を加算することで、供給する電流値を変更する請求項２の位相補間回路。
【請求項４】
さらに、前記入力波形の立ち上がり時間及び立ち下り時間を、予め定められた波形の立ち上がり時間及び立ち下り時間に正規化する波形正規化回路を含む請求項１乃至３のいずれか一に記載の位相補間回路。
【請求項５】
第１の差動対と、
前記第１の差動対とは位相の異なる入力波形を受け付ける第２の差動対と、
前記第１及び第２の差動対にバイアス電流を供給する電流源を複数含み、前記複数の電流源はそれぞれ重み付けがされている可変電流源と、
を備える位相補間回路の設計方法であって、
前記第１の差動対に流れる第１の電流と前記第２の差動対に流れる第２の電流との比率と、前記位相補間回路の出力波形の位相シフト量と、の相関関係を算出する工程と、
前記複数の電流源それぞれに流す電流であって、前記相関関係が線形となる電流値を定める工程と、
前記相関関係が線形となる電流値と、予め定めた単位電流値と、に基づいて前記複数の電流源それぞれの重みを決定する工程と、
を含むことを特徴とする位相補間回路の設計方法。
【請求項１】
位相の異なる入力波形を受け付ける複数の差動対を含み、前記複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路であって、
前記複数の差動対にバイアス電流を供給する電流源をｎ個（但し、ｎは２以上の整数）含み、前記第１の差動対に供給するバイアス電流を、前記ｎ個の電流源のうち、ｍ（但し、ｍは２以上の整数）個の電流源から供給可能であると共に、前記第２の差動対に供給するバイアス電流を前記ｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、前記ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、
前記出力波形の位相シフト量に基づいて、前記可変電流源の前記ｍ個の電流源の数を変更する制御回路と、
を備えることを特徴とする位相補間回路。
【請求項２】
前記ｎ個の電流源は、それぞれ、供給する電流値が変更可能であり、
前記制御回路は、前記出力波形の位相シフト量に基づいて、前記ｎ個の電流源が供給する電流値を変更する請求項１の位相補間回路。
【請求項３】
前記ｎ個の電流源は、トランジスタと、前記トランジスタよりも電流供給能力が低い複数の補助トランジスタと、を含み、
前記トランジスタから供給する電流量と、前記複数の補助トランジスタから供給する電流と、を加算することで、供給する電流値を変更する請求項２の位相補間回路。
【請求項４】
さらに、前記入力波形の立ち上がり時間及び立ち下り時間を、予め定められた波形の立ち上がり時間及び立ち下り時間に正規化する波形正規化回路を含む請求項１乃至３のいずれか一に記載の位相補間回路。
【請求項５】
第１の差動対と、
前記第１の差動対とは位相の異なる入力波形を受け付ける第２の差動対と、
前記第１及び第２の差動対にバイアス電流を供給する電流源を複数含み、前記複数の電流源はそれぞれ重み付けがされている可変電流源と、
を備える位相補間回路の設計方法であって、
前記第１の差動対に流れる第１の電流と前記第２の差動対に流れる第２の電流との比率と、前記位相補間回路の出力波形の位相シフト量と、の相関関係を算出する工程と、
前記複数の電流源それぞれに流す電流であって、前記相関関係が線形となる電流値を定める工程と、
前記相関関係が線形となる電流値と、予め定めた単位電流値と、に基づいて前記複数の電流源それぞれの重みを決定する工程と、
を含むことを特徴とする位相補間回路の設計方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−１６９８５（Ｐ２０１３−１６９８５Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４７５４５（Ｐ２０１１−１４７５４５）
【出願日】平成２３年７月１日（２０１１．７．１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年７月１日（２０１１．７．１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]