【課題】デバイス間のインタフェースとしてＰＣＩ Expressを用いた画像処理装置において、画像読取部からの画像データで、画像データの転送に影響を与えずに、ＡＳＰＭを利用可能にする。
【解決手段】ＬＴＳＳＭで定義された状態のうち、低消費電力（省電力）状態にいることを示す信号をＬＴＳＳＭレジスタ６０２ｂからアンド回路６０３ａ，６０３ｂに出力し、ＳＳＣＧ６０７からのクロックをマスクすることにより、ＰＣＩｅのリンクの状態に応じて、ＡＳＩＣ６０１内の所定の機能モジュールへのクロック供給を止めることができる。これにより、ＡＳＩＣ６０１の消費電力を削減できる。ＡＳＰＭによる動的なクロックゲーティングが可能となり、ＡＳＩＣ６０１内のこまめな省電力制御が実現できる。 （もっと読む）

【課題】トランジスタのばらつきによる影響を抑制し、位相歪みを解消する位相補間回路を提供する。
【解決手段】位相補間回路は、位相の異なる入力波形を受け付ける複数の差動対を含み、複数の差動対のうち、第１の差動対及び第２の差動対の出力波形を合成する位相補間回路である。さらに、複数の差動対にバイアス電流を供給する電流源をｎ個含み、第１の差動対に供給するバイアス電流を、ｎ個の電流源のうち、ｍ個の電流源から供給可能であると共に、第２の差動対に供給するバイアス電流をｎ個の電流源のうち、ｎ−ｍ個の電流源から供給可能であって、ｎ個の電流源が供給する電流は、予め定められた単位電流値を基準として、それぞれ重み付けがされている可変電流源と、出力波形の位相シフト量に基づいて、可変電流源のｍ個の電流源の数を変更する制御回路と、を備えている。 （もっと読む）

【課題】分周回路の動作不良を抑制する。
【解決手段】第１又は第２のクロック信号に従って２×Ｘ個（Ｘは２以上の自然数）のパルス信号を生成して出力するシフトレジスタと、２×Ｘ個のパルス信号に従って、第１のクロック信号の周期のＸ倍の周期である第３のクロック信号となる信号を生成して出力する分周信号出力回路と、を具備し、分周信号出力回路は、ゲートのそれぞれに、２×Ｘ個のパルス信号における１個目乃至Ｘ個目のパルス信号のうち、互いに異なるパルス信号が入力され、第３のクロック信号となる信号の電圧を第１の電圧に設定するか否かを制御するＸ個の第１のトランジスタと、ゲートのそれぞれに、２×Ｘ個のパルス信号におけるＸ＋１個目乃至２×Ｘ個目のパルス信号のうち、互いに異なるパルス信号が入力され、第３のクロック信号となる信号の電圧を第２の電圧に設定するか否かを制御するＸ個の第２のトランジスタと、を備える。 （もっと読む）

【課題】高いクロック周波数に対応した高速動作が可能であると共に、高い精度でデューティ比を調節できる信号整形装置を提供すること。
【解決手段】所定パルス幅のパルス信号を生成するパルス信号生成部１１と、パルス信号のデューティ比を制御するデューティ比調節部１２と、を有する信号整形装置であり、パルス信号生成部１１は、クロック信号が入力されるフリップフロップ回路１０１と、フリップフロップ回路１０１の出力信号を遅延させて当該遅延量に応じたパルス幅を有する単相のパルス信号を出力する遅延回路１０２と、を備え、デューティ比調節部１２は、遅延回路１０２から出力される単相のパルス信号を互いに極性が反転した第１パルス信号と第２パルス信号からなる差動パルス信号に変換し、第１パルス信号の平均電圧と第２パルス信号の平均電圧との差に基づいて、パルス信号が目標のデューティ比になるように遅延回路１０２の遅延量を制御する。 （もっと読む）

【課題】０と１の出現確率が異なるデータ信号のデューティサイクルの歪みを補正する。
【解決手段】位相検出回路２１は、０と１の出現確率が異なるデータ信号の位相の進みおよび遅れを検出する。AND回路４３はデータ信号の立ち上がりを検出し、AND回路４４は立ち下がりを検出する。＋DCD検出回路４５は、位相検出回路２１とAND回路４３および４４の検出結果に基づいて、デューティサイクルのプラス側の歪みを検出し、−DCD検出回路４６は、デューティサイクルのマイナス側の歪みを検出する。デューティ調整回路１２は、＋DCD検出回路４５と−DCD検出回路４６の検出結果に基づいて、デューティサイクルを調整することにより、デューティサイクルの歪みを補正する。本発明は、例えば、データ信号を受信する受信装置に適用することができる。 （もっと読む）

【課題】ＰＬＬ回路の構成に依存することなく汎用的に適用することができ、製造ばらつきによる出力クロック信号のデューティ比のずれを補償可能なクロックデューティ変更回路を提供する。
【解決手段】調整回路２は、デューティ比の目標値を指示する制御信号Ｓ［２：０］及び制御信号ｃｎｔｄ［２：０］に基づいて決定される遅延時間だけ入力クロック信号ＰＬＬＣＫを遅延させた遅延信号ｌｎｇ及びｓｈｔを生成する遅延選択回路２０及び２１と、ｌｎｇ及びｓｈｔとＰＬＬＣＫとを用いた論理演算により出力クロック信号ＰＬＬＤを生成する演算回路２３及び２４とを有する。また、比較回路４は、ＰＬＬＤのデューティ比が目標値と一致するか否かを判定する。さらに、補正回路３は、比較回路４による判定結果に応じて、ＰＬＬＤのデューティ比と目標値とのずれを減少させるようｌｎｇ及びｓｈｔに与えられる遅延時間の補正量を示すｃｎｔｄ［２：０］を生成する。 （もっと読む）

【課題】大規模集積回路内に形成される長い信号線路或いは接続される被駆動回路の数が多数存在する等により形成される静電容量の容量値が大きい信号線路の信号伝送特性を改善する。
【解決手段】駆動回路及び被駆動回路の電源電圧の中点電圧を出力し、出力インピーダンスが低い付加回路を信号線路に接続し、信号線路の電位を電源電圧の中点電圧に維持すると共に、駆動回路から出力される駆動信号を中点電圧（被駆動回路の閾値電圧）を中心に小振幅で励振させ、この小振幅に制限された駆動信号により被駆動回路を駆動させる。 （もっと読む）

【課題】 外部信号を用いずにクロック信号のデューティを正確に測定及び自動補正する。
【解決手段】 半導体装置３０には、クロックデューティ自動補正回路１及びＰＬＬ回路２が設けられている。クロックデューティ自動補正回路１は、クロック測定部１１、クロックデューティ特定部１２、及びクロック生成部１３から構成され、ＰＬＬ回路２から出力されるデューティ比が変化した補正前クロック信号ＣＬＫＡが入力される。補正前クロック信号ＣＬＫＡのデューティがクロック測定部１１で測定され、クロックデューティ特定部１２でデューティが特定される。クロックデューティ特定部１２から出力されるクロック切り替え信号Ｓ_{ＣＬＫＳ２}と遅延選択信号Ｓ_ＤＳ２をもとにして、クロック生成部１３で補正前クロック信号ＣＬＫＡのデューティ比の自動補正が外部信号を用いずに行われる。 （もっと読む）

【課題】発振の成長初期におけるパルス信号のスパイク状波形による悪影響を除去し得るパルス信号発生器及びクロック信号発生器を提供する。
【解決手段】クロック信号ＣＬＫの平均の直流電圧値Ｖｄｕｔｙが所定の基準値ＶＲを超えたことを検出してこのことを表す第１の状態信号Ｄｉｎを形成する比較器１７と、第１の状態信号Ｄｉｎが立ち上がった後にブロックしていたクロック信号ＣＬＫを出力するＤフリップフロップ回路１８及びナンドゲート回路１４からなる論理回路とを有する。 （もっと読む）

Ｉ^２Ｃクロック生成器を、多様な方法を用いてインプリメントする。そのような方法の１つを使用して、Ｉ^２Ｃバス上のクロック信号(110)を制御するためのステートマシンに配置される論理回路を用いる方法をインプリメントする。ステートマシンの第１の状態(202)は、クロックストレッチング遅延を実行するか否かを判定する。ステートマシンの第２の状態(206)は、前記Ｉ^２Ｃバスが、標準クロックモードにおいてか、または、他の複数の高速クロックモードのうちの１つで動作するように設定されているか否かを判定する。ステートマシンの第３の状態(210)は、クロック信号を一方の２値論理状態で駆動させる前に、クロック信号を、約０．５マイクロ秒以上で、約２．５マイクロ秒未満の間、他方の２値論理状態で駆動させ、そして、クロック信号を、約０．５マイクロ秒以上で、約２．５マイクロ秒未満の間、前記一方の２値論理状態のままにする。
（もっと読む）

【課題】 外部信号を用いずにクロック信号のデューティを正確に測定及び補正する。
【解決手段】 半導体装置２０には、半導体集積回路としてのデューティ測定・補正回路１及びＰＬＬ回路４が設けられている。デューティ測定・補正回路１は、デューティ測定回路部２及びデューティ補正回路部３から構成され、デューティ比が変化した補正前クロック信号ＣＬＫＡが入力される。デューティ測定回路部２から出力される信号Ｏｕｔが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化したときのデューティ測定回路部２の遅延回路の遅延時間が補正前クロック信号ＣＬＫＡのデューティとして、デューティ測定回路部２で測定される。このとき、デューティ測定回路部２の遅延回路と対をなすデューティ補正回路部３の遅延回路が選択されて、補正前クロック信号ＣＬＫＡのデューティがデューティ補正回路部３で補正される。 （もっと読む）

【課題】スキューによるクロックのデューティの偏差を減少させる。
【解決手段】立ち上がりクロック用ミキサーと下がりクロック用ミキサーとクロック選択器とを含むデューティー調整回路を提供し、立ち上がりクロック用ミキサーは、印加される第１及び第２位相固定状態信号を用いて、立ち上がりクロックのデューティ調整を行うためのデューティ調整イネーブル信号と、立ち上がりクロックと下がりクロックとの位相の混合率を決定するための比重選択信号とを用いて立ち上がりクロックと下がりクロックとの位相を混合し、下がりクロック用ミキサーは、デューティイネーブル信号と前記比重選択信号とを用いて前記立ち上がりクロックと下がりクロックとの位相を混合し、クロック選択器は、比重選択信号により、立ち上がりフィードバック前置クロック信号と下がりフィードバック前置クロック信号を選択する。 （もっと読む）

【課題】装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできる、クロック切り替え装置及びクロック切り替え方法を提供する。
【解決手段】第１のクロック分配系CIN0のあるクロックパルスT0とその１周期前のクロックパルスT0’の位相を合わせる第１の検出用位相調整手段1と、クロックパルスT0とT0’の論理レベル(HIGH/LOW)が一致しているかどうかチェックし、不一致の場合ALM0をHIGHにする第１の異常検出手段2と、第２のクロック分配系CIN1のあるクロックパルスT1とその１周期前のクロックパルスT1’の位相を合わせる第２の検出用位相調整手段3と、切替信号生成手段6と、切替手段7を有する。 （もっと読む）

入力データ信号を集積回路上の他の回路網に提供するための回路網は、粗遅延チェーンおよび微遅延チェーンを含む。これらの２つの遅延チェーンは、カスケードにすることが可能であり、必要に応じて、非常に広い範囲の可能な遅延量を提供する。これらの遅延量は、微遅延チェーンを使用することによって、細かく段階付けされ得る。これらの遅延チェーンを含む可変遅延回路網は、プログラマブルロジックデバイス（「ＰＬＤ」）などで、有益に使用される。
（もっと読む）

【課題】電力管理、特に、アプリケーション処理要求に応答した電圧及び周波数の管理の技術を提供する。
【解決手段】システムコントローラと、システムコントローラに結合されたクロック領域マネージャと、システムコントローラに結合された配電マネージャとを含むオンデマンド電力管理のための機器。システムコントローラは、処理システム内の処理要求をモニタする。クロック領域マネージャは、１つ又はそれよりも多くのクロック周波数を供給し、処理要求に応答して、処理システムを停止することなくクロック周波数の第１の組とクロック周波数の第２の組の間で切り換える。配電マネージャは、１つ又はそれよりも多くの作動電圧を供給し、処理要求に応答して、処理システムを停止することなく電圧の第１の組と電圧の第２の組の間で切り換える。 （もっと読む）

【課題】 半導体集積回路の動作に起因するクロック信号の乱れを除去する。
【解決手段】 クロック信号ＣＬＫは、入力バッファ１０で反転されてマスク信号Ｓ７０と共にＮＡＮＤ２０に与えられる。ＮＡＮＤ２０の信号Ｓ２０が立ち上がると、積分部３０，４０の積分回路による遅延時間の後、この積分部４０の信号Ｓ４０が立ち下がる。信号Ｓ２０は信号Ｓ４０と共にＮＡＮＤ５０に与えられるので、このＮＡＮＤ５０の信号Ｓ５０は、クロック信号ＣＬＫの立ち上がり時点から積分回路による遅延時間の間、“Ｌ”に固定される。信号Ｓ５０は積分部６０で遅延され、ＡＮＤ７０で積分部６０の遅延時間が追加されてマスク信号Ｓ７０が生成される。一方、信号Ｓ５０は、インバータ８０で反転され、内部クロックＣＫＩとしてデータ入力部１、データ処理部２及びデータ出力部３に供給される。 （もっと読む）

【課題】 システムバス上の個々のモジュールに接続されるコネクタの直近にバッファ回路を設けることにより、システムバス上に接続されるモジュール増減による負荷容量の影響をなくしたプログラマブルコントローラを提供する。
【解決手段】 プログラマブルコントローラは、個々のモジュールが接続され、整列配置してなる複数のコネクタと、システムバスを通して複数のコネクタの夫々にクロック信号を分配するクロック駆動回路と、を備えたプログラマブルコントローラであって、複数のコネクタの夫々に、クロック信号をプルアップするプルアップ手段、即ち、夫々のコネクタの直近にバッファ回路を配置し、このバッファ回路を通してから複数のコネクタの夫々にクロック信号を供給する構成にしたことである。 （もっと読む）

【課題】 グリッチを誘発しないクロックスイッチング回路を提供する。
【解決手段】 速いクロックから遅いクロックへのクロックスイッチングを指示する選択信号をクロックスイッチング信号として直ぐ使用せず、速いクロックから遅いクロックへの転換が２回にわたる同期化作業を通じて得られる選択遅延信号に基づいて出力クロックを発生させ、遅いクロックから速いクロックへのクロックスイッチング時、遅いクロックから速いクロックへの転換が３回にわたる同期化作業を通じて得られる選択遅延信号に基づいて出力クロックを出力するクロックスイッチング回路である。これにより、出力クロックにグリッチが発生しない。 （もっと読む）

本発明は、クロック信号入出力装置（１、１０１）に加えて、クロック信号補正方法に関するものである。本発明の方法では、クロック信号（ｃｌｋ）または該クロック信号から得られた信号を、上記装置に入力し、分周器（４、１０４）に伝送し、分周器（４、１０４）から出力された信号、または、該信号から得られた信号（ｃｌｋ２）を、信号積分器（６、１０６）に伝送し、該信号積分器（６、１０６）から出力されるか、または、該信号から得られた信号（Ｉ２）を、第１信号比較回路（８、１０８ｂ）に伝送する。さらに、分周器（４、１０４）から出力された信号、または、該信号から得られた信号（ｃｌｋ２）を、第２信号比較回路（９、１０９ａ）に伝送し、クロック信号用の入出力装置（１）は、第１信号比較回路（８、１０８）から出力された、または、該信号から得られた信号（ｒＩｃｌｋ）に応じて、および、第２信号比較回路（９、１０９ａ）から出力された、または、該信号から得られた信号（ｒｃｌｋ）に応じて、クロック出力信号（ｃｌｋ５０）を出力するための、信号出力回路（１１、１１１）を備えている。
（もっと読む）