信号処理装置
【課題】0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正する。
【解決手段】位相検出回路21は、0と1の出現確率が異なるデータ信号の位相の進みおよび遅れを検出する。AND回路43はデータ信号の立ち上がりを検出し、AND回路44は立ち下がりを検出する。+DCD検出回路45は、位相検出回路21とAND回路43および44の検出結果に基づいて、デューティサイクルのプラス側の歪みを検出し、−DCD検出回路46は、デューティサイクルのマイナス側の歪みを検出する。デューティ調整回路12は、+DCD検出回路45と−DCD検出回路46の検出結果に基づいて、デューティサイクルを調整することにより、デューティサイクルの歪みを補正する。本発明は、例えば、データ信号を受信する受信装置に適用することができる。
【解決手段】位相検出回路21は、0と1の出現確率が異なるデータ信号の位相の進みおよび遅れを検出する。AND回路43はデータ信号の立ち上がりを検出し、AND回路44は立ち下がりを検出する。+DCD検出回路45は、位相検出回路21とAND回路43および44の検出結果に基づいて、デューティサイクルのプラス側の歪みを検出し、−DCD検出回路46は、デューティサイクルのマイナス側の歪みを検出する。デューティ調整回路12は、+DCD検出回路45と−DCD検出回路46の検出結果に基づいて、デューティサイクルを調整することにより、デューティサイクルの歪みを補正する。本発明は、例えば、データ信号を受信する受信装置に適用することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、信号処理装置に関し、特に、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正することができるようにした信号処理装置に関する。
【背景技術】
【0002】
デューティサイクルの歪みのある信号が入力されたり、LSI(Large Scale Integration)内部の回路において、トランジスタのばらつきが信号のデューティサイクルを狂わせてしまったりする場合、その信号のビット誤り率は悪くなる。
【0003】
そこで、DCバランスを取るために0と1の出現確率が同一となるように符号化された、EFM(Eight to Fourteen)信号や8B10B信号などのデューティサイクルの歪みを補正する2値化回路が考案されている(例えば、特許文献1参照)。
【0004】
【特許文献1】特開平06−334496号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の2値化回路では、例えばLPF(Low Pass Filter)でEFM信号からDC信号が生成され、そのDC信号のスライスレベルがLレベルとHレベルの中央になるようにデューティ補正回路に対してフィードバックが行われることにより、EMF信号のデューティサイクルの歪みが補正される。そのため、従来の2値化回路では、0と1の出現確率が異なるDCバランスが取れていないデータ信号のデューティサイクルの歪みを補正することはできなかった。
【0006】
本発明は、このような状況に鑑みてなされたものであり、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正することができるようにするものである。
【課題を解決するための手段】
【0007】
本発明の一側面の信号処理装置は、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正する補正回路を備える。
【0008】
本発明の一側面の信号処理装置において、前記補正回路は、前記データ信号の位相の進みおよび遅れを検出する位相検出回路と、前記データ信号の立ち上がりおよび立ち下がりを検出するエッジ検出回路と、前記位相検出回路と前記エッジ検出回路の検出結果に基づいて、前記デューティサイクルの歪みを検出する歪み検出回路と、前記歪み検出回路の検出結果に基づいて、前記デューティサイクルを調整することにより、前記デューティサイクルの歪みを補正するデューティ調整回路とを備えることができる。
【0009】
本発明の一側面の信号処理装置において、前記補正回路は、前記歪み検出回路により歪みが検出された頻度に基づいて、前記デューティ調整回路による調整の度合を表すデューティ調整値の増減値を決定する調整値決定回路をさらに備え、前記デューティ調整回路は、前記デューティ調整値の増減値に基づいて、前記デューティサイクルを調整することができる。
【0010】
本発明の一側面の信号処理装置において、前記歪み検出回路は、前記デューティサイクルのプラス側およびマイナス側の歪みを検出し、前記調整値決定回路は、前記歪み検出回路により前記デューティサイクルのプラス側の歪みが検出された頻度と、前記デューティサイクルのマイナス側の歪みが検出された頻度の差分が所定の範囲内の値である場合、前記デューティ調整値の増減値をゼロに決定することができる。
【0011】
本発明の一側面の信号処理装置において、前記歪み検出回路は、前記位相検出回路による検出結果と、前記エッジ検出回路による検出結果の組み合わせに基づいて、前記デューティサイクルの歪みを検出することができる。
【0012】
本発明の一側面の信号処理装置において、前記位相検出回路は、アレクサンダ型の位相比較器であるようにすることができる。
【0013】
本発明の一側面においては、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みが補正される。
【発明の効果】
【0014】
以上のように、本発明の一側面によれば、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正することができる。
【発明を実施するための最良の形態】
【0015】
図1は、本発明を適用した信号処理装置の一実施の形態の構成例を示している。
【0016】
図1の信号処理装置10は、アンプ11、デューティ調整回路12、コンパレータ13、クロックデータリカバリ回路14、およびデューティサイクル歪み検出回路15により構成される。
【0017】
信号処理装置10のアンプ11は、例えば、データ信号の差動信号としてのCML(current mode logic)信号やLVDS(low voltage differential signaling)信号を増幅する。デューティ調整回路12には、デューディサイクル歪み検出回路15から、デューティサイクルをプラス側に調整するためのデューティプラス信号、または、デューティサイクルをマイナス側に調整するためのデューティマイナス信号が入力される。なお、デューティサイクルのプラス側とは、デューティ比が大きくなる方向を指し、マイナス側とはデューティ比が小さくなる方向を指す。
【0018】
デューティ調整回路12は、デューティプラス信号またはデューティマイナス信号に基づいて、アンプ11で増幅されたデータ信号の差動信号のコモン電圧を調整することにより、データ信号のデューティサイクルを調整する。これにより、データ信号のデューティサイクルの歪みが補正される。デューティ調整回路12の詳細については、後述する図9を参照して説明する。
【0019】
コンパレータ13は、デューティ調整回路12でデューティサイクルの歪みが補正されたデータ信号の差動信号を、シングルエンドのデータ信号に変換する。変換後のデータ信号は、クロックデータリカバリ回路14とデューティサイクル歪み検出回路15に入力される。
【0020】
なお、ここでは、コンパレータ13でデータ信号の差動信号がシングルエンドのデータ信号に変換されるようにしたが、信号処理装置10は、データ信号の差動信号をシングルエンドのデータ信号に変換せず、後段の回路も全て差動で動作させるようにしてもよい。
【0021】
クロックデータリカバリ回路14は、位相検出回路21、チャージポンプ回路22、ループフィルタ回路23、およびVCO(Voltage Controlled Oscillator)回路により構成され、データ信号に同期したクロック信号を生成する。
【0022】
位相検出回路21は、アレクサンダ型の位相比較器であり、データ信号の位相がクロック信号の位相に対して進んでいるか遅れているかを検出する。
【0023】
具体的には、位相検出回路21は、フリップフロップ回路31乃至34、並びにEX-OR回路35および36により構成される。フリップフロップ回路31は、クロック信号を用いて、コンパレータ13から入力されたシングルエンドのデータ信号をサンプリングする。サンプリングされたデータ信号は、フリップフロップ回路32とEX-OR回路36に入力されるとともに、図示せぬ後段のブロックに入力される。
【0024】
フリップフロップ回路32は、クロック信号を用いて、フリップフロップ回路31からのデータ信号を保持し、保持しているデータ信号をEX-OR回路35に出力する。フリップフロップ回路33は、クロック信号の反転信号を用いて、コンパレータ13から入力されたシングルエンドのデータ信号をサンプリングする。
【0025】
フリップフロップ回路34は、クロック信号を用いて、フリップフロップ回路33でサンプリングされたデータ信号を保持し、保持しているデータ信号をEX-OR回路35および36に出力する。EX-OR回路35は、フリップフロップ回路32からのデータ信号と、フリップフロップ回路34からのデータ信号の排他的論理和を演算する。これにより、クロック信号の位相に対するデータ信号の位相の進みが検出される。
【0026】
EX-OR回路35による演算の結果得られる信号は、クロック信号の位相に対してデータ信号の位相が進んでいることを表すPDUP信号として、チャージポンプ回路22とデューティサイクル歪み検出回路15に入力される。このPDUP信号のレベルは、クロック信号の位相に対してデータ信号の位相が進んでいる場合にHレベルとなり、進んでいない場合にLレベルとなる。
【0027】
EX-OR回路36は、フリップフロップ回路31からのデータ信号と、フリップフロップ回路34からのデータ信号の排他的論理和を演算する。これにより、クロック信号の位相に対するデータ信号の位相の遅れが検出される。EX-OR回路36による演算の結果得られる信号は、クロック信号の位相に対してデータ信号の位相が遅れていることを表すPDDN信号として、チャージポンプ回路22とデューティサイクル歪み検出回路15に入力される。
【0028】
このPDDN信号のレベルは、クロック信号の位相に対してデータ信号の位相が遅れている場合にHレベルとなり、遅れていない場合にLレベルとなる。
【0029】
なお、クロックデータリカバリ回路14の位相検出回路21としては、アレクサンダ型の位相比較器以外の位相比較器を用いることもできるが、アレクサンダ型の位相比較器では、位相結果がアナログ位相比較器のように細かいパルスで出力されず、クロック信号のパルスで出力されるので、信号処理装置10の設計が容易である。
【0030】
チャージポンプ回路22は、EX-OR回路35からのPDUP信号とEX-OR回路36からのPDDN信号に応じて、ループフィルタ回路23に対して電流を流し込んだり(source)、ループフィルタ回路23から電流を引いたり(sink)する。具体的には、例えば、チャージポンプ回路22は、PDUP信号のレベルがHレベルである場合、ループフィルタ回路23に対して電流を流し込み、PDDN信号のレベルがHレベルである場合、ループフィルタ回路23から電流を引く。
【0031】
ループフィルタ回路23は、ループ制御を安定にするための回路であり、チャージポンプ回路22により変更される電圧の高域成分を削除し、VCO回路24に入力する。VCO回路24は、ループフィルタ回路23からのDC電圧に対応する周波数のクロック信号を発生する。従って、例えば、DC電圧が上昇した場合、クロック信号の周波数は高くなり、DC電圧が下降した場合、クロック信号の周波数は低くなる。
【0032】
以上のように、クロックデータリカバリ回路14は、クロック信号の位相に対するデータ信号の位相の進みおよび遅れを検出し、その検出結果に応じてクロック信号の周波数を変化させるので、データ信号に同期したクロック信号を生成することができる。このクロック信号は、フリップフロップ回路31乃至34、並びに、後述するデューティサイクル歪み検出回路15のフリップフロップ回路41および42に入力されて用いられる。
【0033】
デューティサイクル歪み検出回路15は、フリップフロップ回路41および42、AND回路43および44、+DCD検出回路45、−DCD検出回路46、カウンタ47および48、並びに調整値決定回路49により構成され、データ信号のデューティサイクルの歪みを検出する。
【0034】
具体的には、フリップフロップ回路41および42並びにAND回路43および44(エッジ検出回路)は、データ信号の立ち上がりおよび立下りを検出する。詳細には、フリップフロップ回路41は、クロック信号を用いてコンパレータ13から入力されるシングルエンドのデータ信号をサンプリングし、出力する。フリップフロップ回路42は、クロック信号を用いて、フリップフロップ回路41からのデータ信号を保持し、保持しているデータ信号を出力する。
【0035】
AND回路43には、フリップフロップ回路41から出力されるデータ信号が入力されるとともに、フリップフロップ回路42から出力されるデータ信号が反転されて入力される。AND回路43は、フリップフロップ回路41からのデータ信号と、フリップフロップ回路42からのデータ信号の反転信号との論理積を演算する。これにより、データ信号の立ち上がりが検出される。
【0036】
AND回路43による演算の結果得られる信号は、データ信号の立ち上がりを表す立ち上がり検出信号として、+DCD検出回路45と−DCD検出回路46に入力される。この立ち上がり検出信号のレベルは、データ信号が立ち上がった場合にはHレベルとなり、立ち上がっていない場合にはLレベルとなる。
【0037】
AND回路44には、フリップフロップ回路41から出力されるデータ信号が反転されて入力されるとともに、フリップフロップ回路42から出力されるデータ信号が入力される。AND回路43は、フリップフロップ回路41からのデータ信号の反転信号と、フリップフロップ回路42からのデータ信号との論理積を演算する。これにより、データ信号の立ち下がりが検出される。
【0038】
AND回路44による演算の結果得られる信号は、データ信号の立ち下がりを表す立ち下がり検出信号として、+DCD検出回路45と−DCD検出回路46に入力される。この立ち下がり検出信号のレベルは、データ信号が立ち下がった場合にはHレベルとなり、立ち下がっていない場合にはLレベルとなる。
【0039】
+DCD検出回路45(歪み検出回路)は、クロックデータリカバリ回路14のEX-OR回路35から入力されるPDUP信号およびEX-OR回路36から入力されるPDDN信号、並びに、AND回路43から入力される立ち上がり検出信号およびAND回路44から入力される立ち下がり検出信号に基づいて、デューティサイクルのプラス側の歪みを検出する。そして、+DCD検出回路45は、デューティサイクルのプラス側の歪みの検出を表すプラス歪み検出信号をカウンタ47に入力する。
【0040】
−DCD検出回路46(歪み検出回路)は、クロックデータリカバリ回路14のEX-OR回路35から入力されるPDUP信号およびEX-OR回路36から入力されるPDDN信号、並びに、AND回路43から入力される立ち上がり検出信号およびAND回路44から入力される立ち下がり検出信号に基づいて、デューティサイクルのマイナス側の歪みを検出する。そして、−DCD検出回路45は、デューティサイクルのマイナス側の歪みの検出を表すマイナス歪み検出信号をカウンタ48に入力する。
【0041】
カウンタ47は、プラス歪み検出信号に応じてカウント値をインクリメントする。従って、カウンタ47のカウント値は、デューティサイクルのプラス側の歪みが検出された頻度を表している。また、カウンタ47は、カウント値を調整値決定回路49に入力する。
【0042】
カウンタ48は、マイナス歪み検出信号に応じてカウント値をインクリメントする。従って、カウンタ48のカウント値は、デューティサイクルのマイナス側の歪みが検出された頻度を表している。また、カウンタ48は、カウント値を調整値決定回路49に入力する。
【0043】
調整値決定回路49は、所定の測定周期ごとにカウンタ47のカウント値からカウンタ48のカウント値を減算してカウント減算値を得る。また、調整値決定回路49は、保持回路(図示せず)を有しており、その保持回路には、カウント減算値と、デューティ調整値の増減値とを対応付けたテーブル(以下、調整値増減テーブルという)が保持されている。なお、デューティ調整値とは、デューティ調整回路12での調整の度合を表す値である。
【0044】
調整値決定回路49は、調整値増減テーブルを参照して、所定の周期ごとに得られた減算値に対応するデューティ調整値の増減値を決定する。また、調整値決定回路49は、そのデューティ調整値の増減値に応じて、デューティ調整値の増加値を表すデューティプラス信号、または、デューティ調整値の削減値を表すデューティマイナス信号を、デューティ調整回路12にフィードバックする。
【0045】
以上のように、信号処理装置10は、クロック信号の位相に対するデータ信号の位相の進みと遅れを検出するとともに、データ信号の立ち上がりと立ち下がりを検出するので、データ信号の立ち上がり時および立ち下がり時の位相の状態により、データ信号の0と1の出現確率が異なる場合であっても、デューティサイクルの歪みを検出し、補正することができる。
【0046】
その結果、信号処理装置10では、例えば、トランジスタの特性のばらつきによって発生するデューティサイクルの歪みが補正されるため、トランジスタのばらつきを考慮せずに信号処理装置10を設計することができる。
【0047】
なお、信号処理装置10は、例えば、数GBpsの高速のデータ信号を伝送する高速ギガビット伝送システムに、データ信号を受信する受信装置として搭載することができる。この場合、信号処理装置10は、送信装置から、例えば、同軸ケーブルや、プリント基板上のストリップラインなどの伝送路を介して送信されてくるデータ信号を受信する。そして、信号処理装置10は、そのデータ信号のデューティサイクルの歪みを補正する。
【0048】
これにより、データ信号のビット誤り率やアイパターンが改善される。その結果、転送レートを向上させることができる。また、信号処理装置10では、伝送路で発生したデューティサイクルの歪みを補正することができるため、伝送路の距離を延ばすことができる。
【0049】
次に、図2のタイミングチャートを参照して、クロックデータリカバリ回路14の動作について説明する。
【0050】
データ信号(DATA)のサンプリングポイントがクロック信号(CLOCK)の立ち上がりである場合、クロックデータリカバリ回路14は、図2に示すように、データ信号のセットアップタイムとホールドタイムを最大にするように動作する。
【0051】
具体的には、クロック信号の位相に対してデータ信号の位相が進んでいる場合、位相検出回路21によりHレベルのPDUP信号が出力され、その結果、VCO回路24で生成されるクロック信号の周波数が高くなり、クロック信号の位相が進む。一方、クロック信号の位相に対してデータ信号の位相が遅れている場合、位相検出回路21によりHレベルのPDDN信号が出力され、その結果、VCO回路24で生成されるクロック信号の周波数が低くなり、クロック信号の位相が遅れる。
【0052】
以上のようにして、クロックデータリカバリ回路14では、データ信号のセットアップタイムとホールドタイムが最大化される。即ち、クロックデータリカバリ回路14では、データ信号に同期したクロック信号が生成される。
【0053】
次に、図3乃至図6のタイミングチャートを参照して、デューティサイクル歪み検出回路15の検出動作について説明する。なお、図3乃至図6では、説明の便宜上、デューティサイクルの歪みがなく、データ信号がクロック信号と同期している場合のデータ信号を点線で表している。
【0054】
まず、図3を参照して、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのプラス側の歪みがある場合の各信号の変化について説明する。
【0055】
この場合、図3に示すように、データ信号の立ち上がり時には、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも進み、データ信号の立ち下がり時には、データ信号のエッジの位相がクロック信号のエッジの位相よりも遅れる。従って、データ信号の立ち上がり時には、PDUP信号のレベルがHレベルとなり、データ信号の立ち下がり時には、PDDN信号のレベルがHレベルとなる。
【0056】
その結果、データ信号の立ち上がり時には、クロック信号の位相が進められ、データ信号の立ち下がり時には、クロック信号の位相が遅れさせられる。これにより、データ信号のセットアップタイムとホールドタイムが最大化される。なお、図3の例では、データ信号のエッジの位相の進み量と遅れ量は同一であり、その同一の量だけ、クロック信号の位相が進んだり遅れたりする。
【0057】
また、図3に示すように、データ信号の立ち上がり時において、立ち上がり検出信号のレベルがHレベルとなり、データ信号の立ち下がり時において、立ち下がり検出信号のレベルがHレベルとなる。
【0058】
従って、図3に示すように、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのプラス側の歪みがある場合、立ち上がり検出信号がHレベルのときPDUP信号のレベルがHレベルであり、立ち下がり検出信号がHレベルのときPDDN信号のレベルがHレベルである。
【0059】
次に、図4を参照して、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのマイナス側の歪みがある場合の各信号の変化について説明する。
【0060】
この場合、図4に示すように、データ信号の立ち上がり時には、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも遅れ、データ信号の立ち下がり時には、データ信号のエッジの位相がクロック信号のエッジの位相よりも進む。従って、データ信号の立ち上がり時には、PDDN信号のレベルがHレベルとなり、データ信号の立ち下がり時には、PDUP信号のレベルがHレベルとなる。その結果、データ信号の立ち上がり時には、クロック信号の位相が遅れさせられ、データ信号の立ち下がり時には、クロック信号の位相が進められる。なお、図4の例でも、データ信号のエッジの位相の進み量と遅れ量は同一であり、その同一の量だけ、クロック信号の位相が進んだり遅れたりする。
【0061】
また、図4に示すように、立ち上がり検出信号と立ち下がり検出信号のレベルの変化は、図3の場合と同様である。従って、図4に示すように、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのマイナス側の歪みがある場合、立ち上がり検出信号がHレベルのときPDDN信号のレベルがHレベルであり、立ち下がり検出信号がHレベルのときPDUP信号のレベルがHレベルである。
【0062】
次に、図5を参照して、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合の各信号の変化について説明する。
【0063】
この場合、図5に示すように、データ信号の立ち上がり時および立ち下がり時において、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも同一の量だけ進む。従って、データ信号の立ち上がり時および立ち下がり時には、PDUP信号のレベルがHレベルとなる。その結果、データ信号の立ち上がり時および立ち下がり時には、クロック信号の位相が進められる。
【0064】
また、図5に示すように、立ち上がり検出信号と立ち下がり検出信号のレベルの変化は、図3の場合と同様である。従って、図5に示すように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、立ち上がり検出信号がHレベルのときも、立ち下がり検出信号がHレベルのときも、PDUP信号のレベルがHレベルである。
【0065】
次に、図6を参照して、データ信号にデューティサイクルの歪がないが、データ信号の位相がクロック信号の位相より遅れている場合の各信号の変化について説明する。
【0066】
この場合、図6に示すように、データ信号の立ち上がり時および立ち下がり時において、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも同一の量だけ遅れる。従って、データ信号の立ち上がり時および立ち下がり時には、PDDN信号のレベルがHレベルとなる。その結果、データ信号の立ち上がり時および立ち下がり時には、クロック信号の位相が遅れさせられる。
【0067】
また、図6に示すように、立ち上がり検出信号と立ち下がり検出信号のレベルの変化は、図3の場合と同様である。従って、図6に示すように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、立ち上がり検出信号がHレベルのときも、立ち下がり検出信号がHレベルのときも、PDDN信号のレベルがHレベルである。
【0068】
以上のように、デューティサイクルの歪みの状態によって、立ち上がり検出信号がHレベルのとき、または、立ち下がり検出信号のレベルがHレベルのときの、PDUP信号およびPDDN信号のレベルは異なっている。
【0069】
従って、デューティサイクル歪み検出回路15は、PDUP信号およびPDDN信号と立ち上がり検出信号および立ち下がり検出信号のHレベルの組み合わせに基づいて、デューティサイクルのプラス側およびマイナス側の歪みを検出する。
【0070】
具体的には、+DCD検出回路45は、立ち上がり検出信号とPDUP信号のレベルがHレベルであることを検出(以下、立ち上がりPDUP信号検出という)したか、または、立ち下がり検出信号とPDDN信号のレベルがHレベルであることを検出(以下、立ち下がりPDDN信号検出という)した場合、デューティサイクルのプラス側の歪みを検出し、カウンタ47のカウント値を1だけインクリメントさせる。
【0071】
また、−DCD検出回路46は、立ち上がり検出信号とPDDN信号のレベルがHレベルであることを検出(以下、立ち上がりPDDN信号検出という)したか、または、立ち下がり検出信号とPDUP信号のレベルがHレベルであることを検出(以下、立ち下がりPDUP信号検出という)した場合、デューティサイクルのマイナス側の歪みを検出し、カウンタ48のカウント値を1だけインクリメントさせる。
【0072】
以上のように、+DCD検出回路45は、立ち上がりPDUP信号検出と立ち下がりPDDN信号検出の両方を行い、−DCD検出回路46は、立ち上がりPDDN検出と立ち下がりPDUP検出の両方を行うことにより、図5や図6に示したように、デューティサイクルの歪みがないが、データ信号とクロック信号の位相が一致していない場合、デューティサイクルの歪みがないことを検出することができる。
【0073】
具体的には、図5で説明したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、立ち上がり検出信号のレベルがHレベルであるときPDUP信号のレベルがHレベルになるので、+DCD検出回路45は、デューティサイクルのプラス側の歪みを検出し、カウンタ47のカウント値が1だけインクリメントされる。
【0074】
また、立ち下がり検出信号のレベルがHレベルであるときPDUP信号のレベルがHレベルになるので、−DCD検出回路46は、デューティサイクルのマイナス側の歪みを検出し、カウンタ48のカウント値が1だけインクリメントされる。
【0075】
しかしながら、調整値決定回路49において、カウンタ47のカウント値からカウンタ48のカウント値が減算されるので、ここでインクリメントされたカウンタ47のカウント値とカウンタ48のカウント値は相殺される。従って、調整値決定回路49におけるカウント減算値は、カウンタ47および48の両方においてカウント値がインクリメントされない場合、即ちデューティサイクルの歪みがないことが検出された場合と同様になる。
【0076】
また、図6で説明したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、立ち上がり検出信号のレベルがHレベルであるときPDDN信号のレベルがHレベルになるので、−DCD検出回路46は、デューティサイクルのマイナス側の歪みを検出し、カウンタ48のカウント値が1だけインクリメントされる。
【0077】
さらに、立ち下がり検出信号のレベルがHレベルであるときPDDN信号のレベルがHレベルになるので、+DCD検出回路45は、デューティサイクルのプラス側の歪みを検出し、カウンタ47のカウント値が1だけインクリメントされる。
【0078】
しかしながら、上述したように、調整値決定回路49において、カウンタ47のカウント値からカウンタ48のカウント値が減算されるので、カウント減算値は、デューティサイクルの歪みがないことが検出された場合と同様になる。
【0079】
なお、+DCD検出回路45が、立ち上がりPDUP信号検出および立ち下がりPDDN検出のどちらか一方を行うことにより、デューティサイクルのプラス側の歪みを検出し、−DCD検出回路46が、立ち上がりPDDN信号検出および立ち下がりPDUP検出のどちらか一方を行うことにより、デューティサイクルのマイナス側の歪みを検出するようにすることもできる。
【0080】
但し、図5と図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号とクロック信号の位相が一致していない場合において、デューティサイクルの歪がないことが検出されるようにする必要がある。
【0081】
従って、この場合、+DCD検出回路45と−DCD検出回路46の検出方法としては、以下の第1および第2の方法がある。
【0082】
第1の方法は、+DCD検出回路45が立ち上がりPDUP信号検出を行い、−DCD検出回路46が立ち下がりPDUP信号検出を行う方法である。この方法では、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、+DCD検出回路45でデューティサイクルのプラス側の歪みが検出される。また、−DCD検出回路46でデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルの歪がないことが検出されたことになる。
【0083】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されず、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルの歪がないことが検出されたことになる。
【0084】
第2の方法は、+DCD検出回路45が立ち下がりPDDN信号検出を行い、−DCD検出回路46が立ち上がりPDDN信号検出を行う方法である。この方法では、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されず、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルの歪がないことが検出されたことになる。
【0085】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出される。また、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルの歪みがないことが検出されたことになる。
【0086】
なお、クロックデータリカバリ回路14がロックしている場合にのみ、ディーティサイクルの歪みを検出する場合には、+DCD検出回路45と−DCD検出回路46の検出方法として、以下の第3および第4の方法も用いることができる。
【0087】
第3の方法は、+DCD検出回路45が立ち上がりPDUP信号検出を行い、−DCD検出回路46が立ち上がりPDDN信号検出を行う方法である。
【0088】
この方法では、クロックデータリカバリ回路14がロックしておらず、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出される。しかしながら、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルのプラス側の歪みが誤検出されてしまう。
【0089】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れてしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されないが、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルのマイナス側の歪みが誤検出されてしまう。
【0090】
しかしながら、クロックデータリカバリ回路14がロックしている場合、即ち、図3や図4に示した場合のように、データ信号の位相がクロック信号の位相と一致している場合には、デューティサイクルの歪みを正確に検出することができる。
【0091】
また、第4の方法は、+DCD検出回路45が立ち下がりPDDN信号検出を行い、−DCD検出回路46が立ち上がりPDUP信号検出を行う方法である。
【0092】
この方法では、クロックデータリカバリ回路14がロックしておらず、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されない。しかしながら、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルのマイナス側の歪みが誤検出されてしまう。
【0093】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れてしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されるが、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルのプラス側の歪みが誤検出されてしまう。
【0094】
しかしながら、第4の方法でも、第3の方法の場合と同様に、クロックデータリカバリ回路14がロックしている場合には、デューティサイクルの歪みを正確に検出することができる。
【0095】
なお、第3または第4の方法でデューティサイクルの歪みを検出する場合には、クロックデータリカバリ回路14がロックしているときに、+DCD検出回路45と−DCD検出回路46にイネーブル信号が入力されるように、信号処理装置10が構成される。
【0096】
次に、図7と図8を参照して、調整値決定回路49の動作について説明する。
【0097】
図7は、調整値増減テーブルの例を示している。
【0098】
図7に示すように、調整値増減テーブルでは、カウント減算値とデューティ調整値の増減値が対応付けられている。図7の例では、カウント減算値「+600〜」、「+200〜+600」、「−200〜+200」、「−600〜−200」、「〜−600」のそれぞれに、デューティ調整値の増減値「-2」、「-1」、「±0」、「+1」、「+2」が対応付けられている。
【0099】
従って、図7の調整値増減テーブルにより、カウント減算値が600以上である場合、デューティ調整値の増減値は-2に決定され、カウント減算値が200以上600未満である場合、デューティ調整値の増減値は-1に決定される。また、カウント減算値が-200以上200未満である場合、デューティ調整値の増減値は0に決定され、カウント減算値が-600以上-200未満である場合、デューティ調整値の増減値は1に決定される。さらに、カウント減算値が-600より小さい場合、デューティ調整値の増減値は2に決定される。
【0100】
例えば、カウンタ47のカウント値が500でカウンタ48のカウント値が400である場合、カウント減算値は100であり、デューティ調整値の増減値は0に決定される。その結果、デューティ調整値は変更されない。また、カウンタ47のカウント値が200でカウンタ48のカウント値が1000である場合、デューティ調整値の増減値は-800であり、デューティ調整値の増減値は2に決定される。その結果、デューティ調整値は、現在のデューティ調整値から2だけ加算した値に変更される。
【0101】
また、カウンタ47のカウント値が600でカウンタ48のカウント値が300である場合、カウント減算値は300であり、デューティ調整値の増減値は-1に決定される。その結果、デューティ調整値は、現在のデューティ調整値から1だけ減算した値に変更される。
【0102】
図7の調整値増減テーブルでは、デューティ調整値の増加値が、「+1」と「+2」の2段階で設定されるとともに、削減値が「-1」と「-2」の2段階で設定されるので、1段階で設定される場合に比べて、デューティサイクルの歪みを素早く補正することができる。
【0103】
また、調整値増減テーブルでは、デューティ調整値の増減値として「0」が設定されている、即ち、不感帯が設けられているので、データ信号におけるジッタの発生を防止することができる。
【0104】
これに対して、不感帯が設けられていない場合、デューティサイクルの歪みがない場合であっても、デューティ調整値の増減が常に発生するので、デューティ調整回路12でデューティサイクルの調整が行われる。この調整は、後述するように、立ち上がりエッジや立ち下がりエッジの遅延量を変更することにより行われるため、頻繁に行われるとジッタが発生してしまう。
【0105】
なお、調整値増減テーブルは、データ信号の状態に応じて外部から最適なものに変更されるようにしてもよい。この場合、調整値決定回路49には、保持回路だけでなく、外部装置から制御可能なインターフェース(図示せず)も設けられる。
【0106】
次に、図8のタイミングチャートを参照して、図7の調整値増減テーブルを用いたデューティ調整値の増減値の具体的な決定方法について説明する。なお、図8において、カウント値を表す線のうち、実線はカウンタ47のカウント値を表し、一点鎖線は、カウンタ48のカウント値を表している。
【0107】
図8に示すように、ある測定周期が開始されてから終了するまでの間、カウンタ47および48のカウント値はインクリメントされる。そして、ある測定周期が終了すると、調整値決定回路49は、カウンタ47のカウント値からカウンタ48のカウント値を減算してカウント減算値を求め、そのカウント減算値に対応するデューティ調整値の増減値を、調整値増減テーブルを参照して決定する。その結果、今回のデューティ調整値は、前回のデューティ調整値に、決定されたデューティ調整値の増減値を加算した値となる。また、ある測定周期が終了すると、カウンタ47および48がリセットされ、次の測定周期が開始する。
【0108】
例えば、図8において最初の測定周期が終了すると、調整値決定回路49は、カウンタ47および48のカウント値を比較し、カウント減算値として600以上の値を求める。そして、調整値決定回路49は、図7の調整値増減テーブルを参照して、デューティ調整値の増減値を-2に決定する。
【0109】
その後、調整値決定回路49は、削減値として2を表すデューティマイナス信号をデューティ調整回路12に入力する。これにより、図8において最初の測定周期のデューティ調整値は、増減値である-2と、前回の測定周期のデューティ調整値である5を加算した値、即ち3となる。また、図8において最初の測定周期が終了すると、カウンタ47および48がリセットされ、2番目の測定周期が開始する。
【0110】
図8において2番目の測定周期が開始されると、その2番目の測定周期が終了するまでの間、カウンタ47および48のカウント値がインクリメントされる。そして、図8において2番目の測定周期が終了すると、調整値決定回路49は、カウンタ47および48のカウント値を比較し、カウント減算値として、前回の測定周期より小さい200以上600未満の値を求める。そして、調整値決定回路49は、図7の調整値増減テーブルを参照して、デューティ調整値の増減値を-1に決定する。
【0111】
その後、調整値決定回路49は、削減値として1を表すデューティマイナス信号をデューティ調整回路12に入力する。これにより、図8において2番目のデューティ調整値は、増減値である-1と、最初の測定周期のデューティ調整値である3を加算した値2となる。また、図8において2番目の測定周期が終了すると、カウンタ47および48がリセットされ、3番目の測定周期が開始する。
【0112】
以上の処理が繰り返されると、カウンタ47および48のカウント値が、-200以上200未満の値となり、デューティ調整値が収束する。なお、測定周期は、時間で定義されてもよいし、データ信号のエッジ回数で定義されてもよい。
【0113】
図9は、図1のデューティ調整回路12の詳細構成例を示している。
【0114】
図9のデューティ調整回路12は、差動アンプとして機能する電源81、抵抗82および85、NMOSトランジスタ83および86、並びに電流源84と、データ信号の差動信号のコモン電圧を低下させる電流源87および88とにより構成される。
【0115】
図9において、電源81は、抵抗82を介してNMOSトランジスタ83のドレインに接続されるとともに、抵抗85を介してNMOSトランジスタ86のドレインに接続される。NMOSトランジスタ83のゲートには、データ信号の差動信号のうちの差動ポジティブ信号が差動入力ポジティブ信号として入力される。また、NMOSトランジスタ86のゲートには、データ信号の差動信号のうちの差動ネガティブ信号が差動入力ネガティブ信号として入力される。さらに、NMOSトランジスタ83および86のソースは、電流源84を介してVSS電圧源に接続される。
【0116】
また、抵抗82とNMOSトランジスタ83の間に設けられた端子Aは、電流源87の一端と接続され、電流源87の他端はVSS電圧源に接続される。電流源87には、調整値決定回路49からデューティプラス信号が入力され、電流源87は、そのデューティプラス信号に応じて電流値を設定する。端子Aで得られる信号は、データ信号の差動信号のうちの差動ネガティブ信号としてコンパレータ13に出力される。なお、以下では、コンパレータ13に出力される差動ネガティブ信号を差動出力ネガティブ信号という。
【0117】
抵抗85とNMOSトランジスタ86の間に設けられた端子Bは、電流源88の一端と接続され、電流源88の他端はVSS電圧源に接続される。電流源88には、調整値決定回路49からデューティマイナス信号が入力され、電流源88は、そのデューティマイナス信号に応じて電流値を設定する。また、端子Bで得られる信号は、差動出力ポジティブ信号としてコンパレータ13に出力される。なお、以下では、コンパレータ13に出力される差動ポジティブ信号を差動出力ポジティブ信号という。
【0118】
以上のように構成されるデューティ調整回路12では、差動入力ポジティブ信号のレベルがHレベルである場合、NMOSトランジスタ83がオンになり、電源81からの電流が、抵抗82、NMOSトランジスタ83、および電流源84を介して流れる。これにより、端子Aから出力される差動出力ネガティブ信号の電圧が降下され、差動出力ネガティブ信号のレベルはLレベルになる。また、この場合、差動入力ネガティブ信号のレベルはLレベルであるため、NMOSトランジスタ86はオフになり、電源81からの電流が抵抗85を介して流れなくなるため、端子Bから出力される差動出力ポジティブ信号のレベルはHレベルとなる。
【0119】
一方、差動出力ポジティブ信号のレベルがLレベルである場合、NMOSトランジスタ83はオフになり、電源81からの電流が抵抗82を介して流れなくなるため、端子Aから出力される差動出力ネガティブ信号のレベルはHレベルとなる。また、この場合、差動入力ネガティブ信号のレベルがHレベルとなるため、NMOSトランジスタ86がオンになり、電源81からの電流が、抵抗85、NMOSトランジスタ86、および電流源84を介して流れる。これにより、端子Bから出力される差動出力ポジティブ信号の電圧が降下され、差動出力ポジティブ信号のレベルはLレベルになる。
【0120】
また、差動出力ネガティブ信号のコモン電圧は、電流源87で設定される電流値に応じて変化し、差動出力ポジティブ信号のコモン電圧は、電流源88で設定される電流値に応じて変化する。
【0121】
このコモン電圧の変化について、図10乃至図12を参照して説明する。なお、図10乃至図12において実線は差動出力ポジティブ信号を表し、点線は差動出力ネガティブ信号を表す。
【0122】
まず、デューティ調整値の増減値が0である場合、即ち、デューティプラス信号およびデューティマイナス信号のいずれもがデューティ調整回路12に入力されない場合、電流源87および88は電流値を0μAに設定する。従って、図10に示すように、差動入力ポジティブ信号はそのまま差動出力ポジティブ信号として出力され、差動ネガティブ信号はそのまま差動出力ネガティブ信号として出力される。即ち、差動出力ポジティブ信号と差動出力ネガティブ信号のコモン電圧は変化しない。
【0123】
その結果、コンパレータ13から出力されるシングルエンドのデータ信号のレベルがHレベルであるH区間とLレベルであるL区間は、デューティ調整前後で変化しない。即ち、データ信号のデューティサイクルは変化しない。
【0124】
これに対して、デューティ調整値の増減値が-1以下の値である場合、即ち、デューティマイナス信号がデューティ調整回路12に入力された場合、電流源88は、そのデューティマイナス信号が表すデューティ調整値の削減値に対応する0より大きい電流値を設定する。具体的には、電流源88は、デューティ調整値の削減値が大きければ大きいほど、電流値が大きくなるように、電流値を段階的に設定する。
【0125】
これにより、抵抗85によってデューティ調整値の削減値に応じた大きさの電圧降下が生じ、図11に示すように、差動出力ポジティブ信号のコモン電圧が低下する。その結果、デューティ調整前に比べて、コンパレータ13から出力されるシングルエンドのデータ信号のH区間は縮小し、L区間は拡大する。即ち、データ信号のデューティサイクルは、マイナス側に調整され、これにより、デューティサイクルのプラス側の歪みが補正される。
【0126】
一方、デューティ調整値の増減値が+1以上の値である場合、即ち、デューティプラス信号がデューティ調整回路12に入力された場合、電流源87は、そのデューティプラス信号が表すデューティ調整値の増加値に対応する0より大きい電流値を設定する。具体的には、電流源88は、デューティ調整値の増加値が大きければ大きいほど、電流値が大きくなるように、電流値を段階的に設定する。
【0127】
これにより、抵抗82によってデューティ調整値の削減値に応じた大きさの電圧降下が生じ、図12に示すように、差動出力ネガティブ信号のコモン電圧が低下する。その結果、デューティ調整前に比べて、コンパレータ13から出力されるシングルエンドのデータ信号のH区間は拡大し、L区間は縮小する。即ち、データ信号のデューティサイクルは、プラス側に調整され、これにより、デューティサイクルのマイナス側の歪みが補正される。
【0128】
以上のように、電流源87および88が、デューティ調整値の増減値に応じて電流値を段階的に設定することにより、デューティサイクルの歪みの補正を段階的に行うことが可能になる。
【0129】
本明細書において、プログラム記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【0130】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【0131】
さらに、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【0132】
【図1】本発明を適用した信号処理装置の一実施の形態の構成例を示すブロック図である。
【図2】図1のクロックデータリカバリ回路の動作について説明するタイミングチャートである。
【図3】デューティサイクルのプラス側の歪みがある場合の各信号の変化について説明するタイミングチャートである。
【図4】デューティサイクルのマイナス側の歪みがある場合の各信号の変化について説明するタイミングチャートである。
【図5】データ信号にデューティサイクルの歪みがない場合の各信号の変化について説明するタイミングチャートである。
【図6】データ信号にデューティサイクルの歪みがない他の場合の各信号の変化について説明するタイミングチャートである。
【図7】調整値増減テーブルの例を示す図である。
【図8】デューティ調整値の増減値の具体的な決定方法について説明するタイミングチャートである。
【図9】図1のデューティ調整回路の詳細構成例を示すブロック図である。
【図10】デューティ調整値の増減値が0である場合のコモン電圧の変化について説明する図である。
【図11】デューティ調整値の増減値が-1以下の値である場合のコモン電圧の変化について説明する図である。
【図12】デューティ調整値の増減値が+1以上である場合のコモン電圧の変化について説明する図である。
【符号の説明】
【0133】
10 信号処理装置, 12 デューティ調整回路, 15 デューティサイクル歪み検出回路, 21 位相検出回路, 41,42 フリップフロップ回路, 43,44 AND回路, 45 +DCD検出回路, 46 −DCD検出回路, 49 調整値決定回路
【技術分野】
【0001】
本発明は、信号処理装置に関し、特に、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正することができるようにした信号処理装置に関する。
【背景技術】
【0002】
デューティサイクルの歪みのある信号が入力されたり、LSI(Large Scale Integration)内部の回路において、トランジスタのばらつきが信号のデューティサイクルを狂わせてしまったりする場合、その信号のビット誤り率は悪くなる。
【0003】
そこで、DCバランスを取るために0と1の出現確率が同一となるように符号化された、EFM(Eight to Fourteen)信号や8B10B信号などのデューティサイクルの歪みを補正する2値化回路が考案されている(例えば、特許文献1参照)。
【0004】
【特許文献1】特開平06−334496号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の2値化回路では、例えばLPF(Low Pass Filter)でEFM信号からDC信号が生成され、そのDC信号のスライスレベルがLレベルとHレベルの中央になるようにデューティ補正回路に対してフィードバックが行われることにより、EMF信号のデューティサイクルの歪みが補正される。そのため、従来の2値化回路では、0と1の出現確率が異なるDCバランスが取れていないデータ信号のデューティサイクルの歪みを補正することはできなかった。
【0006】
本発明は、このような状況に鑑みてなされたものであり、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正することができるようにするものである。
【課題を解決するための手段】
【0007】
本発明の一側面の信号処理装置は、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正する補正回路を備える。
【0008】
本発明の一側面の信号処理装置において、前記補正回路は、前記データ信号の位相の進みおよび遅れを検出する位相検出回路と、前記データ信号の立ち上がりおよび立ち下がりを検出するエッジ検出回路と、前記位相検出回路と前記エッジ検出回路の検出結果に基づいて、前記デューティサイクルの歪みを検出する歪み検出回路と、前記歪み検出回路の検出結果に基づいて、前記デューティサイクルを調整することにより、前記デューティサイクルの歪みを補正するデューティ調整回路とを備えることができる。
【0009】
本発明の一側面の信号処理装置において、前記補正回路は、前記歪み検出回路により歪みが検出された頻度に基づいて、前記デューティ調整回路による調整の度合を表すデューティ調整値の増減値を決定する調整値決定回路をさらに備え、前記デューティ調整回路は、前記デューティ調整値の増減値に基づいて、前記デューティサイクルを調整することができる。
【0010】
本発明の一側面の信号処理装置において、前記歪み検出回路は、前記デューティサイクルのプラス側およびマイナス側の歪みを検出し、前記調整値決定回路は、前記歪み検出回路により前記デューティサイクルのプラス側の歪みが検出された頻度と、前記デューティサイクルのマイナス側の歪みが検出された頻度の差分が所定の範囲内の値である場合、前記デューティ調整値の増減値をゼロに決定することができる。
【0011】
本発明の一側面の信号処理装置において、前記歪み検出回路は、前記位相検出回路による検出結果と、前記エッジ検出回路による検出結果の組み合わせに基づいて、前記デューティサイクルの歪みを検出することができる。
【0012】
本発明の一側面の信号処理装置において、前記位相検出回路は、アレクサンダ型の位相比較器であるようにすることができる。
【0013】
本発明の一側面においては、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みが補正される。
【発明の効果】
【0014】
以上のように、本発明の一側面によれば、0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正することができる。
【発明を実施するための最良の形態】
【0015】
図1は、本発明を適用した信号処理装置の一実施の形態の構成例を示している。
【0016】
図1の信号処理装置10は、アンプ11、デューティ調整回路12、コンパレータ13、クロックデータリカバリ回路14、およびデューティサイクル歪み検出回路15により構成される。
【0017】
信号処理装置10のアンプ11は、例えば、データ信号の差動信号としてのCML(current mode logic)信号やLVDS(low voltage differential signaling)信号を増幅する。デューティ調整回路12には、デューディサイクル歪み検出回路15から、デューティサイクルをプラス側に調整するためのデューティプラス信号、または、デューティサイクルをマイナス側に調整するためのデューティマイナス信号が入力される。なお、デューティサイクルのプラス側とは、デューティ比が大きくなる方向を指し、マイナス側とはデューティ比が小さくなる方向を指す。
【0018】
デューティ調整回路12は、デューティプラス信号またはデューティマイナス信号に基づいて、アンプ11で増幅されたデータ信号の差動信号のコモン電圧を調整することにより、データ信号のデューティサイクルを調整する。これにより、データ信号のデューティサイクルの歪みが補正される。デューティ調整回路12の詳細については、後述する図9を参照して説明する。
【0019】
コンパレータ13は、デューティ調整回路12でデューティサイクルの歪みが補正されたデータ信号の差動信号を、シングルエンドのデータ信号に変換する。変換後のデータ信号は、クロックデータリカバリ回路14とデューティサイクル歪み検出回路15に入力される。
【0020】
なお、ここでは、コンパレータ13でデータ信号の差動信号がシングルエンドのデータ信号に変換されるようにしたが、信号処理装置10は、データ信号の差動信号をシングルエンドのデータ信号に変換せず、後段の回路も全て差動で動作させるようにしてもよい。
【0021】
クロックデータリカバリ回路14は、位相検出回路21、チャージポンプ回路22、ループフィルタ回路23、およびVCO(Voltage Controlled Oscillator)回路により構成され、データ信号に同期したクロック信号を生成する。
【0022】
位相検出回路21は、アレクサンダ型の位相比較器であり、データ信号の位相がクロック信号の位相に対して進んでいるか遅れているかを検出する。
【0023】
具体的には、位相検出回路21は、フリップフロップ回路31乃至34、並びにEX-OR回路35および36により構成される。フリップフロップ回路31は、クロック信号を用いて、コンパレータ13から入力されたシングルエンドのデータ信号をサンプリングする。サンプリングされたデータ信号は、フリップフロップ回路32とEX-OR回路36に入力されるとともに、図示せぬ後段のブロックに入力される。
【0024】
フリップフロップ回路32は、クロック信号を用いて、フリップフロップ回路31からのデータ信号を保持し、保持しているデータ信号をEX-OR回路35に出力する。フリップフロップ回路33は、クロック信号の反転信号を用いて、コンパレータ13から入力されたシングルエンドのデータ信号をサンプリングする。
【0025】
フリップフロップ回路34は、クロック信号を用いて、フリップフロップ回路33でサンプリングされたデータ信号を保持し、保持しているデータ信号をEX-OR回路35および36に出力する。EX-OR回路35は、フリップフロップ回路32からのデータ信号と、フリップフロップ回路34からのデータ信号の排他的論理和を演算する。これにより、クロック信号の位相に対するデータ信号の位相の進みが検出される。
【0026】
EX-OR回路35による演算の結果得られる信号は、クロック信号の位相に対してデータ信号の位相が進んでいることを表すPDUP信号として、チャージポンプ回路22とデューティサイクル歪み検出回路15に入力される。このPDUP信号のレベルは、クロック信号の位相に対してデータ信号の位相が進んでいる場合にHレベルとなり、進んでいない場合にLレベルとなる。
【0027】
EX-OR回路36は、フリップフロップ回路31からのデータ信号と、フリップフロップ回路34からのデータ信号の排他的論理和を演算する。これにより、クロック信号の位相に対するデータ信号の位相の遅れが検出される。EX-OR回路36による演算の結果得られる信号は、クロック信号の位相に対してデータ信号の位相が遅れていることを表すPDDN信号として、チャージポンプ回路22とデューティサイクル歪み検出回路15に入力される。
【0028】
このPDDN信号のレベルは、クロック信号の位相に対してデータ信号の位相が遅れている場合にHレベルとなり、遅れていない場合にLレベルとなる。
【0029】
なお、クロックデータリカバリ回路14の位相検出回路21としては、アレクサンダ型の位相比較器以外の位相比較器を用いることもできるが、アレクサンダ型の位相比較器では、位相結果がアナログ位相比較器のように細かいパルスで出力されず、クロック信号のパルスで出力されるので、信号処理装置10の設計が容易である。
【0030】
チャージポンプ回路22は、EX-OR回路35からのPDUP信号とEX-OR回路36からのPDDN信号に応じて、ループフィルタ回路23に対して電流を流し込んだり(source)、ループフィルタ回路23から電流を引いたり(sink)する。具体的には、例えば、チャージポンプ回路22は、PDUP信号のレベルがHレベルである場合、ループフィルタ回路23に対して電流を流し込み、PDDN信号のレベルがHレベルである場合、ループフィルタ回路23から電流を引く。
【0031】
ループフィルタ回路23は、ループ制御を安定にするための回路であり、チャージポンプ回路22により変更される電圧の高域成分を削除し、VCO回路24に入力する。VCO回路24は、ループフィルタ回路23からのDC電圧に対応する周波数のクロック信号を発生する。従って、例えば、DC電圧が上昇した場合、クロック信号の周波数は高くなり、DC電圧が下降した場合、クロック信号の周波数は低くなる。
【0032】
以上のように、クロックデータリカバリ回路14は、クロック信号の位相に対するデータ信号の位相の進みおよび遅れを検出し、その検出結果に応じてクロック信号の周波数を変化させるので、データ信号に同期したクロック信号を生成することができる。このクロック信号は、フリップフロップ回路31乃至34、並びに、後述するデューティサイクル歪み検出回路15のフリップフロップ回路41および42に入力されて用いられる。
【0033】
デューティサイクル歪み検出回路15は、フリップフロップ回路41および42、AND回路43および44、+DCD検出回路45、−DCD検出回路46、カウンタ47および48、並びに調整値決定回路49により構成され、データ信号のデューティサイクルの歪みを検出する。
【0034】
具体的には、フリップフロップ回路41および42並びにAND回路43および44(エッジ検出回路)は、データ信号の立ち上がりおよび立下りを検出する。詳細には、フリップフロップ回路41は、クロック信号を用いてコンパレータ13から入力されるシングルエンドのデータ信号をサンプリングし、出力する。フリップフロップ回路42は、クロック信号を用いて、フリップフロップ回路41からのデータ信号を保持し、保持しているデータ信号を出力する。
【0035】
AND回路43には、フリップフロップ回路41から出力されるデータ信号が入力されるとともに、フリップフロップ回路42から出力されるデータ信号が反転されて入力される。AND回路43は、フリップフロップ回路41からのデータ信号と、フリップフロップ回路42からのデータ信号の反転信号との論理積を演算する。これにより、データ信号の立ち上がりが検出される。
【0036】
AND回路43による演算の結果得られる信号は、データ信号の立ち上がりを表す立ち上がり検出信号として、+DCD検出回路45と−DCD検出回路46に入力される。この立ち上がり検出信号のレベルは、データ信号が立ち上がった場合にはHレベルとなり、立ち上がっていない場合にはLレベルとなる。
【0037】
AND回路44には、フリップフロップ回路41から出力されるデータ信号が反転されて入力されるとともに、フリップフロップ回路42から出力されるデータ信号が入力される。AND回路43は、フリップフロップ回路41からのデータ信号の反転信号と、フリップフロップ回路42からのデータ信号との論理積を演算する。これにより、データ信号の立ち下がりが検出される。
【0038】
AND回路44による演算の結果得られる信号は、データ信号の立ち下がりを表す立ち下がり検出信号として、+DCD検出回路45と−DCD検出回路46に入力される。この立ち下がり検出信号のレベルは、データ信号が立ち下がった場合にはHレベルとなり、立ち下がっていない場合にはLレベルとなる。
【0039】
+DCD検出回路45(歪み検出回路)は、クロックデータリカバリ回路14のEX-OR回路35から入力されるPDUP信号およびEX-OR回路36から入力されるPDDN信号、並びに、AND回路43から入力される立ち上がり検出信号およびAND回路44から入力される立ち下がり検出信号に基づいて、デューティサイクルのプラス側の歪みを検出する。そして、+DCD検出回路45は、デューティサイクルのプラス側の歪みの検出を表すプラス歪み検出信号をカウンタ47に入力する。
【0040】
−DCD検出回路46(歪み検出回路)は、クロックデータリカバリ回路14のEX-OR回路35から入力されるPDUP信号およびEX-OR回路36から入力されるPDDN信号、並びに、AND回路43から入力される立ち上がり検出信号およびAND回路44から入力される立ち下がり検出信号に基づいて、デューティサイクルのマイナス側の歪みを検出する。そして、−DCD検出回路45は、デューティサイクルのマイナス側の歪みの検出を表すマイナス歪み検出信号をカウンタ48に入力する。
【0041】
カウンタ47は、プラス歪み検出信号に応じてカウント値をインクリメントする。従って、カウンタ47のカウント値は、デューティサイクルのプラス側の歪みが検出された頻度を表している。また、カウンタ47は、カウント値を調整値決定回路49に入力する。
【0042】
カウンタ48は、マイナス歪み検出信号に応じてカウント値をインクリメントする。従って、カウンタ48のカウント値は、デューティサイクルのマイナス側の歪みが検出された頻度を表している。また、カウンタ48は、カウント値を調整値決定回路49に入力する。
【0043】
調整値決定回路49は、所定の測定周期ごとにカウンタ47のカウント値からカウンタ48のカウント値を減算してカウント減算値を得る。また、調整値決定回路49は、保持回路(図示せず)を有しており、その保持回路には、カウント減算値と、デューティ調整値の増減値とを対応付けたテーブル(以下、調整値増減テーブルという)が保持されている。なお、デューティ調整値とは、デューティ調整回路12での調整の度合を表す値である。
【0044】
調整値決定回路49は、調整値増減テーブルを参照して、所定の周期ごとに得られた減算値に対応するデューティ調整値の増減値を決定する。また、調整値決定回路49は、そのデューティ調整値の増減値に応じて、デューティ調整値の増加値を表すデューティプラス信号、または、デューティ調整値の削減値を表すデューティマイナス信号を、デューティ調整回路12にフィードバックする。
【0045】
以上のように、信号処理装置10は、クロック信号の位相に対するデータ信号の位相の進みと遅れを検出するとともに、データ信号の立ち上がりと立ち下がりを検出するので、データ信号の立ち上がり時および立ち下がり時の位相の状態により、データ信号の0と1の出現確率が異なる場合であっても、デューティサイクルの歪みを検出し、補正することができる。
【0046】
その結果、信号処理装置10では、例えば、トランジスタの特性のばらつきによって発生するデューティサイクルの歪みが補正されるため、トランジスタのばらつきを考慮せずに信号処理装置10を設計することができる。
【0047】
なお、信号処理装置10は、例えば、数GBpsの高速のデータ信号を伝送する高速ギガビット伝送システムに、データ信号を受信する受信装置として搭載することができる。この場合、信号処理装置10は、送信装置から、例えば、同軸ケーブルや、プリント基板上のストリップラインなどの伝送路を介して送信されてくるデータ信号を受信する。そして、信号処理装置10は、そのデータ信号のデューティサイクルの歪みを補正する。
【0048】
これにより、データ信号のビット誤り率やアイパターンが改善される。その結果、転送レートを向上させることができる。また、信号処理装置10では、伝送路で発生したデューティサイクルの歪みを補正することができるため、伝送路の距離を延ばすことができる。
【0049】
次に、図2のタイミングチャートを参照して、クロックデータリカバリ回路14の動作について説明する。
【0050】
データ信号(DATA)のサンプリングポイントがクロック信号(CLOCK)の立ち上がりである場合、クロックデータリカバリ回路14は、図2に示すように、データ信号のセットアップタイムとホールドタイムを最大にするように動作する。
【0051】
具体的には、クロック信号の位相に対してデータ信号の位相が進んでいる場合、位相検出回路21によりHレベルのPDUP信号が出力され、その結果、VCO回路24で生成されるクロック信号の周波数が高くなり、クロック信号の位相が進む。一方、クロック信号の位相に対してデータ信号の位相が遅れている場合、位相検出回路21によりHレベルのPDDN信号が出力され、その結果、VCO回路24で生成されるクロック信号の周波数が低くなり、クロック信号の位相が遅れる。
【0052】
以上のようにして、クロックデータリカバリ回路14では、データ信号のセットアップタイムとホールドタイムが最大化される。即ち、クロックデータリカバリ回路14では、データ信号に同期したクロック信号が生成される。
【0053】
次に、図3乃至図6のタイミングチャートを参照して、デューティサイクル歪み検出回路15の検出動作について説明する。なお、図3乃至図6では、説明の便宜上、デューティサイクルの歪みがなく、データ信号がクロック信号と同期している場合のデータ信号を点線で表している。
【0054】
まず、図3を参照して、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのプラス側の歪みがある場合の各信号の変化について説明する。
【0055】
この場合、図3に示すように、データ信号の立ち上がり時には、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも進み、データ信号の立ち下がり時には、データ信号のエッジの位相がクロック信号のエッジの位相よりも遅れる。従って、データ信号の立ち上がり時には、PDUP信号のレベルがHレベルとなり、データ信号の立ち下がり時には、PDDN信号のレベルがHレベルとなる。
【0056】
その結果、データ信号の立ち上がり時には、クロック信号の位相が進められ、データ信号の立ち下がり時には、クロック信号の位相が遅れさせられる。これにより、データ信号のセットアップタイムとホールドタイムが最大化される。なお、図3の例では、データ信号のエッジの位相の進み量と遅れ量は同一であり、その同一の量だけ、クロック信号の位相が進んだり遅れたりする。
【0057】
また、図3に示すように、データ信号の立ち上がり時において、立ち上がり検出信号のレベルがHレベルとなり、データ信号の立ち下がり時において、立ち下がり検出信号のレベルがHレベルとなる。
【0058】
従って、図3に示すように、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのプラス側の歪みがある場合、立ち上がり検出信号がHレベルのときPDUP信号のレベルがHレベルであり、立ち下がり検出信号がHレベルのときPDDN信号のレベルがHレベルである。
【0059】
次に、図4を参照して、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのマイナス側の歪みがある場合の各信号の変化について説明する。
【0060】
この場合、図4に示すように、データ信号の立ち上がり時には、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも遅れ、データ信号の立ち下がり時には、データ信号のエッジの位相がクロック信号のエッジの位相よりも進む。従って、データ信号の立ち上がり時には、PDDN信号のレベルがHレベルとなり、データ信号の立ち下がり時には、PDUP信号のレベルがHレベルとなる。その結果、データ信号の立ち上がり時には、クロック信号の位相が遅れさせられ、データ信号の立ち下がり時には、クロック信号の位相が進められる。なお、図4の例でも、データ信号のエッジの位相の進み量と遅れ量は同一であり、その同一の量だけ、クロック信号の位相が進んだり遅れたりする。
【0061】
また、図4に示すように、立ち上がり検出信号と立ち下がり検出信号のレベルの変化は、図3の場合と同様である。従って、図4に示すように、データ信号の位相とクロック信号の位相が一致しているが、データ信号にデューティサイクルのマイナス側の歪みがある場合、立ち上がり検出信号がHレベルのときPDDN信号のレベルがHレベルであり、立ち下がり検出信号がHレベルのときPDUP信号のレベルがHレベルである。
【0062】
次に、図5を参照して、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合の各信号の変化について説明する。
【0063】
この場合、図5に示すように、データ信号の立ち上がり時および立ち下がり時において、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも同一の量だけ進む。従って、データ信号の立ち上がり時および立ち下がり時には、PDUP信号のレベルがHレベルとなる。その結果、データ信号の立ち上がり時および立ち下がり時には、クロック信号の位相が進められる。
【0064】
また、図5に示すように、立ち上がり検出信号と立ち下がり検出信号のレベルの変化は、図3の場合と同様である。従って、図5に示すように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、立ち上がり検出信号がHレベルのときも、立ち下がり検出信号がHレベルのときも、PDUP信号のレベルがHレベルである。
【0065】
次に、図6を参照して、データ信号にデューティサイクルの歪がないが、データ信号の位相がクロック信号の位相より遅れている場合の各信号の変化について説明する。
【0066】
この場合、図6に示すように、データ信号の立ち上がり時および立ち下がり時において、データ信号のエッジの位相(Data位相)がクロック信号のエッジの位相よりも同一の量だけ遅れる。従って、データ信号の立ち上がり時および立ち下がり時には、PDDN信号のレベルがHレベルとなる。その結果、データ信号の立ち上がり時および立ち下がり時には、クロック信号の位相が遅れさせられる。
【0067】
また、図6に示すように、立ち上がり検出信号と立ち下がり検出信号のレベルの変化は、図3の場合と同様である。従って、図6に示すように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、立ち上がり検出信号がHレベルのときも、立ち下がり検出信号がHレベルのときも、PDDN信号のレベルがHレベルである。
【0068】
以上のように、デューティサイクルの歪みの状態によって、立ち上がり検出信号がHレベルのとき、または、立ち下がり検出信号のレベルがHレベルのときの、PDUP信号およびPDDN信号のレベルは異なっている。
【0069】
従って、デューティサイクル歪み検出回路15は、PDUP信号およびPDDN信号と立ち上がり検出信号および立ち下がり検出信号のHレベルの組み合わせに基づいて、デューティサイクルのプラス側およびマイナス側の歪みを検出する。
【0070】
具体的には、+DCD検出回路45は、立ち上がり検出信号とPDUP信号のレベルがHレベルであることを検出(以下、立ち上がりPDUP信号検出という)したか、または、立ち下がり検出信号とPDDN信号のレベルがHレベルであることを検出(以下、立ち下がりPDDN信号検出という)した場合、デューティサイクルのプラス側の歪みを検出し、カウンタ47のカウント値を1だけインクリメントさせる。
【0071】
また、−DCD検出回路46は、立ち上がり検出信号とPDDN信号のレベルがHレベルであることを検出(以下、立ち上がりPDDN信号検出という)したか、または、立ち下がり検出信号とPDUP信号のレベルがHレベルであることを検出(以下、立ち下がりPDUP信号検出という)した場合、デューティサイクルのマイナス側の歪みを検出し、カウンタ48のカウント値を1だけインクリメントさせる。
【0072】
以上のように、+DCD検出回路45は、立ち上がりPDUP信号検出と立ち下がりPDDN信号検出の両方を行い、−DCD検出回路46は、立ち上がりPDDN検出と立ち下がりPDUP検出の両方を行うことにより、図5や図6に示したように、デューティサイクルの歪みがないが、データ信号とクロック信号の位相が一致していない場合、デューティサイクルの歪みがないことを検出することができる。
【0073】
具体的には、図5で説明したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、立ち上がり検出信号のレベルがHレベルであるときPDUP信号のレベルがHレベルになるので、+DCD検出回路45は、デューティサイクルのプラス側の歪みを検出し、カウンタ47のカウント値が1だけインクリメントされる。
【0074】
また、立ち下がり検出信号のレベルがHレベルであるときPDUP信号のレベルがHレベルになるので、−DCD検出回路46は、デューティサイクルのマイナス側の歪みを検出し、カウンタ48のカウント値が1だけインクリメントされる。
【0075】
しかしながら、調整値決定回路49において、カウンタ47のカウント値からカウンタ48のカウント値が減算されるので、ここでインクリメントされたカウンタ47のカウント値とカウンタ48のカウント値は相殺される。従って、調整値決定回路49におけるカウント減算値は、カウンタ47および48の両方においてカウント値がインクリメントされない場合、即ちデューティサイクルの歪みがないことが検出された場合と同様になる。
【0076】
また、図6で説明したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、立ち上がり検出信号のレベルがHレベルであるときPDDN信号のレベルがHレベルになるので、−DCD検出回路46は、デューティサイクルのマイナス側の歪みを検出し、カウンタ48のカウント値が1だけインクリメントされる。
【0077】
さらに、立ち下がり検出信号のレベルがHレベルであるときPDDN信号のレベルがHレベルになるので、+DCD検出回路45は、デューティサイクルのプラス側の歪みを検出し、カウンタ47のカウント値が1だけインクリメントされる。
【0078】
しかしながら、上述したように、調整値決定回路49において、カウンタ47のカウント値からカウンタ48のカウント値が減算されるので、カウント減算値は、デューティサイクルの歪みがないことが検出された場合と同様になる。
【0079】
なお、+DCD検出回路45が、立ち上がりPDUP信号検出および立ち下がりPDDN検出のどちらか一方を行うことにより、デューティサイクルのプラス側の歪みを検出し、−DCD検出回路46が、立ち上がりPDDN信号検出および立ち下がりPDUP検出のどちらか一方を行うことにより、デューティサイクルのマイナス側の歪みを検出するようにすることもできる。
【0080】
但し、図5と図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号とクロック信号の位相が一致していない場合において、デューティサイクルの歪がないことが検出されるようにする必要がある。
【0081】
従って、この場合、+DCD検出回路45と−DCD検出回路46の検出方法としては、以下の第1および第2の方法がある。
【0082】
第1の方法は、+DCD検出回路45が立ち上がりPDUP信号検出を行い、−DCD検出回路46が立ち下がりPDUP信号検出を行う方法である。この方法では、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、+DCD検出回路45でデューティサイクルのプラス側の歪みが検出される。また、−DCD検出回路46でデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルの歪がないことが検出されたことになる。
【0083】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されず、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルの歪がないことが検出されたことになる。
【0084】
第2の方法は、+DCD検出回路45が立ち下がりPDDN信号検出を行い、−DCD検出回路46が立ち上がりPDDN信号検出を行う方法である。この方法では、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでいる場合、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されず、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルの歪がないことが検出されたことになる。
【0085】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れている場合、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出される。また、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルの歪みがないことが検出されたことになる。
【0086】
なお、クロックデータリカバリ回路14がロックしている場合にのみ、ディーティサイクルの歪みを検出する場合には、+DCD検出回路45と−DCD検出回路46の検出方法として、以下の第3および第4の方法も用いることができる。
【0087】
第3の方法は、+DCD検出回路45が立ち上がりPDUP信号検出を行い、−DCD検出回路46が立ち上がりPDDN信号検出を行う方法である。
【0088】
この方法では、クロックデータリカバリ回路14がロックしておらず、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出される。しかしながら、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルのプラス側の歪みが誤検出されてしまう。
【0089】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れてしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されないが、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルのマイナス側の歪みが誤検出されてしまう。
【0090】
しかしながら、クロックデータリカバリ回路14がロックしている場合、即ち、図3や図4に示した場合のように、データ信号の位相がクロック信号の位相と一致している場合には、デューティサイクルの歪みを正確に検出することができる。
【0091】
また、第4の方法は、+DCD検出回路45が立ち下がりPDDN信号検出を行い、−DCD検出回路46が立ち上がりPDUP信号検出を行う方法である。
【0092】
この方法では、クロックデータリカバリ回路14がロックしておらず、図5に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より進んでしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されない。しかしながら、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出される。従って、ディーティサイクルのマイナス側の歪みが誤検出されてしまう。
【0093】
また、図6に示したように、データ信号にデューティサイクルの歪みがないが、データ信号の位相がクロック信号の位相より遅れてしまうと、+DCD検出回路45ではデューティサイクルのプラス側の歪みが検出されるが、−DCD検出回路46ではデューティサイクルのマイナス側の歪みが検出されない。従って、ディーティサイクルのプラス側の歪みが誤検出されてしまう。
【0094】
しかしながら、第4の方法でも、第3の方法の場合と同様に、クロックデータリカバリ回路14がロックしている場合には、デューティサイクルの歪みを正確に検出することができる。
【0095】
なお、第3または第4の方法でデューティサイクルの歪みを検出する場合には、クロックデータリカバリ回路14がロックしているときに、+DCD検出回路45と−DCD検出回路46にイネーブル信号が入力されるように、信号処理装置10が構成される。
【0096】
次に、図7と図8を参照して、調整値決定回路49の動作について説明する。
【0097】
図7は、調整値増減テーブルの例を示している。
【0098】
図7に示すように、調整値増減テーブルでは、カウント減算値とデューティ調整値の増減値が対応付けられている。図7の例では、カウント減算値「+600〜」、「+200〜+600」、「−200〜+200」、「−600〜−200」、「〜−600」のそれぞれに、デューティ調整値の増減値「-2」、「-1」、「±0」、「+1」、「+2」が対応付けられている。
【0099】
従って、図7の調整値増減テーブルにより、カウント減算値が600以上である場合、デューティ調整値の増減値は-2に決定され、カウント減算値が200以上600未満である場合、デューティ調整値の増減値は-1に決定される。また、カウント減算値が-200以上200未満である場合、デューティ調整値の増減値は0に決定され、カウント減算値が-600以上-200未満である場合、デューティ調整値の増減値は1に決定される。さらに、カウント減算値が-600より小さい場合、デューティ調整値の増減値は2に決定される。
【0100】
例えば、カウンタ47のカウント値が500でカウンタ48のカウント値が400である場合、カウント減算値は100であり、デューティ調整値の増減値は0に決定される。その結果、デューティ調整値は変更されない。また、カウンタ47のカウント値が200でカウンタ48のカウント値が1000である場合、デューティ調整値の増減値は-800であり、デューティ調整値の増減値は2に決定される。その結果、デューティ調整値は、現在のデューティ調整値から2だけ加算した値に変更される。
【0101】
また、カウンタ47のカウント値が600でカウンタ48のカウント値が300である場合、カウント減算値は300であり、デューティ調整値の増減値は-1に決定される。その結果、デューティ調整値は、現在のデューティ調整値から1だけ減算した値に変更される。
【0102】
図7の調整値増減テーブルでは、デューティ調整値の増加値が、「+1」と「+2」の2段階で設定されるとともに、削減値が「-1」と「-2」の2段階で設定されるので、1段階で設定される場合に比べて、デューティサイクルの歪みを素早く補正することができる。
【0103】
また、調整値増減テーブルでは、デューティ調整値の増減値として「0」が設定されている、即ち、不感帯が設けられているので、データ信号におけるジッタの発生を防止することができる。
【0104】
これに対して、不感帯が設けられていない場合、デューティサイクルの歪みがない場合であっても、デューティ調整値の増減が常に発生するので、デューティ調整回路12でデューティサイクルの調整が行われる。この調整は、後述するように、立ち上がりエッジや立ち下がりエッジの遅延量を変更することにより行われるため、頻繁に行われるとジッタが発生してしまう。
【0105】
なお、調整値増減テーブルは、データ信号の状態に応じて外部から最適なものに変更されるようにしてもよい。この場合、調整値決定回路49には、保持回路だけでなく、外部装置から制御可能なインターフェース(図示せず)も設けられる。
【0106】
次に、図8のタイミングチャートを参照して、図7の調整値増減テーブルを用いたデューティ調整値の増減値の具体的な決定方法について説明する。なお、図8において、カウント値を表す線のうち、実線はカウンタ47のカウント値を表し、一点鎖線は、カウンタ48のカウント値を表している。
【0107】
図8に示すように、ある測定周期が開始されてから終了するまでの間、カウンタ47および48のカウント値はインクリメントされる。そして、ある測定周期が終了すると、調整値決定回路49は、カウンタ47のカウント値からカウンタ48のカウント値を減算してカウント減算値を求め、そのカウント減算値に対応するデューティ調整値の増減値を、調整値増減テーブルを参照して決定する。その結果、今回のデューティ調整値は、前回のデューティ調整値に、決定されたデューティ調整値の増減値を加算した値となる。また、ある測定周期が終了すると、カウンタ47および48がリセットされ、次の測定周期が開始する。
【0108】
例えば、図8において最初の測定周期が終了すると、調整値決定回路49は、カウンタ47および48のカウント値を比較し、カウント減算値として600以上の値を求める。そして、調整値決定回路49は、図7の調整値増減テーブルを参照して、デューティ調整値の増減値を-2に決定する。
【0109】
その後、調整値決定回路49は、削減値として2を表すデューティマイナス信号をデューティ調整回路12に入力する。これにより、図8において最初の測定周期のデューティ調整値は、増減値である-2と、前回の測定周期のデューティ調整値である5を加算した値、即ち3となる。また、図8において最初の測定周期が終了すると、カウンタ47および48がリセットされ、2番目の測定周期が開始する。
【0110】
図8において2番目の測定周期が開始されると、その2番目の測定周期が終了するまでの間、カウンタ47および48のカウント値がインクリメントされる。そして、図8において2番目の測定周期が終了すると、調整値決定回路49は、カウンタ47および48のカウント値を比較し、カウント減算値として、前回の測定周期より小さい200以上600未満の値を求める。そして、調整値決定回路49は、図7の調整値増減テーブルを参照して、デューティ調整値の増減値を-1に決定する。
【0111】
その後、調整値決定回路49は、削減値として1を表すデューティマイナス信号をデューティ調整回路12に入力する。これにより、図8において2番目のデューティ調整値は、増減値である-1と、最初の測定周期のデューティ調整値である3を加算した値2となる。また、図8において2番目の測定周期が終了すると、カウンタ47および48がリセットされ、3番目の測定周期が開始する。
【0112】
以上の処理が繰り返されると、カウンタ47および48のカウント値が、-200以上200未満の値となり、デューティ調整値が収束する。なお、測定周期は、時間で定義されてもよいし、データ信号のエッジ回数で定義されてもよい。
【0113】
図9は、図1のデューティ調整回路12の詳細構成例を示している。
【0114】
図9のデューティ調整回路12は、差動アンプとして機能する電源81、抵抗82および85、NMOSトランジスタ83および86、並びに電流源84と、データ信号の差動信号のコモン電圧を低下させる電流源87および88とにより構成される。
【0115】
図9において、電源81は、抵抗82を介してNMOSトランジスタ83のドレインに接続されるとともに、抵抗85を介してNMOSトランジスタ86のドレインに接続される。NMOSトランジスタ83のゲートには、データ信号の差動信号のうちの差動ポジティブ信号が差動入力ポジティブ信号として入力される。また、NMOSトランジスタ86のゲートには、データ信号の差動信号のうちの差動ネガティブ信号が差動入力ネガティブ信号として入力される。さらに、NMOSトランジスタ83および86のソースは、電流源84を介してVSS電圧源に接続される。
【0116】
また、抵抗82とNMOSトランジスタ83の間に設けられた端子Aは、電流源87の一端と接続され、電流源87の他端はVSS電圧源に接続される。電流源87には、調整値決定回路49からデューティプラス信号が入力され、電流源87は、そのデューティプラス信号に応じて電流値を設定する。端子Aで得られる信号は、データ信号の差動信号のうちの差動ネガティブ信号としてコンパレータ13に出力される。なお、以下では、コンパレータ13に出力される差動ネガティブ信号を差動出力ネガティブ信号という。
【0117】
抵抗85とNMOSトランジスタ86の間に設けられた端子Bは、電流源88の一端と接続され、電流源88の他端はVSS電圧源に接続される。電流源88には、調整値決定回路49からデューティマイナス信号が入力され、電流源88は、そのデューティマイナス信号に応じて電流値を設定する。また、端子Bで得られる信号は、差動出力ポジティブ信号としてコンパレータ13に出力される。なお、以下では、コンパレータ13に出力される差動ポジティブ信号を差動出力ポジティブ信号という。
【0118】
以上のように構成されるデューティ調整回路12では、差動入力ポジティブ信号のレベルがHレベルである場合、NMOSトランジスタ83がオンになり、電源81からの電流が、抵抗82、NMOSトランジスタ83、および電流源84を介して流れる。これにより、端子Aから出力される差動出力ネガティブ信号の電圧が降下され、差動出力ネガティブ信号のレベルはLレベルになる。また、この場合、差動入力ネガティブ信号のレベルはLレベルであるため、NMOSトランジスタ86はオフになり、電源81からの電流が抵抗85を介して流れなくなるため、端子Bから出力される差動出力ポジティブ信号のレベルはHレベルとなる。
【0119】
一方、差動出力ポジティブ信号のレベルがLレベルである場合、NMOSトランジスタ83はオフになり、電源81からの電流が抵抗82を介して流れなくなるため、端子Aから出力される差動出力ネガティブ信号のレベルはHレベルとなる。また、この場合、差動入力ネガティブ信号のレベルがHレベルとなるため、NMOSトランジスタ86がオンになり、電源81からの電流が、抵抗85、NMOSトランジスタ86、および電流源84を介して流れる。これにより、端子Bから出力される差動出力ポジティブ信号の電圧が降下され、差動出力ポジティブ信号のレベルはLレベルになる。
【0120】
また、差動出力ネガティブ信号のコモン電圧は、電流源87で設定される電流値に応じて変化し、差動出力ポジティブ信号のコモン電圧は、電流源88で設定される電流値に応じて変化する。
【0121】
このコモン電圧の変化について、図10乃至図12を参照して説明する。なお、図10乃至図12において実線は差動出力ポジティブ信号を表し、点線は差動出力ネガティブ信号を表す。
【0122】
まず、デューティ調整値の増減値が0である場合、即ち、デューティプラス信号およびデューティマイナス信号のいずれもがデューティ調整回路12に入力されない場合、電流源87および88は電流値を0μAに設定する。従って、図10に示すように、差動入力ポジティブ信号はそのまま差動出力ポジティブ信号として出力され、差動ネガティブ信号はそのまま差動出力ネガティブ信号として出力される。即ち、差動出力ポジティブ信号と差動出力ネガティブ信号のコモン電圧は変化しない。
【0123】
その結果、コンパレータ13から出力されるシングルエンドのデータ信号のレベルがHレベルであるH区間とLレベルであるL区間は、デューティ調整前後で変化しない。即ち、データ信号のデューティサイクルは変化しない。
【0124】
これに対して、デューティ調整値の増減値が-1以下の値である場合、即ち、デューティマイナス信号がデューティ調整回路12に入力された場合、電流源88は、そのデューティマイナス信号が表すデューティ調整値の削減値に対応する0より大きい電流値を設定する。具体的には、電流源88は、デューティ調整値の削減値が大きければ大きいほど、電流値が大きくなるように、電流値を段階的に設定する。
【0125】
これにより、抵抗85によってデューティ調整値の削減値に応じた大きさの電圧降下が生じ、図11に示すように、差動出力ポジティブ信号のコモン電圧が低下する。その結果、デューティ調整前に比べて、コンパレータ13から出力されるシングルエンドのデータ信号のH区間は縮小し、L区間は拡大する。即ち、データ信号のデューティサイクルは、マイナス側に調整され、これにより、デューティサイクルのプラス側の歪みが補正される。
【0126】
一方、デューティ調整値の増減値が+1以上の値である場合、即ち、デューティプラス信号がデューティ調整回路12に入力された場合、電流源87は、そのデューティプラス信号が表すデューティ調整値の増加値に対応する0より大きい電流値を設定する。具体的には、電流源88は、デューティ調整値の増加値が大きければ大きいほど、電流値が大きくなるように、電流値を段階的に設定する。
【0127】
これにより、抵抗82によってデューティ調整値の削減値に応じた大きさの電圧降下が生じ、図12に示すように、差動出力ネガティブ信号のコモン電圧が低下する。その結果、デューティ調整前に比べて、コンパレータ13から出力されるシングルエンドのデータ信号のH区間は拡大し、L区間は縮小する。即ち、データ信号のデューティサイクルは、プラス側に調整され、これにより、デューティサイクルのマイナス側の歪みが補正される。
【0128】
以上のように、電流源87および88が、デューティ調整値の増減値に応じて電流値を段階的に設定することにより、デューティサイクルの歪みの補正を段階的に行うことが可能になる。
【0129】
本明細書において、プログラム記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【0130】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【0131】
さらに、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【0132】
【図1】本発明を適用した信号処理装置の一実施の形態の構成例を示すブロック図である。
【図2】図1のクロックデータリカバリ回路の動作について説明するタイミングチャートである。
【図3】デューティサイクルのプラス側の歪みがある場合の各信号の変化について説明するタイミングチャートである。
【図4】デューティサイクルのマイナス側の歪みがある場合の各信号の変化について説明するタイミングチャートである。
【図5】データ信号にデューティサイクルの歪みがない場合の各信号の変化について説明するタイミングチャートである。
【図6】データ信号にデューティサイクルの歪みがない他の場合の各信号の変化について説明するタイミングチャートである。
【図7】調整値増減テーブルの例を示す図である。
【図8】デューティ調整値の増減値の具体的な決定方法について説明するタイミングチャートである。
【図9】図1のデューティ調整回路の詳細構成例を示すブロック図である。
【図10】デューティ調整値の増減値が0である場合のコモン電圧の変化について説明する図である。
【図11】デューティ調整値の増減値が-1以下の値である場合のコモン電圧の変化について説明する図である。
【図12】デューティ調整値の増減値が+1以上である場合のコモン電圧の変化について説明する図である。
【符号の説明】
【0133】
10 信号処理装置, 12 デューティ調整回路, 15 デューティサイクル歪み検出回路, 21 位相検出回路, 41,42 フリップフロップ回路, 43,44 AND回路, 45 +DCD検出回路, 46 −DCD検出回路, 49 調整値決定回路
【特許請求の範囲】
【請求項1】
0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正する補正回路
を備える信号処理装置。
【請求項2】
前記補正回路は、
前記データ信号の位相の進みおよび遅れを検出する位相検出回路と、
前記データ信号の立ち上がりおよび立ち下がりを検出するエッジ検出回路と、
前記位相検出回路と前記エッジ検出回路の検出結果に基づいて、前記デューティサイクルの歪みを検出する歪み検出回路と、
前記歪み検出回路の検出結果に基づいて、前記デューティサイクルを調整することにより、前記デューティサイクルの歪みを補正するデューティ調整回路と
を備える
請求項1に記載の信号処理装置。
【請求項3】
前記補正回路は、
前記歪み検出回路により歪みが検出された頻度に基づいて、前記デューティ調整回路による調整の度合を表すデューティ調整値の増減値を決定する調整値決定回路
をさらに備え、
前記デューティ調整回路は、前記デューティ調整値の増減値に基づいて、前記デューティサイクルを調整する
請求項2に記載の信号処理装置。
【請求項4】
前記歪み検出回路は、前記デューティサイクルのプラス側およびマイナス側の歪みを検出し、
前記調整値決定回路は、前記歪み検出回路により前記デューティサイクルのプラス側の歪みが検出された頻度と、前記デューティサイクルのマイナス側の歪みが検出された頻度の差分が所定の範囲内の値である場合、前記デューティ調整値の増減値をゼロに決定する
請求項3に記載の信号処理装置。
【請求項5】
前記歪み検出回路は、前記位相検出回路による検出結果と、前記エッジ検出回路による検出結果の組み合わせに基づいて、前記デューティサイクルの歪みを検出する
請求項2に記載の信号処理装置。
【請求項6】
前記位相検出回路は、アレクサンダ型の位相比較器である
請求項2に記載の信号処理装置。
【請求項1】
0と1の出現確率が異なるデータ信号のデューティサイクルの歪みを補正する補正回路
を備える信号処理装置。
【請求項2】
前記補正回路は、
前記データ信号の位相の進みおよび遅れを検出する位相検出回路と、
前記データ信号の立ち上がりおよび立ち下がりを検出するエッジ検出回路と、
前記位相検出回路と前記エッジ検出回路の検出結果に基づいて、前記デューティサイクルの歪みを検出する歪み検出回路と、
前記歪み検出回路の検出結果に基づいて、前記デューティサイクルを調整することにより、前記デューティサイクルの歪みを補正するデューティ調整回路と
を備える
請求項1に記載の信号処理装置。
【請求項3】
前記補正回路は、
前記歪み検出回路により歪みが検出された頻度に基づいて、前記デューティ調整回路による調整の度合を表すデューティ調整値の増減値を決定する調整値決定回路
をさらに備え、
前記デューティ調整回路は、前記デューティ調整値の増減値に基づいて、前記デューティサイクルを調整する
請求項2に記載の信号処理装置。
【請求項4】
前記歪み検出回路は、前記デューティサイクルのプラス側およびマイナス側の歪みを検出し、
前記調整値決定回路は、前記歪み検出回路により前記デューティサイクルのプラス側の歪みが検出された頻度と、前記デューティサイクルのマイナス側の歪みが検出された頻度の差分が所定の範囲内の値である場合、前記デューティ調整値の増減値をゼロに決定する
請求項3に記載の信号処理装置。
【請求項5】
前記歪み検出回路は、前記位相検出回路による検出結果と、前記エッジ検出回路による検出結果の組み合わせに基づいて、前記デューティサイクルの歪みを検出する
請求項2に記載の信号処理装置。
【請求項6】
前記位相検出回路は、アレクサンダ型の位相比較器である
請求項2に記載の信号処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−232366(P2009−232366A)
【公開日】平成21年10月8日(2009.10.8)
【国際特許分類】
【出願番号】特願2008−77787(P2008−77787)
【出願日】平成20年3月25日(2008.3.25)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成21年10月8日(2009.10.8)
【国際特許分類】
【出願日】平成20年3月25日(2008.3.25)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]