【課題】半導体集積回路装置の内部回路に供給されるクロック信号の周波数が、正常時よりも高くなった場合の上記内部回路の暴走を回避する。
【解決手段】半導体集積回路装置（１）において、内部回路（１７）と、水晶振動子を用いた発振動作によりクロック信号を形成する水晶発振回路（１１）と、上記内部回路が正常に動作可能な周波数のクロック信号を形成する内蔵発振器（１４）とを設ける。また上記水晶発振回路で形成されたクロック信号の周波数が、上記内部回路の正常動作の周波数範囲よりも上昇したことを検出可能な異常高速発振検出回路（１３）を設ける。さらに上記異常高速発振検出回路での検出結果に基づいて、上記水晶発振回路で形成されたクロック信号に代えて、上記内蔵発振器で形成されたクロック信号を上記内部回路に供給するための制御回路（１６）を設けることで、内部回路の暴走を回避する。 （もっと読む）

【課題】スペクトラム拡散に係る拡散率を容易に推定する。
【解決手段】三角波によってスペクトル拡散されたクロック信号を入力する入力部（１１に相当）と、クロック信号から三角波の周期を抽出する周期成分抽出部（１３に相当）と、クロック信号における周期変動の変動幅を抽出する周期変動抽出部（１４に相当）と、三角波の周期と周期変動の変動幅とに基づいてスペクトル拡散における拡散率を求める演算処理部（１６に相当）と、を備える。 （もっと読む）

【課題】単一のクロックから、クロック周期、及びクロックパルス幅の変動の異常を確実に検出することができるクロック診断回路を提供することを目的とする。
【解決手段】クロックｓ１０を予め設定されるクロックパルス幅以下の所定時間、遅延させる遅延回路２と、遅延回路２から出力された遅延クロックを所定の周期数倍遅延させる整数倍遅延回路３と、クロックを、遅延クロックを用いて符号化する第１の排他的論理和回路４と、第１の排他的論理和回路４の出力を、整数倍遅延回路３の出力を用いて復号化する第２の排他的論理和回路５と、クロックｓ１０と第２の排他的論理和回路５の出力とを比較して、クロックの異常を検出する比較回路６と、を備え、クロックパルス幅、及びクロック周期の変動を、自身の単一のクロックに基づいて検出するようにしたことを特徴とするクロック診断回路１。 （もっと読む）

【課題】ジッタ耐性検査における検査コストの低減を図りつつ、入力される主信号の特性劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、主信号にジッタ信号が付加されてなる検査信号を生成する機能を有し、ジッタ信号の基となる信号を生成するジッタ信号生成部５０と、電源線Ｖｃｃと接地線ＧＮＤとの間に介在し、電源線Ｖｃｃからの電力供給を受けて外部からの主信号を増幅して出力するバッファ回路１０と、電源線Ｖｃｃとバッファ回路１０との間およびバッファ回路１０と接地線ＧＮＤとの間に介在し電源線Ｖｃｃからバッファ回路１０への供給電力をジッタ信号の基となる信号の大きさに基づいて変化させることにより主信号にジッタ信号を付加するジッタ信号付加部３０とを備える。 （もっと読む）

【課題】電子回路及びそのタイミング調整方法において、フリップフロップのホールドエラーを防止すること。
【解決手段】クロック信号ＣＬＫに同期してテストパターンＴＰを出力する送信側フリップフロップＦＦ_t１〜ＦＦ_t３と、テストパターンＴＰを遅延させる遅延回路４１〜４３と、遅延回路４１〜４３から出力されたテストパターンＴＰをラッチすると共に、テストパターンＴＰを出力する受信側フリップフロップＦＦ_r１〜ＦＦ_r３と、受信側フリップフロップＦＦ_r１〜ＦＦ_r３から出力されたテストパターンＴＰと期待値とを比較して、それらが一致するか否かを示す比較信号Ｓ_p１〜Ｓ_p３を出力する比較器４６と、比較信号Ｓ_p１〜Ｓ_p３によってテストパターンＴＰと期待値とが一致していないときに、遅延回路４１〜４３の遅延時間を調整するタイミング調整器４５とを有する電子回路による。 （もっと読む）

【課題】電流量の監視による遅延仮定なしで配線故障検出ができ、遅延故障耐性と配線故障耐性を同時に有した非同期データ転送装置を提供する。
【解決手段】ＩＰコア間に配設するＬＳＩの非同期データ転送装置１において、第１のＩＰコアに接続する第１の配線３ａと、第２のＩＰコアに接続する第２の配線３ｂと、第１の配線３ａに接続する送信器２と、第２の配線３ｂに接続する受信器４と、送信器２と受信器４とを接続する第３の配線３ｃと、を含み、送信器２は、符号器５と入力制御部６とを有する入力部２Ａと、出力部２Ｂと、を含み、受信器４は、入力部４Ｂと、復号器７と出力制御部８とを有する出力部４Ａと、を含み、送信器２の符号器５は、第３の配線３ｃのオープン故障を検出する電流ドライバ回路１１ａ，１１ｂ，１１ｃ，１１ｄを備える。 （もっと読む）

【課題】逓倍されたクロック信号のパルス数が逓倍数の値からずれる状態を原理的に阻止することができるクロック逓倍技術を提供する。
【解決手段】第２クロック信号（ＣＬＫ２）のサイクル単位で、第１クロック信号（ＣＬＫ１）の計数値を逓倍数で除した商の値に対応するサンプリングクロックサイクル数を単位として第３クロック信号（ＣＬＫ３）を順次生成すると共に、生成された一つの逓倍クロックサイクルにおいて前記商の余りに対応する当該サンプリングクロックのサイクル期間に対応して逓倍クロック信号の変化を抑止する制御（１０６）を行う。 （もっと読む）

【課題】 難しいプロセス条件のコントロールを必要とせず、所期の性能を持ったものを安価に製造することができる発振停止検出回路を提供する。
【解決手段】 Ｐチャネルトランジスター１１および１２は、発振回路の出力信号から生成される制御信号ＳＡ、ＳＢに従ってスイッチング動作して電荷を転送し、キャパシター２０を充電する。インバーター３０は、キャパシター２０の充電電圧ＶＣを２値化し、発振状態判別信号を出力する。Ｎチャネルトランジスター２６は、キャパシター２０を放電させるトランジスターである。基準電圧発生回路２１は、ゲートおよびソースが互いに接続されたデプレッション型Ｐチャネルトランジスター２２と、ゲートおよびドレインが互いに接続されたＮチャネルトランジスター２３とを直列接続してなるものであり、Ｎチャネルトランジスター２３とＮチャネルトランジスター２６はカレントミラーを構成する。 （もっと読む）

【課題】長短のパルス幅が混在するデータ信号の周波数を判定することができる技術を提供する。
【解決手段】複数の周波数の異なるデータ信号から周波数を判定する周波数判定回路２０１において、複数の周波数の異なるデータ信号を取り込み、所定のパルス幅よりも短いパルス幅の信号のカウント数に基づいて周波数を判定する回路を有する。例えば、所定のパルス幅よりも短いパルス幅の信号を検出し、その検出した信号のパルス数をカウントする。予めパルスのカウント数と周波数の対応付けをしておくことで、カウント数に基づいて周波数を判定することができる。 （もっと読む）

【課題】エッジの位相を固定して、信号のデューティ比を変更する。
【解決手段】指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と出力信号との位相差を検出する位相検出器と、位相検出器により検出された位相差をフィルタリングして、発振器に供給するループフィルタと、位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて発振信号のデューティ比を変更して出力信号として出力するとともに位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。 （もっと読む）