発振停止検出回路、半導体装置、時計および電子機器
【課題】 難しいプロセス条件のコントロールを必要とせず、所期の性能を持ったものを安価に製造することができる発振停止検出回路を提供する。
【解決手段】 Ｐチャネルトランジスター１１および１２は、発振回路の出力信号から生成される制御信号ＳＡ、ＳＢに従ってスイッチング動作して電荷を転送し、キャパシター２０を充電する。インバーター３０は、キャパシター２０の充電電圧ＶＣを２値化し、発振状態判別信号を出力する。Ｎチャネルトランジスター２６は、キャパシター２０を放電させるトランジスターである。基準電圧発生回路２１は、ゲートおよびソースが互いに接続されたデプレッション型Ｐチャネルトランジスター２２と、ゲートおよびドレインが互いに接続されたＮチャネルトランジスター２３とを直列接続してなるものであり、Ｎチャネルトランジスター２３とＮチャネルトランジスター２６はカレントミラーを構成する。
【解決手段】 Ｐチャネルトランジスター１１および１２は、発振回路の出力信号から生成される制御信号ＳＡ、ＳＢに従ってスイッチング動作して電荷を転送し、キャパシター２０を充電する。インバーター３０は、キャパシター２０の充電電圧ＶＣを２値化し、発振状態判別信号を出力する。Ｎチャネルトランジスター２６は、キャパシター２０を放電させるトランジスターである。基準電圧発生回路２１は、ゲートおよびソースが互いに接続されたデプレッション型Ｐチャネルトランジスター２２と、ゲートおよびドレインが互いに接続されたＮチャネルトランジスター２３とを直列接続してなるものであり、Ｎチャネルトランジスター２３とＮチャネルトランジスター２６はカレントミラーを構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発振回路の発振停止を検出する発振停止検出回路およびこの発振停止検出回路を備えた半導体装置、時計、電子機器に関する。
【背景技術】
【０００２】
時計等の発振回路を内蔵した電子機器では、発振回路が正常に発振しているときには、レギュレーターから発振回路に供給する電源電圧を低下させて低消費電力化を図り、発振回路の発振が停止したときには、不安定な動作を回避するためにシステムをリセットするとともに、発振回路の発振を再開させるために発振回路に供給する駆動電圧を高める、といった制御が求められる。このような制御を可能にするため、この種の電子機器には、発振回路の発振の停止を検出する発振停止検出回路が設けられる。この発振停止検出回路に関する技術文献として、特許文献１および２がある。
【０００３】
特許文献１に開示された発振停止検出回路は、キャパシターと、発振回路の出力信号から生成される制御信号に従ってスイッチング動作してキャパシターに電荷を転送するスイッチング手段と、キャパシターの充電電荷を放電させるための抵抗と、キャパシターの充電電圧が基準レベル以上か否かにより発振回路の発振状態を判別する発振状態判別手段とを有する。ここで、スイッチング手段としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属酸化膜半導体構造の電界効果トランジスターであり、以下では単にトランジスターという。）が用いられている。この構成において、発振回路が正常に発振している状況では、所定周波数の制御信号がスイッチング手段に与えられるため、放電用抵抗の放電電流を越える充電電流がスイッチング手段を介してキャパシターに供給される。このため、キャパシターの充電電圧が基準レベルを越え、発振回路が発振している旨を示す発振状態判別信号が発振状態判別手段から得られる。これに対し、発振回路の発振が停止した状況では、所定周波数の制御信号がスイッチング手段に与えられないため、キャパシターに対する充電電流の供給が途絶え、キャパシターの充電電圧が基準レベルを下回り、発振停止を示す発振状態判別信号が発振状態判別手段から得られる。
【０００４】
特許文献２に開示された発振停止検出回路では、上記キャパシターの充電電荷を放電させるための放電用素子として、トランジスターが用いられている。このトランジスターは、発振回路に対する電源電圧を発生するレギュレーターによって出力される基準電圧ＶＲＥＦがゲートに与えられており、定電流源として機能する（特許文献２の図３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−８１５１４号
【特許文献２】特許第４４５９６６３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した発振停止検出回路が発振回路の発振状態を正常に検出するためには、スイッチング動作していないスイッチング手段を介してキャパシターに流れ込むＯＦＦ電流と、スイッチング動作しているスイッチング手段を介してキャパシターに流れ込むＯＮ電流と、キャパシターから放電用素子を介して流出する放電電流とが適切なバランスを維持している必要がある。しかしながら、上述した特許文献１および２に開示の技術は、トランジスターや抵抗の製造ばらつきや製品の周囲温度の変化の影響により、上記各電流のバランスが崩れ易い。このため、所期の性能を持った発振停止検出回路を得るために、厳しいプロセスコントロールを行ってトランジスターや抵抗の製造ばらつきを小さく抑える必要があり、製品を安価に製造することが困難であるという問題があった。
【０００７】
この発明は、以上説明した事情に鑑みてなされたものであり、難しいプロセスコントロールを必要とせず、所期の性能を持ったものを安価に製造することができる発振停止検出回路およびこの発振停止検出回路を備えた半導体装置、時計、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、発振回路の出力信号から生成される制御信号に従ってスイッチング動作することにより電荷を転送するスイッチング用電界効果トランジスターと、前記スイッチング用電界効果トランジスターを介して転送される電荷が充電されるキャパシターと、前記キャパシターの充電電荷を放電させる放電手段と、前記キャパシターの充電電圧を２値化し、前記発振回路が発振しているか停止しているかを示す発振状態判別信号を出力する発振状態判別手段とを具備し、前記放電手段が、前記キャパシターに蓄積された電荷を放電させる放電用電界効果トランジスターと、前記放電用電界効果トランジスターとともにカレントミラーを構成するミラー用電界効果トランジスターと、前記スイッチング用電界効果トランジスターと同じ導電型を有し、ドレイン電流を前記ミラー用電界効果トランジスターのゲートおよびドレインの共通接続点に供給する電界効果トランジスターにより構成された定電流源とを具備することを特徴とする発振停止検出回路を提供する。
【０００９】
この発振停止検出回路において、放電用電界効果トランジスターには、定電流源の出力電流に比例した放電電流が流れる。ここで、定電流源は、スイッチング用電界効果トランジスターと同じ導電型の電界効果トランジスターにより構成されている。従って、製造ばらつきまたは周囲温度等の使用条件の変更により、ＯＦＦ状態のスイッチング用電界効果トランジスターを介してキャパシターに供給されるＯＦＦ電流やＯＮ状態のスイッチング用電界効果トランジスターを介してキャパシターに供給されるＯＮ電流が増加（減少）するときには、キャパシターから放電用電界効果トランジスターを介して流れる放電電流も増加（減少）する。このように、この発明に係る発振停止検出回路では、スイッチング用電界効果トランジスターを介して流れるＯＦＦ電流およびＯＮ電流と放電用電界効果トランジスターの放電電流とのバランスが製造ばらつきや使用条件の変更の影響を受け難い。従って、難しいプロセス条件のコントロールを必要とせず、所期の性能を持った発振停止検出回路を安価に製造することができる。
【００１０】
好ましい態様では、前記定電流源がソースおよびゲートが互いに接続されたデプレッション型電界効果トランジスターにより構成されている。この態様は、定電流源を構成するための電界効果トランジスターに一定のゲートおよびソース間電圧を与えるための定電圧源を設ける必要がなく、デプレッション型電界効果トランジスターのみにより定電流源を構成することができる利点がある。
【００１１】
他の好ましい態様では、前記デプレッション型電界効果トランジスターは、当該デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号が前記スイッチング用電界効果トランジスターのＯＦＦ電流の温度係数の符号と同じになる範囲内の閾値電圧を有する。
【００１２】
この態様では、デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号がスイッチング用電界効果トランジスターのＯＦＦ電流の温度係数の符号と同じであるので、スイッチング用電界効果トランジスターのＯＦＦ電流と放電用電界効果トランジスターの放電電流とのバランスの周囲温度の変化に対する安定性をさらに高めることができる。
【００１３】
他の好ましい態様において、発振停止検出回路は、前記放電用電界効果トランジスターとして、直列接続された２段以上の放電用電界効果トランジスターを具備し、前記ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続され、各々のゲート電圧を前記２段以上の放電用電界効果トランジスターの各ゲートに供給する２段以上のミラー用電界効果トランジスターを具備する。
【００１４】
発振停止検出回路の電源電圧が高くなると、放電用電界効果トランジスターのドレイン電流にチャネル長変調効果の影響が現れ、キャパシターから流出する放電電流が大きくなる場合がある。しかしながら、この態様では、直列接続された２段以上の放電用電界効果トランジスターの各々のドレインおよびソース間電圧を小さくし、チャネル長変調効果が現れ難い領域において各放電用電界効果トランジスターを動作させることができる。従って、放電用電界効果トランジスターを経由したキャパシターの放電電流が過度に大きくなるのを防止することができる。
【００１５】
他の好ましい態様において、前記発振状態判別手段は、前記スイッチング用電界効果トランジスターと同じ導電型を有し、前記キャパシターの充電電圧がゲートに与えられる第１の電界効果トランジスターと、前記放電用電界効果トランジスターと同じ導電型を有し、前記放電用電界効果トランジスターに対するゲート電圧がゲートに与えられる第２の電界効果トランジスターとを高電位側電源線および低電位側電源線間に直列に介挿してなり、前記第１および第２の電界効果トランジスターの共通接続点から前記発振状態判別信号を出力する。
【００１６】
この態様では、製造ばらつきまたは周囲温度等の使用条件の変更により、スイッチング用電界効果トランジスターのドレイン電流が増加（減少）するときには、キャパシターから放電用電界効果トランジスターを介して流れる放電電流も増加（減少）し、これとゲート電圧を同じくする第２の電界効果トランジスターに流れるドレイン電流も増加（減少）する。一方、第１の電界効果トランジスターは、スイッチング用電界効果トランジスターと同じ導電型を有するので、製造ばらつきまたは周囲温度等の使用条件の変更の影響は、スイッチング用電界効果トランジスターと第１の電界効果トランジスターの両方に等しく現れる。従って、第１の電界効果トランジスターおよび第２の電界効果トランジスターからなる発振状態判定手段の論理スレッショルドは、製造ばらつきまたは周囲温度等の使用条件の変更に対して安定した電圧値となる。
【００１７】
この発明は、以上述べた発振停止検出回路が形成されてなる半導体装置として実施され得る。
【００１８】
また、この発明は、発振回路と、電源と、上述した各発振停止検出回路のいずれかと、前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段とを具備することを特徴とする時計またはその他の電子機器として実施され得る。
【００１９】
これらの時計または電子機器によれば、発振停止検出回路の電気的特性が製造ばらつきや使用条件の変更の影響を受け難い。従って、動作の安定した時計または電子機器を高歩留まりで製造することができる。
【図面の簡単な説明】
【００２０】
【図１】この発明による発振停止検出回路の適用例である電子時計の時計回路の構成を示すブロック図である。
【図２】この発明の第１実施形態である発振停止検出回路の構成を示す回路図である。
【図３】同実施形態における発振状態判別手段の構成を示す回路図である。
【図４】同実施形態の動作を示すタイムチャートである。
【図５】同実施形態におけるデプレッション型Ｐチャネルトランジスターの閾値電圧の適正範囲を説明する図である。
【図６】この発明の第２実施形態である発振停止検出回路の構成を示す回路図である。
【図７】同実施形態において、基準電圧を発生するＮチャネルトランジスターおよび基準電圧がゲートに与えられる放電手段としてのＮチャネルトランジスターを複数段直列接続する理由を説明する図である。
【図８】この発明の第３実施形態である発振停止検出回路における発振状態判別手段の構成を示す回路図である。
【図９】この発明の第４実施形態である発振停止検出回路の構成を示す回路図である。
【図１０】この発明の第５実施形態である発振停止検出回路の構成を示す回路図である。
【図１１】この発明の各実施形態における基準電圧発生回路の他の構成例を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照し、この発明の実施形態について説明する。
【００２２】
＜この発明の実施形態の適用例＞
図１はこの発明による発振停止検出回路の適用例である電子時計の時計回路の構成を示すブロック図である。図１において、発振回路１は、水晶等の振動子を振動させて発振し、所定周波数の信号を出力する回路である。高周波分周回路２および中低周波分周回路３は、発振回路１の出力信号を順次分周し、各種の周波数の分周信号を出力する回路である。
【００２３】
制御信号生成回路４は、高周波分周回路２および中低周波分周回路３から得られる各種の分周信号に基づいて、時計回路内の各部を制御するための各種の制御信号を生成する回路である。モーター駆動回路５は、制御信号生成回路４から出力される所定の制御信号に従って、運針駆動等のためのモーターを駆動する回路である。
【００２４】
定電圧発生回路６は、図示しないバッテリーから与えられる電源電圧に基づいて、発振回路１および時計回路内の他の回路に対して駆動電圧を出力する回路である。この定電圧発生回路６は、出力する駆動電圧の大きさの制御が可能な構成となっている。
【００２５】
この発明の実施形態である発振停止検出回路７は、制御信号生成回路４が高周波分周回路２からの分周信号に基づいて生成する制御信号ＳＡおよびＳＢに基づいて、発振回路１が発振しているか停止しているかを示す発振状態判別信号ＤＥＴを生成する回路である。
【００２６】
リセット信号生成回路８は、発振回路１の発振が停止していることを示す発振状態判別信号ＤＥＴが出力されたとき、リセット信号ＲＥＳをアクティブレベルとし、発振回路１が発振していることを示す発振状態判別信号が出力されたとき、リセット信号ＲＥＳを非アクティブレベルとする回路である。
【００２７】
以上の構成において、定電圧発生回路６は、リセット信号ＲＥＳが非アクティブレベルである場合（すなわち、発振回路１が発振している場合）には、消費電力を抑えるために、発振回路１および高周波分周回路２に供給する駆動電圧を低下させ、リセット信号ＲＥＳがアクティブレベルである場合（すなわち、発振回路１の発振が停止している場合）には、発振回路１の発振を再開させるために、発振回路１および高周波分周回路２に供給する駆動電圧を高い電圧に切り換える。
【００２８】
中低周波分周回路３、制御信号生成回路４およびモーター駆動回路５は、リセット信号ＲＥＳが非アクティブレベルである場合には、通常の動作を行うが、リセット信号ＲＥＳがアクティブレベルである場合には、リセット状態となる。これは、発振回路１の発振が停止している旨の発振状態判別信号ＤＥＴが出力され、リセット信号ＲＥＳがアクティブレベルとなっている状況では、発振回路１の出力信号の周波数が不安定であるため、中低周波分周回路３、制御信号生成回路４およびモーター駆動回路５の動作を継続すると、時計回路全体としての動作が不安定になるからである。但し、制御信号生成回路４内の制御信号ＳＡ及びＳＢを生成する回路部は、リセット状態とならないように構成されている。このため、発振停止状態において制御信号生成回路４は、制御信号ＳＡ及びＳＢを生成する回路部を除いてリセット状態となるが、発振が再開した時にも当該回路部は動作しており制御信号ＳＡ及びＳＢを生成することができる。
【００２９】
＜第１実施形態＞
図２はこの発明の第１実施形態である発振停止検出回路の構成を示す回路図である。図２において、電荷転送回路１０は、スイッチング用電界効果トランジスターとしてのＰチャネルトランジスター１１および１２と、キャパシター１３とにより構成されている。
【００３０】
ここで、Ｐチャネルトランジスター１１のソースは高電位側電源線を介して電源ＶＤＤに接続され、Ｐチャネルトランジスター１２のソースはＰチャネルトランジスター１１のドレインに接続されている。そして、Ｐチャネルトランジスター１１および１２の各ゲートには、制御信号ＳＡおよびＳＢが各々供給される。これらの制御信号ＳＡおよびＳＢは、前掲図１の制御信号生成回路４が高周波分周回路２または中低周波分周回路３からの分周信号に基づいて生成する回路であり、一方がＨレベルである期間は他方がＬレベルとなり、一方がＬレベルである期間は他方がＨレベルとなる相補対称な信号である。キャパシター１３は、Ｐチャネルトランジスター１２のソースおよびＰチャネルトランジスター１１のドレインの接続点と、低電位側電源線である接地線（接地電位ＶＳＳ）との間に介挿されている。
【００３１】
この電荷転送回路１０において、Ｐチャネルトランジスター１１および１２は、電荷の移動／遮断を制御するためのスイッチング手段として働く。さらに詳述すると、制御信号ＳＡがＬレベル、制御信号ＳＢがＨレベルの期間は、Ｐチャネルトランジスター１１がＯＮ状態、Ｐチャネルトランジスター１２がＯＦＦ状態となり、電源ＶＤＤからキャパシター１３へＰチャネルトランジスター１１を介して電荷が移動する一方、キャパシター１３からＰチャネルトランジスター１２のドレイン側への電荷の移動は遮断される。これに対し、制御信号ＳＡがＨレベル、制御信号ＳＢがＬレベルの期間は、Ｐチャネルトランジスター１１がＯＦＦ状態、Ｐチャネルトランジスター１２がＯＮ状態となり、電源ＶＤＤからキャパシター１３へのＰチャネルトランジスター１１を介した電荷の移動が遮断される一方、キャパシター１３からＰチャネルトランジスター１２のドレイン側への電荷の移動が行われる。
【００３２】
キャパシター２０は、一方の電極が電荷転送回路１０のＰチャネルトランジスター１２のドレインに接続され、他方の電極が接地されている。このキャパシター２０には、電荷転送回路１０を介して転送される電荷が充電される。
【００３３】
インバーター３０は、例えば図３に示すようなＰチャネルトランジスター３１およびＮチャネルトランジスター３２を電源ＶＤＤおよび接地ＶＳＳ間に直列接続してなるＣＭＯＳ（Complement MOS；相補対称型ＭＯＳ）構成のインバーターである。このインバーター３０は、キャパシター２０の充電電圧ＶＣを２値化することにより発振状態判別信号ＤＥＴを出力する発振状態判別手段である。すなわち、インバーター３０は、充電電圧ＶＣが論理スレッショルドを上回っている場合に、発振回路１が発振している旨を示すＬレベルの発振状態判別信号ＤＥＴを出力し、充電電圧ＶＣが論理スレッショルドを下回っている場合は、発振回路１が停止している旨を示すＨレベルの発振状態判別信号ＤＥＴを出力する。
【００３４】
本実施形態において、キャパシター２０の充電電荷を放電させる放電手段は、基準電圧発生回路２１と、ドレインおよびソースがキャパシター２０の両電極に各々接続され、放電用電界効果トランジスターとして機能するＮチャネルトランジスター２６とにより構成されている。
【００３５】
基準電圧発生回路２１は、Ｎチャネルトランジスター２６のゲートに対して基準電圧Ｖｒｅｆを出力する回路であり、デプレッション型Ｐチャネルトランジスター２２と、ミラー用電界効果トランジスターとしてのＮチャネルトランジスター２３とにより構成されている。ここで、デプレッション型Ｐチャネルトランジスター２２は、ソースおよびゲートが電源ＶＤＤに接続されている。また、Ｎチャネルトランジスター２３は、ドレインおよびゲートがデプレッション型Ｐチャネルトランジスター２２のドレインに接続され、ソースが接地されている。そして、デプレッション型Ｐチャネルトランジスター２２のドレインとＮチャネルトランジスター２３のドレインおよびゲートとの共通接続点に発生する電圧が基準電圧ＶｒｅｆとしてＮチャネルトランジスター２６のゲートに供給される。
【００３６】
以上の構成において、デプレッション型Ｐチャネルトランジスター２２には、０Ｖのゲートおよびソース間電圧が与えられる。従って、デプレッション型Ｐチャネルトランジスター２２には、その閾値電圧の２乗に比例した定電流が流れ、この定電流がＮチャネルトランジスター２３に流れ込む。このＮチャネルトランジスター２３とＮチャネルトランジスター２６は、カレントミラーを構成している。従って、Ｎチャネルトランジスター２６は、デプレッション型Ｐチャネルトランジスター２２の閾値電圧の２乗に比例した電流値の定電流源として機能する。
【００３７】
図４は、本実施形態による発振停止検出回路の各部の波形を示すタイムチャートである。この図には、発振回路１の発振が停止した状態から、発振回路１が発振している状態へと移行し、その後再び発振回路１の発振が停止した状態へと移行する場合の各部の波形が例示されている。
発振回路１の発振が停止した状態では、制御信号ＳＡおよびＳＢの変化がなく、図示の例では、制御信号ＳＡがＬレベル、制御信号ＳＢがＨレベルとなっている。このため、電荷転送回路１０では、Ｐチャネルトランジスター１１または１２の一方（図示の例ではＰチャネルトランジスター１１）がＯＮ状態を維持し、他方（図示の例ではＰチャネルトランジスター１２）がＯＦＦ状態を維持する。この状態では、電荷転送回路１０を介したキャパシター２０への電荷の転送は行われないため、キャパシター２０の充電電圧ＶＣは０Ｖとなる。従って、インバーター３０は、発振回路の発振が停止している旨を示すＨレベルの発振状態判別信号ＤＥＴを出力する。
【００３８】
発振回路１の発振が開始されると、交互にＬレベルとなる周期的な制御信号ＳＡおよびＳＢが発生される。制御信号ＳＡがＨレベル、制御信号ＳＢがＬレベルとなる期間では、電荷転送回路１０においてＰチャネルトランジスター１１がＯＦＦ態、Ｐチャネルトランジスター１２がＯＮ状態となる。従って、キャパシター１３に充電された電荷がＰチャネルトランジスター１２を介してキャパシター２０に転送され、キャパシター２０の充電が行われる。この期間は、電荷転送回路１０を介してキャパシター２０に与えられる充電電流がＮチャネルトランジスター２６を介して流れるキャパシター２０の放電電流を上回り、キャパシター２０の充電電圧ＶＣが上昇する。また、制御信号ＳＡがＬレベル、制御信号ＳＢがＨレベルである期間、電荷転送回路１０では、Ｐチャネルトランジスター１１がＯＮ状態、Ｐチャネルトランジスター１２がＯＦＦ状態となり、Ｐチャネルトランジスター１２を介したキャパシター２０への電荷の転送は行われない。従って、この期間は、Ｎチャネルトランジスター２６を介したキャパシター２０の充電電荷の放電が支配的となり、キャパシター２０の充電電圧ＶＣは低下する。
【００３９】
本実施形態では、電荷転送回路１０を介してキャパシター２０に供給される充電電流の制御信号ＳＡおよびＳＢの１周期を通じての平均値がＮチャネルトランジスター２６を介して流れる放電電流よりも大きくなるように、Ｐチャネルトランジスター１１、１２およびＮチャネルトランジスター２６のトランジスターサイズが決定されている。従って、キャパシター２０の充電電圧ＶＣは、概ね前者の充電電流の平均値と後者の放電電流との差分に比例した勾配で上昇してゆく。
【００４０】
そして、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０を越えると、インバーター３０は発振回路が発振している旨を示すＬレベルの発振状態判別信号ＤＥＴを出力する。その後、制御信号ＳＡおよびＳＢがスイッチングしている期間は、Ｐチャネルトランジスター１１および１２のスイッチング動作によりＮチャネルトランジスター２６経由の放電電流を上回る充電電流がキャパシター２０に供給される。この間、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０以上の電圧値を維持するため、発振状態判別信号ＤＥＴはＬレベルを維持する。
【００４１】
その後、発振回路１の発振が停止し、制御信号ＳＡおよびＳＢのスイッチングがなくなると、Ｐチャネルトランジスター１１および１２のスイッチング動作が停止する。この結果、僅かなＰチャネルトランジスター１１または１２のＯＦＦ電流がキャパシター２０に供給される一方、このＯＦＦ電流を上回る放電電流がキャパシター２０からＮチャネルトランジスター２６を介して流出する。このため、キャパシター２０の充電電圧ＶＣは、Ｎチャネルトランジスター２６を経由した放電電流とＰチャネルトランジスター１１または１２のＯＦＦ電流との差分に比例した勾配で減衰する。そして、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０を下回ると、インバーター３０は、発振回路１の発振が停止した旨を示すＨレベルの発振状態判別信号ＤＥＴを出力する。
以上が本実施形態による発振停止検出回路の動作である。
【００４２】
次に従来技術と対比しつつ本実施形態の効果を説明する。最初に、発振停止検出回路の動作を適正なものにするための条件について説明する。まず、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流は放電用電界効果トランジスターであるＮチャネルトランジスター２６の放電電流よりも小さい必要がある（第１の条件）。仮にスイッチング動作していない状態のＰチャネルトランジスター１１、１２を介してキャパシター２０に流れ込むＯＦＦ電流がＮチャネルトランジスター２６の放電電流よりも大きいと、発振回路１の発振が停止して制御信号ＳＡ、ＳＢが止まった状態においても、放電電流を上回るＯＦＦ電流がキャパシター２０に流れ込む。このため、常時、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０を上回った状態となり、発振回路１の発振が停止しても、発振が停止している旨の発振状態判別信号ＤＥＴが出力されないという問題が発生する。このような問題を発生させないためにも、スイッチング用電界効果トランジスターのＯＦＦ電流は放電用電界効果トランジスターの放電電流よりも小さい必要がある。
【００４３】
次に、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流は放電用電界効果トランジスターであるＮチャネルトランジスター２６の放電電流に対して極端に小さいものであってはならない（第２の条件）。この条件を換言すれば、放電電流はＯＦＦ電流に対して極端に大きいものであってはならない。制御信号ＳＡ、ＳＢのスイッチングが止まると、キャパシター２０の充電電圧ＶＣは、放電用電界効果トランジスターの放電電流とスイッチング用電界効果トランジスターのＯＦＦ電流との差分に比例した勾配で低下する。従って、第２の条件が満たされないとすると、例えば時計の落下等の原因によってバッテリーの出力電圧にチャタリングが発生し、制御信号ＳＡ、ＳＢが短時間だけ途絶えたような場合に、その短時間のうちにキャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドを下回る。この場合、発振回路の発振が真に停止していないにも拘わらず、発振が停止した旨の発振状態判別信号ＤＥＴがインバーター３０から出力され、システムがリセットされるという問題が発生する。このような問題を発生させないために、スイッチング用電界効果トランジスターのＯＦＦ電流は放電用電界効果トランジスターの放電電流に対して極端に小さいものであってはならない。
【００４４】
さらにスイッチング動作しているスイッチング用電界効果トランジスターを介してキャパシター２０に供給される充電電流は放電用電界効果トランジスターの放電電流よりも十分に大きくなければならない（第３の条件）。制御信号ＳＡ、ＳＢのスイッチングが開始されると、キャパシター２０の充電電圧ＶＣは、スイッチング用電界効果トランジスターのＯＮ電流の時間平均から放電用電界効果トランジスターの放電電流を差し引いた電流に比例した勾配で上昇する。従って、第３の条件が満たされないとすると、発振回路１の発振が開始されても、キャパシター２０の充電電圧ＶＣが立ち上がらず、発振回路１が発振している旨の発振状態判別信号ＤＥＴが出力されない不具合、またはキャパシター２０の充電電圧ＶＣが立ち上がるのに時間が掛かり、発振回路１が発振している旨の発振状態判別信号ＤＥＴが出力されるのに時間が掛かる不具合が発生する。また、第２の条件が満たされないと、発振回路１が発振している状態において、キャパシター２０の充電電圧ＶＣが発振状態判別手段であるインバーター３０の論理スレッショルドＶｔｈ３０から十分に離れた電圧を維持しないので、発振状態判別信号ＤＥＴが不安定になる。また、キャパシター２０の充電電圧ＶＣが発振状態判別手段の論理スレッショルドＶｔｈ３０に近いと、発振状態判別手段が図３に示すようなＣＭＯＳインバーターにより構成されている場合においてＣＭＯＳインバーターに流れる貫通電流が増え、消費電力が大きくなる。こういった問題を生じさせないために、スイッチング用電界効果トランジスターを介してキャパシター２０に供給される充電電流は放電用電界効果トランジスターの放電電流よりも十分に大きくなければならない。
【００４５】
上述した特許文献１および２に開示の技術では、これらの第１〜第３の条件を満たす発振停止検出回路を得るために、厳しいプロセスコントロールを行うことが必要になる。以下、その理由を述べる。
【００４６】
まず、特許文献１の発振停止検出回路では、キャパシター２０の充電電荷を放電させるための放電用素子として、抵抗が使用されている。ここで、発振停止検出回路の消費電力を低く抑えるためには、放電用抵抗の抵抗値を充分に高くする必要がある。このような抵抗値の高い放電用抵抗を例えば拡散抵抗により実現すると、チップ内における放電用抵抗の占有面積が大きくなり、発振停止検出回路を搭載するチップが高価になるという問題がある。この場合、放電用抵抗を多結晶シリコン等の比較的抵抗の大きな真性半導体により実現することも可能であるが、真性半導体による抵抗は製造ばらつきが大きいという問題がある。
【００４７】
また、特許文献１の発振停止検出回路において、電界効果トランジスターを形成するための製造工程と、放電用抵抗（拡散抵抗または真性半導体による抵抗）を形成するための製造工程は同じではない。従って、同一チップ内のものであったとしても電界効果トランジスターの電気的特性と放電用抵抗の電気的特性との間に相関はなく、スイッチング用電界効果トランジスターのＯＦＦ電流、ＯＮ電流が大きくなる方向にばらついたとしても、放電用抵抗の放電電流が同様に大きくなる方向にばらつくとは限らない。このため、製造ばらつきによって、発振停止検出回路が上記第１〜第３の条件を満たさなくなる可能性がある。
【００４８】
特許文献２の発振停止検出回路では、放電用素子として、電界効果トランジスターが用いられている。しかしながら、この特許文献２の発振停止検出回路では、スイッチング用電界効果トランジスターとしてＮチャネルトランジスターが用いられ、放電用電界効果トランジスターとしてＰチャネルトランジスターが用いられている（特許文献２の図３のＮチャネルトランジスター１３、Ｐチャネルトランジスター１５参照）。ここで、Ｎチャネルトランジスターを形成するための製造工程とＰチャネルトランジスターを形成するための製造工程は同じではないので、スイッチング用電界効果トランジスターとしてのＮチャネルトランジスターのＯＦＦ電流、ＯＮ電流が増加する方向にばらついたとしても、放電用電界効果トランジスターとしてのＰチャネルトランジスターを介して流れる放電電流が増加する方向にばらつくとは限らない。
【００４９】
また、特許文献２に開示の技術では、レギュレーターが内蔵の抵抗の電圧降下に基づいて、放電用電界効果トランジスターであるＰチャネルトランジスターのゲートに供給する基準電圧を生成している。このレギュレーターが内蔵している抵抗は、発振停止検出回路のＮチャネルトランジスターやＰチャネルトランジスターとは別個の製造工程により製造されるものである。
【００５０】
従って、特許文献２に開示の技術では、Ｐチャネルトランジスターを介して流れる放電電流の大きさが、Ｐチャネルトランジスター自体の電気的特性の製造ばらつきのみならず、レギュレーター内の抵抗の製造ばらつきの影響をも受け、しかも、このレギュレーター内の抵抗の電気的特性とＰチャネルトランジスターの電気的特性の間に相関はない。従って、特許文献２に開示の技術では、特許文献１に開示の技術に比べて、上記第１〜第３の条件を満足させることがさらに難しい。
【００５１】
また、特許文献２に開示の装置において、放電用電界効果トランジスターの放電電流は、発振回路を駆動するためにレギュレーターが出力する基準電圧に依存する。ここで、発振回路を極力低い消費電力で動作させるのに最適な基準電圧と、発振停止検出回路の放電電流を最適なものにすることが可能な基準電圧は異なることが多く、発振回路および発振停止検出回路の両方の特性を共通の基準電圧により最適化するのは困難である。
【００５２】
これに対し、本実施形態では、基準電圧発生回路２１の定電流源として、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１および１２と、同じ導電型のデプレッション型Ｐチャネルトランジスター２２が使用されている。そして、このデプレッション型Ｐチャネルトランジスター２２のドレイン電流が流れ込むミラー用電界効果トランジスターであるＮチャネルトランジスター２３と、放電用電界効果トランジスターであるＮチャネルトランジスター２６がカレントミラーを構成している。
【００５３】
従って、製造ばらつきまたは周囲温度等の使用条件の変更により、スイッチング用電界効果トランジスターを介してキャパシター２０に供給されるＯＦＦ電流、ＯＮ電流が増加（減少）するときには、キャパシター２０から放電用電界効果トランジスターを介して流れる放電電流も増加（減少）する。
【００５４】
従って、理想的な製造条件および使用条件において、スイッチング用電界効果トランジスターのＯＦＦ電流およびＯＮ電流、放電用電界効果トランジスターの放電電流が上記第１〜第３の条件が満たすように、発振停止検出回路を構成する各トランジスターの閾値電圧やトランジスターサイズを決定しておけば、製造ばらつきが発生し、あるいは使用条件が変化した場合でも、上記第１〜第３の条件を満足させ、発振停止検出回路を正常に動作させることができる。
【００５５】
また、本実施形態によれば、放電用電界効果トランジスターであるＮチャネルトランジスター２６のゲートに供給する基準電圧Ｖｒｅｆを、発振回路１に駆動電圧を供給する定電圧発生回路６ではなく、発振停止検出回路内の基準電圧発生回路２１が発生している。従って、発振回路１の駆動電圧の最適化とは独立して放電用電界効果トランジスターの放電電流を最適化することができる。
【００５６】
ところで、周囲温度が変化する状況において本実施形態による発振停止検出回路が使用される場合には、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流の温度係数の符号と、放電用電界効果トランジスターの放電電流を決定するデプレッション型Ｐチャネルトランジスター２２のドレイン電流の温度係数の符号が同じになるようにすることが好ましい。そのためには、デプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈの目標値を適切な範囲内に選ぶことが好ましい。
【００５７】
図５はデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈの適正範囲を説明する図である。図５において、横軸はデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈであり、縦軸は、図２に示すようにデプレッション型Ｐチャネルトランジスター２２を用いて基準電圧発生回路２１を構成した場合において、周囲温度が２５℃であるときのデプレッション型Ｐチャネルトランジスター２２のドレイン電流ＩＤに対する周囲温度が７５℃であるときのドレイン電流ＩＤの変化率である。
【００５８】
ここで、電界効果トランジスターは、周囲温度が上昇すると、閾値電圧が低下する一方、キャリア移動度が低下して電流増幅率βが低下する。そして、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流は、前者の閾値の変化が支配的であり、周囲温度が上昇するのに従って大きくなる。すなわち、Ｐチャネルトランジスター１１、１２のＯＦＦ電流の温度係数は正となる。
【００５９】
一方、デプレッション型Ｐチャネルトランジスター２２のドレイン電流ＩＤに関しては、周囲温度の上昇による閾値電圧の低下と、周囲温度の上昇によるキャリア移動度の低下の両方が支配的であり、いずれの要因が強く働くかはデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈに依存する。図５に示すように、閾値電圧Ｖｔｈが高い領域では、デプレッション型Ｐチャネルトランジスター２２において周囲温度の上昇によるキャリア移動度の低下がドレイン電流ＩＤに強く関与し、ドレイン電流ＩＤの温度係数は負になる。しかし、閾値電圧Ｖｔｈをある閾値電圧Ｖｔｈ０よりも低くすると、閾値電圧Ｖｔｈの低下がドレイン電流ＩＤに強く関与するようになり、ドレイン電流ＩＤの温度係数は負から正に転じる。
【００６０】
そこで、本実施形態では、発振停止検出回路の製造時におけるデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈの目標値を、このドレイン電流ＩＤの温度係数が負から正に転じる閾値電圧Ｖｔｈ０よりも低い領域（ドレイン電流ＩＤの温度特性の傾きが正である領域）内の閾値電圧とする。
【００６１】
このようにすることで、システム動作保証温度範囲において、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流と、放電用電界効果トランジスターの放電電流を決定するデプレッション型Ｐチャネルトランジスター２２のドレイン電流との関係を同じに保つことができ、発振停止検出回路を安定に動作させることができる。
【００６２】
＜第２実施形態＞
図６はこの発明の第２実施形態である発振停止検出回路の構成を示す回路図である。二次電池を電源とする電子機器等、電源電圧が変動する電子機器に発振停止検出回路が搭載される場合、以下説明するように放電用電界効果トランジスターの放電電流が電源電圧の上昇により過度に大きくなる場合がある。
【００６３】
図７は、上記第１実施形態（図２）における放電用電界効果トランジスターのドレイン電流特性を例示する図である。この図において、横軸は放電用電界効果トランジスターであるＮチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳ（すなわち、キャパシター２０の充電電圧ＶＣ）、縦軸はＮチャネルトランジスター２６のドレイン電流ＩＤである。
【００６４】
理想的には、Ｎチャネルトランジスター２６のドレイン電流ＩＤは、ドレインおよびソース間電圧ＶＤＳを増加させていったとき、破線で示すように飽和する。しかし、ドレインおよびソース間電圧ＶＤＳが大きくなると、Ｎチャネルトランジスター２６のドレインとＰ型半導体基板との境界に形成される空乏層が厚みを増して、Ｎチャネルトランジスター２６の実効的なチャネル長が短くなるチャネル長変調効果が発生する。このため、飽和領域において、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳが電圧ＶＤＳ＿Ａであるときのドレイン電流ＩＤ＿Ａと、ドレインおよびソース間電圧ＶＤＳが電圧ＶＤＳ＿Ａより大きい電圧ＶＤＳ＿Ｂであるときのドレイン電流ＩＤ＿Ｂとを比べると、後者のドレイン電流ＩＤ＿Ｂの方が前者のドレイン電流ＩＤ＿Ａよりもある量ΔＩＤだけ大きくなる。
【００６５】
ここで、発振回路１が発振しているとき、キャパシター２０は、電源電圧ＶＤＤの近傍のレベルまで充電される。従って、電源電圧ＶＤＤが高い状態において発振停止検出回路が動作すると、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳが高くなり、Ｎチャネルトランジスター２６に過度な電流が流れる。このようにＮチャネルトランジスター２６を介して流れる放電電流が大きくなると、上述した第２または第３の条件が満たされなくおそれがある。
【００６６】
本実施形態は、電源電圧ＶＤＤが高い状況において、このような過度な放電電流が放電用電界効果トランジスターに流れないように、上記第１実施形態に改良を加えたものである。本実施形態による発振停止検出回路（図６）において、放電用電界効果トランジスターとして、直列接続された２段のＮチャネルトランジスター２６および２７がキャパシター２０に対して並列に接続されている。また、基準電圧発生回路２１Ａは、ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続された２段のＮチャネルトランジスター２３および２４を有している。そして、これらのＮチャネルトランジスター２３および２４は、各々のゲート電圧を放電用電界効果トランジスターであるＮチャネルトランジスター２６および２７の各ゲートに供給している。
【００６７】
この構成によれば、Ｎチャネルトランジスター２３のドレインおよびソース間電圧と、Ｎチャネルトランジスター２４のドレインおよびソース間電圧の両方をチャネル長変調効果の少ない共通の電圧ＶＤＳ＿Ａにすることができる。そして、Ｎチャネルトランジスター２４のゲート電圧ＶＤＳ＿ＡがＮチャネルトランジスター２７のゲートに供給され、Ｎチャネルトランジスター２３のゲート電圧２ＶＤＳ＿ＡがＮチャネルトランジスター２６のゲートに供給される。従って、例えばキャパシター２０の充電電圧ＶＣが電圧２ＶＤＳ＿Ａであるときには、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳ＿Ｂ１およびＮチャネルトランジスター２７のドレインおよびソース間電圧ＶＤＳ＿Ｂ２の両方が電圧ＶＤＳ＿Ａとなる。キャパシター２０の充電電圧ＶＣが電圧２ＶＤＳ＿Ａ以上である領域においても、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳ＿Ｂ１およびＮチャネルトランジスター２７のドレインおよびソース間電圧ＶＤＳ＿Ｂ２はほぼ同じ電圧となる。このように放電用電界効果トランジスターであるＮチャネルトランジスター２６および２７は、ドレインおよびソース間電圧が過度に大きくなく、チャネル長変調効果の影響の少ない領域において動作するので、過度な放電電流を流すことはない。
【００６８】
なお、図６ではミラー用電界効果トランジスターおよび放電用電界効果トランジスターの段数を２段としたが、電源電圧ＶＤＤが高くなる場合には、電源電圧ＶＤＤの増加に応じて段数を３段以上に増やしてもよい。
【００６９】
＜第３実施形態＞
図８はこの発明の第３実施形態である発振停止検出回路における発振状態判別手段の構成を示す回路図である。上記第１実施形態では、発振状態判別手段をＰチャネルトランジスター３１およびＮチャネルトランジスター３２からなるＣＭＯＳ構成のインバーター３０とし、このインバーター３０に対してキャパシター２０の充電電圧ＶＣを与えた。ここで、Ｐチャネルトランジスター３１およびＮチャネルトランジスター３２は別々の製造工程において形成されるので、Ｐチャネルトランジスター３１の特性ばらつきとＮチャネルトランジスター３２の特性ばらつきの間に相関はない。従って、インバーター３０の論理スレッショルドがＰチャネルトランジスター３１の特性ばらつきとＮチャネルトランジスター３２の特性ばらつきの影響により変動する可能性がある。このようにインバーター３０の論理スレッショルドが変動すると、その影響により、例えば発振回路が発振を開始してから発振状態判別信号が反転するまでの時間が長くなったり、あるいは制御信号ＳＡ、ＳＢが瞬断したときに発振状態判別信号が反転し易くなるといった不具合が発生し得る。本実施形態はこの点を改善したものである。
【００７０】
本実施形態における発振状態判別手段では、図８に示すように、Ｐチャネルトランジスター３１のゲートのみにキャパシター２０の充電電圧ＶＣが与えられ、Ｎチャネルトランジスター３２のゲートには、基準電圧発生回路２１のＮチャネルトランジスター２３（図２参照）が発生する基準電圧Ｖｒｅｆが与えられる。そして、Ｐチャネルトランジスター３１およびＮチャネルトランジスター３２のドレイン同士の接続点から発振状態判別信号ＤＥＴが出力される。
【００７１】
この態様において、製造ばらつきや使用条件の変更によりＰチャネルトランジスター３１のドレイン電流を増加（減少）させる要因が発生するときには、デプレッション型Ｐチャネルトランジスター２２のドレイン電流に比例した電流となるＮチャネルトランジスター３２のドレイン電流も増加（減少）する。従って、本実施形態における発振状態判別手段の論理スレッショルドは、製造ばらつきや使用条件の変更に対して安定なものとなり、上述した不具合は発生しない。
【００７２】
＜第４実施形態＞
図９はこの発明の第４実施形態である発振停止検出回路の構成を示す回路図である。上記第１実施形態（図２）における電荷転送回路１０では、Ｐチャネルトランジスター１１および１２がスイッチング用電界効果トランジスターとして使用された。これに対し、本実施形態における電荷転送回路１０Ｂは、Ｎチャネルトランジスター１１Ｂおよび１２Ｂがスイッチング用電界効果トランジスターとして使用されている。また、上記第１実施形態では、Ｎチャネルトランジスター２６が放電用電界効果トランジスターとして使用された。これに対し、本実施形態では、放電用電界効果トランジスターとして、Ｐチャネルトランジスター２８がキャパシター２０に並列接続されている。また、上記第１実施形態では、デプレッション型Ｐチャネルトランジスター２２とＮチャネルトランジスター２３により基準電圧発生回路２１が構成され、Ｎチャネルトランジスター２３が放電用電界効果トランジスターであるＮチャネルトランジスター２６とともにカレントミラーを構成した。これに対し、本実施形態では、デプレッション型Ｎチャネルトランジスター２３ＢとＰチャネルトランジスター２２Ｂにより基準電圧発生回路２１Ｂが構成され、Ｐチャネルトランジスター２２Ｂが放電用電界効果トランジスターであるＰチャネルトランジスター２８とともにカレントミラーを構成している。また、本実施形態では、発振状態判別手段として例えばＣＭＯＳインバーターを２段接続したノンインバーティングバッファー３０’が使用されている。
【００７３】
本実施形態において、放電用電界効果トランジスターであるＰチャネルトランジスター２８には、デプレッション型Ｎチャネルトランジスター２３Ｂのドレイン電流に比例した電流が流れる。従って、スイッチング用電界効果トランジスターであるＮチャネルトランジスター１１Ｂおよび１２Ｂのドレイン電流が増加（減少）するときには、Ｐチャネルトランジスター２８に流れる放電電流も増加（減少）する。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。
【００７４】
＜第５実施形態＞
図１０はこの発明の第５実施形態である発振停止検出回路の構成を示す回路図である。本実施形態による発振停止検出回路は、上記第４実施形態における電荷転送回路１０Ｂを電荷転送回路１０Ｃに置き換えた構成となっている。
【００７５】
この電荷転送回路１０Ｃにおいて、インバーター１４は制御信号ＳＣをレベル反転して出力する。この制御信号ＳＣは、上記第１実施形態における制御信号ＳＡ、ＳＢと同様、発振回路の出力信号から生成される信号である。インバーター１５は、インバーター１４の出力信号をレベル反転して出力する。Ｎチャネルトランジスター１６は、スイッチング用電界効果トランジスターとしての役割を担ったトランジスターであり、ソースがインバーター１５の出力端子に接続され、ゲートにインバーター１４の出力信号が与えられ、ドレインがキャパシター２０の一方の電極とＰチャネルトランジスター２８のドレインとの共通接続点に接続されている。
【００７６】
この構成において、制御信号ＳＣがＬレベルである場合、インバーター１４の出力信号がＨレベルとなるため、Ｎチャネルトランジスター１６がＯＮ状態となり、インバーター１５の出力信号がＬレベルとなる。このため、Ｎチャネルトランジスター１６のドレイン電流によりキャパシター２０が充電される。そして、制御信号ＳＣがＨレベルになると、インバーター１４の出力信号がＬレベルとなるため、Ｎチャネルトランジスター１６がＯＦＦ状態となる。このようにスイッチング用電界効果トランジスターであるＮチャネルトランジスター１６のＯＮ／ＯＦＦが制御信号ＳＣに応じて切り換えられ、このＮチャネルトランジスター１６を介してキャパシター２０に電荷が転送される。
【００７７】
基準電圧発生回路２１Ｂ、キャパシター２０、Ｐチャネルトランジスター２８およびノンインバーティングバッファー３０’からなる部分の回路構成は上記第４実施形態と同様である。本実施形態においても上記第４実施形態と同様な効果が得られる。
【００７８】
＜他の実施形態＞
以上、この発明の第１〜第５実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
【００７９】
（１）第１実施形態では、発振停止検出回路を時計に適用した。しかし、この発明による発振停止検出回路の適用範囲はこれに限定されるものではなく、携帯電話、ＰＤＡ（Personal Digital Assistant）等、発振回路を搭載した時計以外の多くの電子機器に適用可能である。
【００８０】
（２）上記各実施形態では、ミラー用電界効果トランジスターに出力電流を供給する定電流源として、ゲートおよびソースが互いに接続されたデプレッション型トランジスターを使用した。しかし、かかる定電流源は、このような構成に限定されるものではない。例えばスイッチング用電界効果トランジスターがＰチャネルトランジスターである場合には、同じ導電型のＰチャネルトランジスターを使用した定電流源を設け、この定電流源の出力電流をミラー用電界効果トランジスターに供給し、このミラー用電界効果トランジスターのゲート電圧を基準電圧Ｖｒｅｆとして放電用電界効果トランジスターのゲートに供給すればよい。
【００８１】
図１１はそのような定電流源を含む基準電圧発生回路の構成例を示す回路図である。図１１において、Ｐチャネルトランジスター４１および４３の各々のソースは、電源ＶＤＤに接続され、各々のゲートは、Ｐチャネルトランジスター４１のドレインに接続されている。このＰチャネルトランジスター４１のドレインと接地線との間には抵抗４２が介挿されている。一方、Ｐチャネルトランジスター４３のドレインは、ミラー用電界効果トランジスターであるＮチャネルトランジスター４４のゲートおよびドレインに接続されており、このＮチャネルトランジスター４４のソースは接地されている。
【００８２】
この基準電圧発生回路では、Ｐチャネルトランジスター４１および４３と抵抗４２からなる回路が定電流源を構成しており、この定電流源の出力電流がミラー用電界効果トランジスターであるＮチャネルトランジスター４４に供給される。
【００８３】
この態様において、放電用電界効果トランジスターには、Ｐチャネルトランジスター４３のドレイン電流に比例した放電電流が流れる。従って、スイッチング用電界効果トランジスターであるＰチャネルトランジスターのドレイン電流が増加（減少）するときには、放電電流も増加（減少）する。従って、上記各実施形態と同様な効果が得られる。
また、上述した実施形態および変形例の発振停止検出回路は、ＩＣなどの半導体装置の一部又は全部として形成されてもよい。
【符号の説明】
【００８４】
１……発振回路、２……高周波分周回路、３……中低周波分周回路、４……制御信号生成回路、５……モーター駆動回路、６……定電圧発生回路、７……発振停止検出回路、８……リセット信号生成回路、１０，１０Ｂ，１０Ｃ……電荷転送回路、１１，１２……Ｐチャネルトランジスター（スイッチング用電界効果トランジスター）、１１Ｂ，１２Ｂ，１６……Ｎチャネルトランジスター（スイッチング用電界効果トランジスター）、２１，２１Ａ，２１Ｂ……基準電圧発生回路、２２……デプレッション型Ｐチャネルトランジスター、２３，２４……Ｎチャネルトランジスター（ミラー用電界効果トランジスター）、２０……キャパシター、２６，２７……Ｎチャネルトランジスター（放電用電界効果トランジスター）、３０……インバーター（発振状態判別手段）、３０’……ノンインバーティングバッファー（発振状態判別手段）、３１……Ｐチャネルトランジスター、３２……Ｎチャネルトランジスター。
【技術分野】
【０００１】
この発明は、発振回路の発振停止を検出する発振停止検出回路およびこの発振停止検出回路を備えた半導体装置、時計、電子機器に関する。
【背景技術】
【０００２】
時計等の発振回路を内蔵した電子機器では、発振回路が正常に発振しているときには、レギュレーターから発振回路に供給する電源電圧を低下させて低消費電力化を図り、発振回路の発振が停止したときには、不安定な動作を回避するためにシステムをリセットするとともに、発振回路の発振を再開させるために発振回路に供給する駆動電圧を高める、といった制御が求められる。このような制御を可能にするため、この種の電子機器には、発振回路の発振の停止を検出する発振停止検出回路が設けられる。この発振停止検出回路に関する技術文献として、特許文献１および２がある。
【０００３】
特許文献１に開示された発振停止検出回路は、キャパシターと、発振回路の出力信号から生成される制御信号に従ってスイッチング動作してキャパシターに電荷を転送するスイッチング手段と、キャパシターの充電電荷を放電させるための抵抗と、キャパシターの充電電圧が基準レベル以上か否かにより発振回路の発振状態を判別する発振状態判別手段とを有する。ここで、スイッチング手段としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属酸化膜半導体構造の電界効果トランジスターであり、以下では単にトランジスターという。）が用いられている。この構成において、発振回路が正常に発振している状況では、所定周波数の制御信号がスイッチング手段に与えられるため、放電用抵抗の放電電流を越える充電電流がスイッチング手段を介してキャパシターに供給される。このため、キャパシターの充電電圧が基準レベルを越え、発振回路が発振している旨を示す発振状態判別信号が発振状態判別手段から得られる。これに対し、発振回路の発振が停止した状況では、所定周波数の制御信号がスイッチング手段に与えられないため、キャパシターに対する充電電流の供給が途絶え、キャパシターの充電電圧が基準レベルを下回り、発振停止を示す発振状態判別信号が発振状態判別手段から得られる。
【０００４】
特許文献２に開示された発振停止検出回路では、上記キャパシターの充電電荷を放電させるための放電用素子として、トランジスターが用いられている。このトランジスターは、発振回路に対する電源電圧を発生するレギュレーターによって出力される基準電圧ＶＲＥＦがゲートに与えられており、定電流源として機能する（特許文献２の図３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−８１５１４号
【特許文献２】特許第４４５９６６３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した発振停止検出回路が発振回路の発振状態を正常に検出するためには、スイッチング動作していないスイッチング手段を介してキャパシターに流れ込むＯＦＦ電流と、スイッチング動作しているスイッチング手段を介してキャパシターに流れ込むＯＮ電流と、キャパシターから放電用素子を介して流出する放電電流とが適切なバランスを維持している必要がある。しかしながら、上述した特許文献１および２に開示の技術は、トランジスターや抵抗の製造ばらつきや製品の周囲温度の変化の影響により、上記各電流のバランスが崩れ易い。このため、所期の性能を持った発振停止検出回路を得るために、厳しいプロセスコントロールを行ってトランジスターや抵抗の製造ばらつきを小さく抑える必要があり、製品を安価に製造することが困難であるという問題があった。
【０００７】
この発明は、以上説明した事情に鑑みてなされたものであり、難しいプロセスコントロールを必要とせず、所期の性能を持ったものを安価に製造することができる発振停止検出回路およびこの発振停止検出回路を備えた半導体装置、時計、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、発振回路の出力信号から生成される制御信号に従ってスイッチング動作することにより電荷を転送するスイッチング用電界効果トランジスターと、前記スイッチング用電界効果トランジスターを介して転送される電荷が充電されるキャパシターと、前記キャパシターの充電電荷を放電させる放電手段と、前記キャパシターの充電電圧を２値化し、前記発振回路が発振しているか停止しているかを示す発振状態判別信号を出力する発振状態判別手段とを具備し、前記放電手段が、前記キャパシターに蓄積された電荷を放電させる放電用電界効果トランジスターと、前記放電用電界効果トランジスターとともにカレントミラーを構成するミラー用電界効果トランジスターと、前記スイッチング用電界効果トランジスターと同じ導電型を有し、ドレイン電流を前記ミラー用電界効果トランジスターのゲートおよびドレインの共通接続点に供給する電界効果トランジスターにより構成された定電流源とを具備することを特徴とする発振停止検出回路を提供する。
【０００９】
この発振停止検出回路において、放電用電界効果トランジスターには、定電流源の出力電流に比例した放電電流が流れる。ここで、定電流源は、スイッチング用電界効果トランジスターと同じ導電型の電界効果トランジスターにより構成されている。従って、製造ばらつきまたは周囲温度等の使用条件の変更により、ＯＦＦ状態のスイッチング用電界効果トランジスターを介してキャパシターに供給されるＯＦＦ電流やＯＮ状態のスイッチング用電界効果トランジスターを介してキャパシターに供給されるＯＮ電流が増加（減少）するときには、キャパシターから放電用電界効果トランジスターを介して流れる放電電流も増加（減少）する。このように、この発明に係る発振停止検出回路では、スイッチング用電界効果トランジスターを介して流れるＯＦＦ電流およびＯＮ電流と放電用電界効果トランジスターの放電電流とのバランスが製造ばらつきや使用条件の変更の影響を受け難い。従って、難しいプロセス条件のコントロールを必要とせず、所期の性能を持った発振停止検出回路を安価に製造することができる。
【００１０】
好ましい態様では、前記定電流源がソースおよびゲートが互いに接続されたデプレッション型電界効果トランジスターにより構成されている。この態様は、定電流源を構成するための電界効果トランジスターに一定のゲートおよびソース間電圧を与えるための定電圧源を設ける必要がなく、デプレッション型電界効果トランジスターのみにより定電流源を構成することができる利点がある。
【００１１】
他の好ましい態様では、前記デプレッション型電界効果トランジスターは、当該デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号が前記スイッチング用電界効果トランジスターのＯＦＦ電流の温度係数の符号と同じになる範囲内の閾値電圧を有する。
【００１２】
この態様では、デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号がスイッチング用電界効果トランジスターのＯＦＦ電流の温度係数の符号と同じであるので、スイッチング用電界効果トランジスターのＯＦＦ電流と放電用電界効果トランジスターの放電電流とのバランスの周囲温度の変化に対する安定性をさらに高めることができる。
【００１３】
他の好ましい態様において、発振停止検出回路は、前記放電用電界効果トランジスターとして、直列接続された２段以上の放電用電界効果トランジスターを具備し、前記ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続され、各々のゲート電圧を前記２段以上の放電用電界効果トランジスターの各ゲートに供給する２段以上のミラー用電界効果トランジスターを具備する。
【００１４】
発振停止検出回路の電源電圧が高くなると、放電用電界効果トランジスターのドレイン電流にチャネル長変調効果の影響が現れ、キャパシターから流出する放電電流が大きくなる場合がある。しかしながら、この態様では、直列接続された２段以上の放電用電界効果トランジスターの各々のドレインおよびソース間電圧を小さくし、チャネル長変調効果が現れ難い領域において各放電用電界効果トランジスターを動作させることができる。従って、放電用電界効果トランジスターを経由したキャパシターの放電電流が過度に大きくなるのを防止することができる。
【００１５】
他の好ましい態様において、前記発振状態判別手段は、前記スイッチング用電界効果トランジスターと同じ導電型を有し、前記キャパシターの充電電圧がゲートに与えられる第１の電界効果トランジスターと、前記放電用電界効果トランジスターと同じ導電型を有し、前記放電用電界効果トランジスターに対するゲート電圧がゲートに与えられる第２の電界効果トランジスターとを高電位側電源線および低電位側電源線間に直列に介挿してなり、前記第１および第２の電界効果トランジスターの共通接続点から前記発振状態判別信号を出力する。
【００１６】
この態様では、製造ばらつきまたは周囲温度等の使用条件の変更により、スイッチング用電界効果トランジスターのドレイン電流が増加（減少）するときには、キャパシターから放電用電界効果トランジスターを介して流れる放電電流も増加（減少）し、これとゲート電圧を同じくする第２の電界効果トランジスターに流れるドレイン電流も増加（減少）する。一方、第１の電界効果トランジスターは、スイッチング用電界効果トランジスターと同じ導電型を有するので、製造ばらつきまたは周囲温度等の使用条件の変更の影響は、スイッチング用電界効果トランジスターと第１の電界効果トランジスターの両方に等しく現れる。従って、第１の電界効果トランジスターおよび第２の電界効果トランジスターからなる発振状態判定手段の論理スレッショルドは、製造ばらつきまたは周囲温度等の使用条件の変更に対して安定した電圧値となる。
【００１７】
この発明は、以上述べた発振停止検出回路が形成されてなる半導体装置として実施され得る。
【００１８】
また、この発明は、発振回路と、電源と、上述した各発振停止検出回路のいずれかと、前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段とを具備することを特徴とする時計またはその他の電子機器として実施され得る。
【００１９】
これらの時計または電子機器によれば、発振停止検出回路の電気的特性が製造ばらつきや使用条件の変更の影響を受け難い。従って、動作の安定した時計または電子機器を高歩留まりで製造することができる。
【図面の簡単な説明】
【００２０】
【図１】この発明による発振停止検出回路の適用例である電子時計の時計回路の構成を示すブロック図である。
【図２】この発明の第１実施形態である発振停止検出回路の構成を示す回路図である。
【図３】同実施形態における発振状態判別手段の構成を示す回路図である。
【図４】同実施形態の動作を示すタイムチャートである。
【図５】同実施形態におけるデプレッション型Ｐチャネルトランジスターの閾値電圧の適正範囲を説明する図である。
【図６】この発明の第２実施形態である発振停止検出回路の構成を示す回路図である。
【図７】同実施形態において、基準電圧を発生するＮチャネルトランジスターおよび基準電圧がゲートに与えられる放電手段としてのＮチャネルトランジスターを複数段直列接続する理由を説明する図である。
【図８】この発明の第３実施形態である発振停止検出回路における発振状態判別手段の構成を示す回路図である。
【図９】この発明の第４実施形態である発振停止検出回路の構成を示す回路図である。
【図１０】この発明の第５実施形態である発振停止検出回路の構成を示す回路図である。
【図１１】この発明の各実施形態における基準電圧発生回路の他の構成例を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照し、この発明の実施形態について説明する。
【００２２】
＜この発明の実施形態の適用例＞
図１はこの発明による発振停止検出回路の適用例である電子時計の時計回路の構成を示すブロック図である。図１において、発振回路１は、水晶等の振動子を振動させて発振し、所定周波数の信号を出力する回路である。高周波分周回路２および中低周波分周回路３は、発振回路１の出力信号を順次分周し、各種の周波数の分周信号を出力する回路である。
【００２３】
制御信号生成回路４は、高周波分周回路２および中低周波分周回路３から得られる各種の分周信号に基づいて、時計回路内の各部を制御するための各種の制御信号を生成する回路である。モーター駆動回路５は、制御信号生成回路４から出力される所定の制御信号に従って、運針駆動等のためのモーターを駆動する回路である。
【００２４】
定電圧発生回路６は、図示しないバッテリーから与えられる電源電圧に基づいて、発振回路１および時計回路内の他の回路に対して駆動電圧を出力する回路である。この定電圧発生回路６は、出力する駆動電圧の大きさの制御が可能な構成となっている。
【００２５】
この発明の実施形態である発振停止検出回路７は、制御信号生成回路４が高周波分周回路２からの分周信号に基づいて生成する制御信号ＳＡおよびＳＢに基づいて、発振回路１が発振しているか停止しているかを示す発振状態判別信号ＤＥＴを生成する回路である。
【００２６】
リセット信号生成回路８は、発振回路１の発振が停止していることを示す発振状態判別信号ＤＥＴが出力されたとき、リセット信号ＲＥＳをアクティブレベルとし、発振回路１が発振していることを示す発振状態判別信号が出力されたとき、リセット信号ＲＥＳを非アクティブレベルとする回路である。
【００２７】
以上の構成において、定電圧発生回路６は、リセット信号ＲＥＳが非アクティブレベルである場合（すなわち、発振回路１が発振している場合）には、消費電力を抑えるために、発振回路１および高周波分周回路２に供給する駆動電圧を低下させ、リセット信号ＲＥＳがアクティブレベルである場合（すなわち、発振回路１の発振が停止している場合）には、発振回路１の発振を再開させるために、発振回路１および高周波分周回路２に供給する駆動電圧を高い電圧に切り換える。
【００２８】
中低周波分周回路３、制御信号生成回路４およびモーター駆動回路５は、リセット信号ＲＥＳが非アクティブレベルである場合には、通常の動作を行うが、リセット信号ＲＥＳがアクティブレベルである場合には、リセット状態となる。これは、発振回路１の発振が停止している旨の発振状態判別信号ＤＥＴが出力され、リセット信号ＲＥＳがアクティブレベルとなっている状況では、発振回路１の出力信号の周波数が不安定であるため、中低周波分周回路３、制御信号生成回路４およびモーター駆動回路５の動作を継続すると、時計回路全体としての動作が不安定になるからである。但し、制御信号生成回路４内の制御信号ＳＡ及びＳＢを生成する回路部は、リセット状態とならないように構成されている。このため、発振停止状態において制御信号生成回路４は、制御信号ＳＡ及びＳＢを生成する回路部を除いてリセット状態となるが、発振が再開した時にも当該回路部は動作しており制御信号ＳＡ及びＳＢを生成することができる。
【００２９】
＜第１実施形態＞
図２はこの発明の第１実施形態である発振停止検出回路の構成を示す回路図である。図２において、電荷転送回路１０は、スイッチング用電界効果トランジスターとしてのＰチャネルトランジスター１１および１２と、キャパシター１３とにより構成されている。
【００３０】
ここで、Ｐチャネルトランジスター１１のソースは高電位側電源線を介して電源ＶＤＤに接続され、Ｐチャネルトランジスター１２のソースはＰチャネルトランジスター１１のドレインに接続されている。そして、Ｐチャネルトランジスター１１および１２の各ゲートには、制御信号ＳＡおよびＳＢが各々供給される。これらの制御信号ＳＡおよびＳＢは、前掲図１の制御信号生成回路４が高周波分周回路２または中低周波分周回路３からの分周信号に基づいて生成する回路であり、一方がＨレベルである期間は他方がＬレベルとなり、一方がＬレベルである期間は他方がＨレベルとなる相補対称な信号である。キャパシター１３は、Ｐチャネルトランジスター１２のソースおよびＰチャネルトランジスター１１のドレインの接続点と、低電位側電源線である接地線（接地電位ＶＳＳ）との間に介挿されている。
【００３１】
この電荷転送回路１０において、Ｐチャネルトランジスター１１および１２は、電荷の移動／遮断を制御するためのスイッチング手段として働く。さらに詳述すると、制御信号ＳＡがＬレベル、制御信号ＳＢがＨレベルの期間は、Ｐチャネルトランジスター１１がＯＮ状態、Ｐチャネルトランジスター１２がＯＦＦ状態となり、電源ＶＤＤからキャパシター１３へＰチャネルトランジスター１１を介して電荷が移動する一方、キャパシター１３からＰチャネルトランジスター１２のドレイン側への電荷の移動は遮断される。これに対し、制御信号ＳＡがＨレベル、制御信号ＳＢがＬレベルの期間は、Ｐチャネルトランジスター１１がＯＦＦ状態、Ｐチャネルトランジスター１２がＯＮ状態となり、電源ＶＤＤからキャパシター１３へのＰチャネルトランジスター１１を介した電荷の移動が遮断される一方、キャパシター１３からＰチャネルトランジスター１２のドレイン側への電荷の移動が行われる。
【００３２】
キャパシター２０は、一方の電極が電荷転送回路１０のＰチャネルトランジスター１２のドレインに接続され、他方の電極が接地されている。このキャパシター２０には、電荷転送回路１０を介して転送される電荷が充電される。
【００３３】
インバーター３０は、例えば図３に示すようなＰチャネルトランジスター３１およびＮチャネルトランジスター３２を電源ＶＤＤおよび接地ＶＳＳ間に直列接続してなるＣＭＯＳ（Complement MOS；相補対称型ＭＯＳ）構成のインバーターである。このインバーター３０は、キャパシター２０の充電電圧ＶＣを２値化することにより発振状態判別信号ＤＥＴを出力する発振状態判別手段である。すなわち、インバーター３０は、充電電圧ＶＣが論理スレッショルドを上回っている場合に、発振回路１が発振している旨を示すＬレベルの発振状態判別信号ＤＥＴを出力し、充電電圧ＶＣが論理スレッショルドを下回っている場合は、発振回路１が停止している旨を示すＨレベルの発振状態判別信号ＤＥＴを出力する。
【００３４】
本実施形態において、キャパシター２０の充電電荷を放電させる放電手段は、基準電圧発生回路２１と、ドレインおよびソースがキャパシター２０の両電極に各々接続され、放電用電界効果トランジスターとして機能するＮチャネルトランジスター２６とにより構成されている。
【００３５】
基準電圧発生回路２１は、Ｎチャネルトランジスター２６のゲートに対して基準電圧Ｖｒｅｆを出力する回路であり、デプレッション型Ｐチャネルトランジスター２２と、ミラー用電界効果トランジスターとしてのＮチャネルトランジスター２３とにより構成されている。ここで、デプレッション型Ｐチャネルトランジスター２２は、ソースおよびゲートが電源ＶＤＤに接続されている。また、Ｎチャネルトランジスター２３は、ドレインおよびゲートがデプレッション型Ｐチャネルトランジスター２２のドレインに接続され、ソースが接地されている。そして、デプレッション型Ｐチャネルトランジスター２２のドレインとＮチャネルトランジスター２３のドレインおよびゲートとの共通接続点に発生する電圧が基準電圧ＶｒｅｆとしてＮチャネルトランジスター２６のゲートに供給される。
【００３６】
以上の構成において、デプレッション型Ｐチャネルトランジスター２２には、０Ｖのゲートおよびソース間電圧が与えられる。従って、デプレッション型Ｐチャネルトランジスター２２には、その閾値電圧の２乗に比例した定電流が流れ、この定電流がＮチャネルトランジスター２３に流れ込む。このＮチャネルトランジスター２３とＮチャネルトランジスター２６は、カレントミラーを構成している。従って、Ｎチャネルトランジスター２６は、デプレッション型Ｐチャネルトランジスター２２の閾値電圧の２乗に比例した電流値の定電流源として機能する。
【００３７】
図４は、本実施形態による発振停止検出回路の各部の波形を示すタイムチャートである。この図には、発振回路１の発振が停止した状態から、発振回路１が発振している状態へと移行し、その後再び発振回路１の発振が停止した状態へと移行する場合の各部の波形が例示されている。
発振回路１の発振が停止した状態では、制御信号ＳＡおよびＳＢの変化がなく、図示の例では、制御信号ＳＡがＬレベル、制御信号ＳＢがＨレベルとなっている。このため、電荷転送回路１０では、Ｐチャネルトランジスター１１または１２の一方（図示の例ではＰチャネルトランジスター１１）がＯＮ状態を維持し、他方（図示の例ではＰチャネルトランジスター１２）がＯＦＦ状態を維持する。この状態では、電荷転送回路１０を介したキャパシター２０への電荷の転送は行われないため、キャパシター２０の充電電圧ＶＣは０Ｖとなる。従って、インバーター３０は、発振回路の発振が停止している旨を示すＨレベルの発振状態判別信号ＤＥＴを出力する。
【００３８】
発振回路１の発振が開始されると、交互にＬレベルとなる周期的な制御信号ＳＡおよびＳＢが発生される。制御信号ＳＡがＨレベル、制御信号ＳＢがＬレベルとなる期間では、電荷転送回路１０においてＰチャネルトランジスター１１がＯＦＦ態、Ｐチャネルトランジスター１２がＯＮ状態となる。従って、キャパシター１３に充電された電荷がＰチャネルトランジスター１２を介してキャパシター２０に転送され、キャパシター２０の充電が行われる。この期間は、電荷転送回路１０を介してキャパシター２０に与えられる充電電流がＮチャネルトランジスター２６を介して流れるキャパシター２０の放電電流を上回り、キャパシター２０の充電電圧ＶＣが上昇する。また、制御信号ＳＡがＬレベル、制御信号ＳＢがＨレベルである期間、電荷転送回路１０では、Ｐチャネルトランジスター１１がＯＮ状態、Ｐチャネルトランジスター１２がＯＦＦ状態となり、Ｐチャネルトランジスター１２を介したキャパシター２０への電荷の転送は行われない。従って、この期間は、Ｎチャネルトランジスター２６を介したキャパシター２０の充電電荷の放電が支配的となり、キャパシター２０の充電電圧ＶＣは低下する。
【００３９】
本実施形態では、電荷転送回路１０を介してキャパシター２０に供給される充電電流の制御信号ＳＡおよびＳＢの１周期を通じての平均値がＮチャネルトランジスター２６を介して流れる放電電流よりも大きくなるように、Ｐチャネルトランジスター１１、１２およびＮチャネルトランジスター２６のトランジスターサイズが決定されている。従って、キャパシター２０の充電電圧ＶＣは、概ね前者の充電電流の平均値と後者の放電電流との差分に比例した勾配で上昇してゆく。
【００４０】
そして、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０を越えると、インバーター３０は発振回路が発振している旨を示すＬレベルの発振状態判別信号ＤＥＴを出力する。その後、制御信号ＳＡおよびＳＢがスイッチングしている期間は、Ｐチャネルトランジスター１１および１２のスイッチング動作によりＮチャネルトランジスター２６経由の放電電流を上回る充電電流がキャパシター２０に供給される。この間、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０以上の電圧値を維持するため、発振状態判別信号ＤＥＴはＬレベルを維持する。
【００４１】
その後、発振回路１の発振が停止し、制御信号ＳＡおよびＳＢのスイッチングがなくなると、Ｐチャネルトランジスター１１および１２のスイッチング動作が停止する。この結果、僅かなＰチャネルトランジスター１１または１２のＯＦＦ電流がキャパシター２０に供給される一方、このＯＦＦ電流を上回る放電電流がキャパシター２０からＮチャネルトランジスター２６を介して流出する。このため、キャパシター２０の充電電圧ＶＣは、Ｎチャネルトランジスター２６を経由した放電電流とＰチャネルトランジスター１１または１２のＯＦＦ電流との差分に比例した勾配で減衰する。そして、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０を下回ると、インバーター３０は、発振回路１の発振が停止した旨を示すＨレベルの発振状態判別信号ＤＥＴを出力する。
以上が本実施形態による発振停止検出回路の動作である。
【００４２】
次に従来技術と対比しつつ本実施形態の効果を説明する。最初に、発振停止検出回路の動作を適正なものにするための条件について説明する。まず、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流は放電用電界効果トランジスターであるＮチャネルトランジスター２６の放電電流よりも小さい必要がある（第１の条件）。仮にスイッチング動作していない状態のＰチャネルトランジスター１１、１２を介してキャパシター２０に流れ込むＯＦＦ電流がＮチャネルトランジスター２６の放電電流よりも大きいと、発振回路１の発振が停止して制御信号ＳＡ、ＳＢが止まった状態においても、放電電流を上回るＯＦＦ電流がキャパシター２０に流れ込む。このため、常時、キャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドＶｔｈ３０を上回った状態となり、発振回路１の発振が停止しても、発振が停止している旨の発振状態判別信号ＤＥＴが出力されないという問題が発生する。このような問題を発生させないためにも、スイッチング用電界効果トランジスターのＯＦＦ電流は放電用電界効果トランジスターの放電電流よりも小さい必要がある。
【００４３】
次に、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流は放電用電界効果トランジスターであるＮチャネルトランジスター２６の放電電流に対して極端に小さいものであってはならない（第２の条件）。この条件を換言すれば、放電電流はＯＦＦ電流に対して極端に大きいものであってはならない。制御信号ＳＡ、ＳＢのスイッチングが止まると、キャパシター２０の充電電圧ＶＣは、放電用電界効果トランジスターの放電電流とスイッチング用電界効果トランジスターのＯＦＦ電流との差分に比例した勾配で低下する。従って、第２の条件が満たされないとすると、例えば時計の落下等の原因によってバッテリーの出力電圧にチャタリングが発生し、制御信号ＳＡ、ＳＢが短時間だけ途絶えたような場合に、その短時間のうちにキャパシター２０の充電電圧ＶＣがインバーター３０の論理スレッショルドを下回る。この場合、発振回路の発振が真に停止していないにも拘わらず、発振が停止した旨の発振状態判別信号ＤＥＴがインバーター３０から出力され、システムがリセットされるという問題が発生する。このような問題を発生させないために、スイッチング用電界効果トランジスターのＯＦＦ電流は放電用電界効果トランジスターの放電電流に対して極端に小さいものであってはならない。
【００４４】
さらにスイッチング動作しているスイッチング用電界効果トランジスターを介してキャパシター２０に供給される充電電流は放電用電界効果トランジスターの放電電流よりも十分に大きくなければならない（第３の条件）。制御信号ＳＡ、ＳＢのスイッチングが開始されると、キャパシター２０の充電電圧ＶＣは、スイッチング用電界効果トランジスターのＯＮ電流の時間平均から放電用電界効果トランジスターの放電電流を差し引いた電流に比例した勾配で上昇する。従って、第３の条件が満たされないとすると、発振回路１の発振が開始されても、キャパシター２０の充電電圧ＶＣが立ち上がらず、発振回路１が発振している旨の発振状態判別信号ＤＥＴが出力されない不具合、またはキャパシター２０の充電電圧ＶＣが立ち上がるのに時間が掛かり、発振回路１が発振している旨の発振状態判別信号ＤＥＴが出力されるのに時間が掛かる不具合が発生する。また、第２の条件が満たされないと、発振回路１が発振している状態において、キャパシター２０の充電電圧ＶＣが発振状態判別手段であるインバーター３０の論理スレッショルドＶｔｈ３０から十分に離れた電圧を維持しないので、発振状態判別信号ＤＥＴが不安定になる。また、キャパシター２０の充電電圧ＶＣが発振状態判別手段の論理スレッショルドＶｔｈ３０に近いと、発振状態判別手段が図３に示すようなＣＭＯＳインバーターにより構成されている場合においてＣＭＯＳインバーターに流れる貫通電流が増え、消費電力が大きくなる。こういった問題を生じさせないために、スイッチング用電界効果トランジスターを介してキャパシター２０に供給される充電電流は放電用電界効果トランジスターの放電電流よりも十分に大きくなければならない。
【００４５】
上述した特許文献１および２に開示の技術では、これらの第１〜第３の条件を満たす発振停止検出回路を得るために、厳しいプロセスコントロールを行うことが必要になる。以下、その理由を述べる。
【００４６】
まず、特許文献１の発振停止検出回路では、キャパシター２０の充電電荷を放電させるための放電用素子として、抵抗が使用されている。ここで、発振停止検出回路の消費電力を低く抑えるためには、放電用抵抗の抵抗値を充分に高くする必要がある。このような抵抗値の高い放電用抵抗を例えば拡散抵抗により実現すると、チップ内における放電用抵抗の占有面積が大きくなり、発振停止検出回路を搭載するチップが高価になるという問題がある。この場合、放電用抵抗を多結晶シリコン等の比較的抵抗の大きな真性半導体により実現することも可能であるが、真性半導体による抵抗は製造ばらつきが大きいという問題がある。
【００４７】
また、特許文献１の発振停止検出回路において、電界効果トランジスターを形成するための製造工程と、放電用抵抗（拡散抵抗または真性半導体による抵抗）を形成するための製造工程は同じではない。従って、同一チップ内のものであったとしても電界効果トランジスターの電気的特性と放電用抵抗の電気的特性との間に相関はなく、スイッチング用電界効果トランジスターのＯＦＦ電流、ＯＮ電流が大きくなる方向にばらついたとしても、放電用抵抗の放電電流が同様に大きくなる方向にばらつくとは限らない。このため、製造ばらつきによって、発振停止検出回路が上記第１〜第３の条件を満たさなくなる可能性がある。
【００４８】
特許文献２の発振停止検出回路では、放電用素子として、電界効果トランジスターが用いられている。しかしながら、この特許文献２の発振停止検出回路では、スイッチング用電界効果トランジスターとしてＮチャネルトランジスターが用いられ、放電用電界効果トランジスターとしてＰチャネルトランジスターが用いられている（特許文献２の図３のＮチャネルトランジスター１３、Ｐチャネルトランジスター１５参照）。ここで、Ｎチャネルトランジスターを形成するための製造工程とＰチャネルトランジスターを形成するための製造工程は同じではないので、スイッチング用電界効果トランジスターとしてのＮチャネルトランジスターのＯＦＦ電流、ＯＮ電流が増加する方向にばらついたとしても、放電用電界効果トランジスターとしてのＰチャネルトランジスターを介して流れる放電電流が増加する方向にばらつくとは限らない。
【００４９】
また、特許文献２に開示の技術では、レギュレーターが内蔵の抵抗の電圧降下に基づいて、放電用電界効果トランジスターであるＰチャネルトランジスターのゲートに供給する基準電圧を生成している。このレギュレーターが内蔵している抵抗は、発振停止検出回路のＮチャネルトランジスターやＰチャネルトランジスターとは別個の製造工程により製造されるものである。
【００５０】
従って、特許文献２に開示の技術では、Ｐチャネルトランジスターを介して流れる放電電流の大きさが、Ｐチャネルトランジスター自体の電気的特性の製造ばらつきのみならず、レギュレーター内の抵抗の製造ばらつきの影響をも受け、しかも、このレギュレーター内の抵抗の電気的特性とＰチャネルトランジスターの電気的特性の間に相関はない。従って、特許文献２に開示の技術では、特許文献１に開示の技術に比べて、上記第１〜第３の条件を満足させることがさらに難しい。
【００５１】
また、特許文献２に開示の装置において、放電用電界効果トランジスターの放電電流は、発振回路を駆動するためにレギュレーターが出力する基準電圧に依存する。ここで、発振回路を極力低い消費電力で動作させるのに最適な基準電圧と、発振停止検出回路の放電電流を最適なものにすることが可能な基準電圧は異なることが多く、発振回路および発振停止検出回路の両方の特性を共通の基準電圧により最適化するのは困難である。
【００５２】
これに対し、本実施形態では、基準電圧発生回路２１の定電流源として、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１および１２と、同じ導電型のデプレッション型Ｐチャネルトランジスター２２が使用されている。そして、このデプレッション型Ｐチャネルトランジスター２２のドレイン電流が流れ込むミラー用電界効果トランジスターであるＮチャネルトランジスター２３と、放電用電界効果トランジスターであるＮチャネルトランジスター２６がカレントミラーを構成している。
【００５３】
従って、製造ばらつきまたは周囲温度等の使用条件の変更により、スイッチング用電界効果トランジスターを介してキャパシター２０に供給されるＯＦＦ電流、ＯＮ電流が増加（減少）するときには、キャパシター２０から放電用電界効果トランジスターを介して流れる放電電流も増加（減少）する。
【００５４】
従って、理想的な製造条件および使用条件において、スイッチング用電界効果トランジスターのＯＦＦ電流およびＯＮ電流、放電用電界効果トランジスターの放電電流が上記第１〜第３の条件が満たすように、発振停止検出回路を構成する各トランジスターの閾値電圧やトランジスターサイズを決定しておけば、製造ばらつきが発生し、あるいは使用条件が変化した場合でも、上記第１〜第３の条件を満足させ、発振停止検出回路を正常に動作させることができる。
【００５５】
また、本実施形態によれば、放電用電界効果トランジスターであるＮチャネルトランジスター２６のゲートに供給する基準電圧Ｖｒｅｆを、発振回路１に駆動電圧を供給する定電圧発生回路６ではなく、発振停止検出回路内の基準電圧発生回路２１が発生している。従って、発振回路１の駆動電圧の最適化とは独立して放電用電界効果トランジスターの放電電流を最適化することができる。
【００５６】
ところで、周囲温度が変化する状況において本実施形態による発振停止検出回路が使用される場合には、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流の温度係数の符号と、放電用電界効果トランジスターの放電電流を決定するデプレッション型Ｐチャネルトランジスター２２のドレイン電流の温度係数の符号が同じになるようにすることが好ましい。そのためには、デプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈの目標値を適切な範囲内に選ぶことが好ましい。
【００５７】
図５はデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈの適正範囲を説明する図である。図５において、横軸はデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈであり、縦軸は、図２に示すようにデプレッション型Ｐチャネルトランジスター２２を用いて基準電圧発生回路２１を構成した場合において、周囲温度が２５℃であるときのデプレッション型Ｐチャネルトランジスター２２のドレイン電流ＩＤに対する周囲温度が７５℃であるときのドレイン電流ＩＤの変化率である。
【００５８】
ここで、電界効果トランジスターは、周囲温度が上昇すると、閾値電圧が低下する一方、キャリア移動度が低下して電流増幅率βが低下する。そして、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流は、前者の閾値の変化が支配的であり、周囲温度が上昇するのに従って大きくなる。すなわち、Ｐチャネルトランジスター１１、１２のＯＦＦ電流の温度係数は正となる。
【００５９】
一方、デプレッション型Ｐチャネルトランジスター２２のドレイン電流ＩＤに関しては、周囲温度の上昇による閾値電圧の低下と、周囲温度の上昇によるキャリア移動度の低下の両方が支配的であり、いずれの要因が強く働くかはデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈに依存する。図５に示すように、閾値電圧Ｖｔｈが高い領域では、デプレッション型Ｐチャネルトランジスター２２において周囲温度の上昇によるキャリア移動度の低下がドレイン電流ＩＤに強く関与し、ドレイン電流ＩＤの温度係数は負になる。しかし、閾値電圧Ｖｔｈをある閾値電圧Ｖｔｈ０よりも低くすると、閾値電圧Ｖｔｈの低下がドレイン電流ＩＤに強く関与するようになり、ドレイン電流ＩＤの温度係数は負から正に転じる。
【００６０】
そこで、本実施形態では、発振停止検出回路の製造時におけるデプレッション型Ｐチャネルトランジスター２２の閾値電圧Ｖｔｈの目標値を、このドレイン電流ＩＤの温度係数が負から正に転じる閾値電圧Ｖｔｈ０よりも低い領域（ドレイン電流ＩＤの温度特性の傾きが正である領域）内の閾値電圧とする。
【００６１】
このようにすることで、システム動作保証温度範囲において、スイッチング用電界効果トランジスターであるＰチャネルトランジスター１１、１２のＯＦＦ電流と、放電用電界効果トランジスターの放電電流を決定するデプレッション型Ｐチャネルトランジスター２２のドレイン電流との関係を同じに保つことができ、発振停止検出回路を安定に動作させることができる。
【００６２】
＜第２実施形態＞
図６はこの発明の第２実施形態である発振停止検出回路の構成を示す回路図である。二次電池を電源とする電子機器等、電源電圧が変動する電子機器に発振停止検出回路が搭載される場合、以下説明するように放電用電界効果トランジスターの放電電流が電源電圧の上昇により過度に大きくなる場合がある。
【００６３】
図７は、上記第１実施形態（図２）における放電用電界効果トランジスターのドレイン電流特性を例示する図である。この図において、横軸は放電用電界効果トランジスターであるＮチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳ（すなわち、キャパシター２０の充電電圧ＶＣ）、縦軸はＮチャネルトランジスター２６のドレイン電流ＩＤである。
【００６４】
理想的には、Ｎチャネルトランジスター２６のドレイン電流ＩＤは、ドレインおよびソース間電圧ＶＤＳを増加させていったとき、破線で示すように飽和する。しかし、ドレインおよびソース間電圧ＶＤＳが大きくなると、Ｎチャネルトランジスター２６のドレインとＰ型半導体基板との境界に形成される空乏層が厚みを増して、Ｎチャネルトランジスター２６の実効的なチャネル長が短くなるチャネル長変調効果が発生する。このため、飽和領域において、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳが電圧ＶＤＳ＿Ａであるときのドレイン電流ＩＤ＿Ａと、ドレインおよびソース間電圧ＶＤＳが電圧ＶＤＳ＿Ａより大きい電圧ＶＤＳ＿Ｂであるときのドレイン電流ＩＤ＿Ｂとを比べると、後者のドレイン電流ＩＤ＿Ｂの方が前者のドレイン電流ＩＤ＿Ａよりもある量ΔＩＤだけ大きくなる。
【００６５】
ここで、発振回路１が発振しているとき、キャパシター２０は、電源電圧ＶＤＤの近傍のレベルまで充電される。従って、電源電圧ＶＤＤが高い状態において発振停止検出回路が動作すると、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳが高くなり、Ｎチャネルトランジスター２６に過度な電流が流れる。このようにＮチャネルトランジスター２６を介して流れる放電電流が大きくなると、上述した第２または第３の条件が満たされなくおそれがある。
【００６６】
本実施形態は、電源電圧ＶＤＤが高い状況において、このような過度な放電電流が放電用電界効果トランジスターに流れないように、上記第１実施形態に改良を加えたものである。本実施形態による発振停止検出回路（図６）において、放電用電界効果トランジスターとして、直列接続された２段のＮチャネルトランジスター２６および２７がキャパシター２０に対して並列に接続されている。また、基準電圧発生回路２１Ａは、ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続された２段のＮチャネルトランジスター２３および２４を有している。そして、これらのＮチャネルトランジスター２３および２４は、各々のゲート電圧を放電用電界効果トランジスターであるＮチャネルトランジスター２６および２７の各ゲートに供給している。
【００６７】
この構成によれば、Ｎチャネルトランジスター２３のドレインおよびソース間電圧と、Ｎチャネルトランジスター２４のドレインおよびソース間電圧の両方をチャネル長変調効果の少ない共通の電圧ＶＤＳ＿Ａにすることができる。そして、Ｎチャネルトランジスター２４のゲート電圧ＶＤＳ＿ＡがＮチャネルトランジスター２７のゲートに供給され、Ｎチャネルトランジスター２３のゲート電圧２ＶＤＳ＿ＡがＮチャネルトランジスター２６のゲートに供給される。従って、例えばキャパシター２０の充電電圧ＶＣが電圧２ＶＤＳ＿Ａであるときには、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳ＿Ｂ１およびＮチャネルトランジスター２７のドレインおよびソース間電圧ＶＤＳ＿Ｂ２の両方が電圧ＶＤＳ＿Ａとなる。キャパシター２０の充電電圧ＶＣが電圧２ＶＤＳ＿Ａ以上である領域においても、Ｎチャネルトランジスター２６のドレインおよびソース間電圧ＶＤＳ＿Ｂ１およびＮチャネルトランジスター２７のドレインおよびソース間電圧ＶＤＳ＿Ｂ２はほぼ同じ電圧となる。このように放電用電界効果トランジスターであるＮチャネルトランジスター２６および２７は、ドレインおよびソース間電圧が過度に大きくなく、チャネル長変調効果の影響の少ない領域において動作するので、過度な放電電流を流すことはない。
【００６８】
なお、図６ではミラー用電界効果トランジスターおよび放電用電界効果トランジスターの段数を２段としたが、電源電圧ＶＤＤが高くなる場合には、電源電圧ＶＤＤの増加に応じて段数を３段以上に増やしてもよい。
【００６９】
＜第３実施形態＞
図８はこの発明の第３実施形態である発振停止検出回路における発振状態判別手段の構成を示す回路図である。上記第１実施形態では、発振状態判別手段をＰチャネルトランジスター３１およびＮチャネルトランジスター３２からなるＣＭＯＳ構成のインバーター３０とし、このインバーター３０に対してキャパシター２０の充電電圧ＶＣを与えた。ここで、Ｐチャネルトランジスター３１およびＮチャネルトランジスター３２は別々の製造工程において形成されるので、Ｐチャネルトランジスター３１の特性ばらつきとＮチャネルトランジスター３２の特性ばらつきの間に相関はない。従って、インバーター３０の論理スレッショルドがＰチャネルトランジスター３１の特性ばらつきとＮチャネルトランジスター３２の特性ばらつきの影響により変動する可能性がある。このようにインバーター３０の論理スレッショルドが変動すると、その影響により、例えば発振回路が発振を開始してから発振状態判別信号が反転するまでの時間が長くなったり、あるいは制御信号ＳＡ、ＳＢが瞬断したときに発振状態判別信号が反転し易くなるといった不具合が発生し得る。本実施形態はこの点を改善したものである。
【００７０】
本実施形態における発振状態判別手段では、図８に示すように、Ｐチャネルトランジスター３１のゲートのみにキャパシター２０の充電電圧ＶＣが与えられ、Ｎチャネルトランジスター３２のゲートには、基準電圧発生回路２１のＮチャネルトランジスター２３（図２参照）が発生する基準電圧Ｖｒｅｆが与えられる。そして、Ｐチャネルトランジスター３１およびＮチャネルトランジスター３２のドレイン同士の接続点から発振状態判別信号ＤＥＴが出力される。
【００７１】
この態様において、製造ばらつきや使用条件の変更によりＰチャネルトランジスター３１のドレイン電流を増加（減少）させる要因が発生するときには、デプレッション型Ｐチャネルトランジスター２２のドレイン電流に比例した電流となるＮチャネルトランジスター３２のドレイン電流も増加（減少）する。従って、本実施形態における発振状態判別手段の論理スレッショルドは、製造ばらつきや使用条件の変更に対して安定なものとなり、上述した不具合は発生しない。
【００７２】
＜第４実施形態＞
図９はこの発明の第４実施形態である発振停止検出回路の構成を示す回路図である。上記第１実施形態（図２）における電荷転送回路１０では、Ｐチャネルトランジスター１１および１２がスイッチング用電界効果トランジスターとして使用された。これに対し、本実施形態における電荷転送回路１０Ｂは、Ｎチャネルトランジスター１１Ｂおよび１２Ｂがスイッチング用電界効果トランジスターとして使用されている。また、上記第１実施形態では、Ｎチャネルトランジスター２６が放電用電界効果トランジスターとして使用された。これに対し、本実施形態では、放電用電界効果トランジスターとして、Ｐチャネルトランジスター２８がキャパシター２０に並列接続されている。また、上記第１実施形態では、デプレッション型Ｐチャネルトランジスター２２とＮチャネルトランジスター２３により基準電圧発生回路２１が構成され、Ｎチャネルトランジスター２３が放電用電界効果トランジスターであるＮチャネルトランジスター２６とともにカレントミラーを構成した。これに対し、本実施形態では、デプレッション型Ｎチャネルトランジスター２３ＢとＰチャネルトランジスター２２Ｂにより基準電圧発生回路２１Ｂが構成され、Ｐチャネルトランジスター２２Ｂが放電用電界効果トランジスターであるＰチャネルトランジスター２８とともにカレントミラーを構成している。また、本実施形態では、発振状態判別手段として例えばＣＭＯＳインバーターを２段接続したノンインバーティングバッファー３０’が使用されている。
【００７３】
本実施形態において、放電用電界効果トランジスターであるＰチャネルトランジスター２８には、デプレッション型Ｎチャネルトランジスター２３Ｂのドレイン電流に比例した電流が流れる。従って、スイッチング用電界効果トランジスターであるＮチャネルトランジスター１１Ｂおよび１２Ｂのドレイン電流が増加（減少）するときには、Ｐチャネルトランジスター２８に流れる放電電流も増加（減少）する。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。
【００７４】
＜第５実施形態＞
図１０はこの発明の第５実施形態である発振停止検出回路の構成を示す回路図である。本実施形態による発振停止検出回路は、上記第４実施形態における電荷転送回路１０Ｂを電荷転送回路１０Ｃに置き換えた構成となっている。
【００７５】
この電荷転送回路１０Ｃにおいて、インバーター１４は制御信号ＳＣをレベル反転して出力する。この制御信号ＳＣは、上記第１実施形態における制御信号ＳＡ、ＳＢと同様、発振回路の出力信号から生成される信号である。インバーター１５は、インバーター１４の出力信号をレベル反転して出力する。Ｎチャネルトランジスター１６は、スイッチング用電界効果トランジスターとしての役割を担ったトランジスターであり、ソースがインバーター１５の出力端子に接続され、ゲートにインバーター１４の出力信号が与えられ、ドレインがキャパシター２０の一方の電極とＰチャネルトランジスター２８のドレインとの共通接続点に接続されている。
【００７６】
この構成において、制御信号ＳＣがＬレベルである場合、インバーター１４の出力信号がＨレベルとなるため、Ｎチャネルトランジスター１６がＯＮ状態となり、インバーター１５の出力信号がＬレベルとなる。このため、Ｎチャネルトランジスター１６のドレイン電流によりキャパシター２０が充電される。そして、制御信号ＳＣがＨレベルになると、インバーター１４の出力信号がＬレベルとなるため、Ｎチャネルトランジスター１６がＯＦＦ状態となる。このようにスイッチング用電界効果トランジスターであるＮチャネルトランジスター１６のＯＮ／ＯＦＦが制御信号ＳＣに応じて切り換えられ、このＮチャネルトランジスター１６を介してキャパシター２０に電荷が転送される。
【００７７】
基準電圧発生回路２１Ｂ、キャパシター２０、Ｐチャネルトランジスター２８およびノンインバーティングバッファー３０’からなる部分の回路構成は上記第４実施形態と同様である。本実施形態においても上記第４実施形態と同様な効果が得られる。
【００７８】
＜他の実施形態＞
以上、この発明の第１〜第５実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
【００７９】
（１）第１実施形態では、発振停止検出回路を時計に適用した。しかし、この発明による発振停止検出回路の適用範囲はこれに限定されるものではなく、携帯電話、ＰＤＡ（Personal Digital Assistant）等、発振回路を搭載した時計以外の多くの電子機器に適用可能である。
【００８０】
（２）上記各実施形態では、ミラー用電界効果トランジスターに出力電流を供給する定電流源として、ゲートおよびソースが互いに接続されたデプレッション型トランジスターを使用した。しかし、かかる定電流源は、このような構成に限定されるものではない。例えばスイッチング用電界効果トランジスターがＰチャネルトランジスターである場合には、同じ導電型のＰチャネルトランジスターを使用した定電流源を設け、この定電流源の出力電流をミラー用電界効果トランジスターに供給し、このミラー用電界効果トランジスターのゲート電圧を基準電圧Ｖｒｅｆとして放電用電界効果トランジスターのゲートに供給すればよい。
【００８１】
図１１はそのような定電流源を含む基準電圧発生回路の構成例を示す回路図である。図１１において、Ｐチャネルトランジスター４１および４３の各々のソースは、電源ＶＤＤに接続され、各々のゲートは、Ｐチャネルトランジスター４１のドレインに接続されている。このＰチャネルトランジスター４１のドレインと接地線との間には抵抗４２が介挿されている。一方、Ｐチャネルトランジスター４３のドレインは、ミラー用電界効果トランジスターであるＮチャネルトランジスター４４のゲートおよびドレインに接続されており、このＮチャネルトランジスター４４のソースは接地されている。
【００８２】
この基準電圧発生回路では、Ｐチャネルトランジスター４１および４３と抵抗４２からなる回路が定電流源を構成しており、この定電流源の出力電流がミラー用電界効果トランジスターであるＮチャネルトランジスター４４に供給される。
【００８３】
この態様において、放電用電界効果トランジスターには、Ｐチャネルトランジスター４３のドレイン電流に比例した放電電流が流れる。従って、スイッチング用電界効果トランジスターであるＰチャネルトランジスターのドレイン電流が増加（減少）するときには、放電電流も増加（減少）する。従って、上記各実施形態と同様な効果が得られる。
また、上述した実施形態および変形例の発振停止検出回路は、ＩＣなどの半導体装置の一部又は全部として形成されてもよい。
【符号の説明】
【００８４】
１……発振回路、２……高周波分周回路、３……中低周波分周回路、４……制御信号生成回路、５……モーター駆動回路、６……定電圧発生回路、７……発振停止検出回路、８……リセット信号生成回路、１０，１０Ｂ，１０Ｃ……電荷転送回路、１１，１２……Ｐチャネルトランジスター（スイッチング用電界効果トランジスター）、１１Ｂ，１２Ｂ，１６……Ｎチャネルトランジスター（スイッチング用電界効果トランジスター）、２１，２１Ａ，２１Ｂ……基準電圧発生回路、２２……デプレッション型Ｐチャネルトランジスター、２３，２４……Ｎチャネルトランジスター（ミラー用電界効果トランジスター）、２０……キャパシター、２６，２７……Ｎチャネルトランジスター（放電用電界効果トランジスター）、３０……インバーター（発振状態判別手段）、３０’……ノンインバーティングバッファー（発振状態判別手段）、３１……Ｐチャネルトランジスター、３２……Ｎチャネルトランジスター。
【特許請求の範囲】
【請求項１】
発振回路の出力信号から生成される制御信号に従ってスイッチング動作することにより電荷を転送するスイッチング用電界効果トランジスターと、
前記スイッチング用電界効果トランジスターを介して転送される電荷が充電されるキャパシターと、
前記キャパシターの充電電荷を放電させる放電手段と、
前記キャパシターの充電電圧を２値化し、前記発振回路が発振しているか停止しているかを示す発振状態判別信号を出力する発振状態判別手段とを具備し、
前記放電手段が、
前記キャパシターに蓄積された電荷を放電させる放電用電界効果トランジスターと、
前記放電用電界効果トランジスターとともにカレントミラーを構成するミラー用電界効果トランジスターと、
前記スイッチング用電界効果トランジスターと同じ導電型を有し、ドレイン電流を前記ミラー用電界効果トランジスターのゲートおよびドレインの共通接続点に供給する電界効果トランジスターにより構成された定電流源と
を具備することを特徴とする発振停止検出回路。
【請求項２】
前記定電流源がソースおよびゲートが互いに接続されたデプレッション型電界効果トランジスターにより構成されたことを特徴とする請求項１に記載の発振停止検出回路。
【請求項３】
前記デプレッション型電界効果トランジスターは、当該デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号が前記スイッチング用電界効果トランジスターのＯＦＦ電流の温度係数の符号と同じになる範囲内の閾値電圧を有することを特徴とする請求項２に記載の発振停止検出回路。
【請求項４】
前記放電用電界効果トランジスターとして、直列接続された２段以上の放電用電界効果トランジスターを具備し、
前記ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続され、各々のゲート電圧を前記２段以上の放電用電界効果トランジスターの各ゲートに供給する２段以上のミラー用電界効果トランジスターを具備することを特徴とする請求項１乃至３のいずれか１項に記載の発振停止検出回路。
【請求項５】
前記発振状態判別手段は、前記スイッチング用電界効果トランジスターと同じ導電型を有し、前記キャパシターの充電電圧がゲートに与えられる第１の電界効果トランジスターと、前記放電用電界効果トランジスターと同じ導電型を有し、前記放電用電界効果トランジスターに対するゲート電圧がゲートに与えられる第２の電界効果トランジスターとを高電位側電源線および低電位側電源線間に直列に介挿してなり、前記第１および第２の電界効果トランジスターの共通接続点から前記発振状態判別信号を出力することを特徴とする請求項１乃至４のいずれか１項に記載の発振停止検出回路。
【請求項６】
請求項１乃至５のいずれか１項に記載の発振停止検出回路が形成されてなる半導体装置。
【請求項７】
発振回路と、
電源と、
請求項１乃至５のいずれか１項に記載の発振停止検出回路と、
前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段と
を具備することを特徴とする時計。
【請求項８】
発振回路と、
電源と、
請求項１乃至５のいずれか１項に記載の発振停止検出回路と、
前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段と
を具備することを特徴とする電子機器。
【請求項１】
発振回路の出力信号から生成される制御信号に従ってスイッチング動作することにより電荷を転送するスイッチング用電界効果トランジスターと、
前記スイッチング用電界効果トランジスターを介して転送される電荷が充電されるキャパシターと、
前記キャパシターの充電電荷を放電させる放電手段と、
前記キャパシターの充電電圧を２値化し、前記発振回路が発振しているか停止しているかを示す発振状態判別信号を出力する発振状態判別手段とを具備し、
前記放電手段が、
前記キャパシターに蓄積された電荷を放電させる放電用電界効果トランジスターと、
前記放電用電界効果トランジスターとともにカレントミラーを構成するミラー用電界効果トランジスターと、
前記スイッチング用電界効果トランジスターと同じ導電型を有し、ドレイン電流を前記ミラー用電界効果トランジスターのゲートおよびドレインの共通接続点に供給する電界効果トランジスターにより構成された定電流源と
を具備することを特徴とする発振停止検出回路。
【請求項２】
前記定電流源がソースおよびゲートが互いに接続されたデプレッション型電界効果トランジスターにより構成されたことを特徴とする請求項１に記載の発振停止検出回路。
【請求項３】
前記デプレッション型電界効果トランジスターは、当該デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号が前記スイッチング用電界効果トランジスターのＯＦＦ電流の温度係数の符号と同じになる範囲内の閾値電圧を有することを特徴とする請求項２に記載の発振停止検出回路。
【請求項４】
前記放電用電界効果トランジスターとして、直列接続された２段以上の放電用電界効果トランジスターを具備し、
前記ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続され、各々のゲート電圧を前記２段以上の放電用電界効果トランジスターの各ゲートに供給する２段以上のミラー用電界効果トランジスターを具備することを特徴とする請求項１乃至３のいずれか１項に記載の発振停止検出回路。
【請求項５】
前記発振状態判別手段は、前記スイッチング用電界効果トランジスターと同じ導電型を有し、前記キャパシターの充電電圧がゲートに与えられる第１の電界効果トランジスターと、前記放電用電界効果トランジスターと同じ導電型を有し、前記放電用電界効果トランジスターに対するゲート電圧がゲートに与えられる第２の電界効果トランジスターとを高電位側電源線および低電位側電源線間に直列に介挿してなり、前記第１および第２の電界効果トランジスターの共通接続点から前記発振状態判別信号を出力することを特徴とする請求項１乃至４のいずれか１項に記載の発振停止検出回路。
【請求項６】
請求項１乃至５のいずれか１項に記載の発振停止検出回路が形成されてなる半導体装置。
【請求項７】
発振回路と、
電源と、
請求項１乃至５のいずれか１項に記載の発振停止検出回路と、
前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段と
を具備することを特徴とする時計。
【請求項８】
発振回路と、
電源と、
請求項１乃至５のいずれか１項に記載の発振停止検出回路と、
前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段と
を具備することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１６０７７５（Ｐ２０１２−１６０７７５Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１１−１６９８４（Ｐ２０１１−１６９８４）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]