ＬＳＩシステム
【課題】入力された外部信号の波形で規定される論理をより確実に判定することが可能なＬＳＩシステムを提供する。
【解決手段】ＬＳＩシステムは、第１の入力回路と、発振回路と、発振安定化回路と、システムクロック信号をカウントするフリーランカウンタと、第２の入力回路と、第１のキャプチャ信号が入力されたときのフリーランカウンタの第１のカウント値を保持するとともに、第２のキャプチャ信号が入力されたときのフリーランカウンタの第２のカウント値を保持するキャプチャ回路と、設定値を発振安定化回路に出力するとともに、設定値に対応した補正値を出力する補正回路と、キャプチャ回路に保持された第１のカウント値と第２のカウント値との差に補正値を加算した値に基づいて、第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える。
【解決手段】ＬＳＩシステムは、第１の入力回路と、発振回路と、発振安定化回路と、システムクロック信号をカウントするフリーランカウンタと、第２の入力回路と、第１のキャプチャ信号が入力されたときのフリーランカウンタの第１のカウント値を保持するとともに、第２のキャプチャ信号が入力されたときのフリーランカウンタの第２のカウント値を保持するキャプチャ回路と、設定値を発振安定化回路に出力するとともに、設定値に対応した補正値を出力する補正回路と、キャプチャ回路に保持された第１のカウント値と第２のカウント値との差に補正値を加算した値に基づいて、第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、リモコンコードやＨＤＭＩ ＣＥＣ等の信号を読み込むＬＳＩシステムに関する。
【背景技術】
【０００２】
近年、ＤＴＶ、ＤＶＤレコーダなどの家電機器は、スタンバイ時の低消費電力を実現することが非常に重要になってきている。
【０００３】
このスタンバイ時の電源関連の入力を、例えば、マイコン（ＭＣＵ：Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）で検出する。そして、低消費電力の実現のために、電源関連の入力待ちを、該ＭＣＵのシステムクロック信号を低速、または、停止にした状態で行っている。
【０００４】
システムクロック信号を停止した状態では、リモコンコードやＨＤＭＩ ＣＥＣ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｏｒｏｎｉｃ Ｃｏｎｔｒｏｌ）の波形が変化した場合、例えば、これらの波形の立ち下がりで、ＭＣＵはシステムクロック信号の発振を再開させる。
【０００５】
しかし、システムクロック信号の発振が安定した後に、該ＭＣＵのソフトが動くため、次のリモコンコードやＨＤＭＩ ＣＥＣの波形の立下りまでの時間計測ができない。特に、リモコンコードやＨＤＭＩ ＣＥＣは、数ｍＳ単位（例えば、１．１２ｍＳ、２．２５ｍＳ）で“１”、“０”の極性が変わるため波形取込みは容易ではない。
【０００６】
すなわち、従来は、該ＭＣＵが、リモコンコードやＨＤＭＩ ＣＥＣの最初の“１”、“０”情報を正確に判定できない問題があった。
【０００７】
ここで、従来の電子制御装置には、ＭＰＵにフリーランタイマを内蔵し、リモコン入力のパルス幅を測定し、リモコン入力が正常か否かを判定し、正常な信号ならば通常動作に移行し、異常信号ならばスリープモードに移行ものがある（例えば、特許文献１参照。）。
【０００８】
しかし、上記従来技術は、低消費電力の待機状態から通常動作に復帰する際にシステムクロック信号が安定するまでに入力された外部信号の波形を読み出すことについては言及していない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−４４２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、入力された外部信号の波形で規定される論理をより確実に判定することが可能なＬＳＩシステムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係るＬＳＩシステムは、システムクロック信号の発振を開始させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振開始信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、前記発振開始信号に応じてクロック信号を生成し、生成したクロック信号を出力する発振回路と、前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、前記システムクロック信号を分周する分周器と、分周された前記システムクロック信号をカウントするフリーランカウンタと、前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える。
【００１２】
本発明の他の態様に係るＬＳＩシステムは、システムクロック信号の発振を停止させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、クロック信号を生成し、生成したクロック信号を出力し、前記発振停止信号に応じて前記クロック信号の生成を停止する発振回路と、前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、前記システムクロック信号を分周する分周器と、分周された前記システムクロック信号をカウントするフリーランカウンタと、前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備え、
前記第２の外部信号は、前記第１の外部信号が入力された後であって前記発振安定化回路から前記システムクロック信号が出力された後に前記入力回路に入力されるものであることを特徴とする。
【発明の効果】
【００１３】
本発明に係るＬＳＩシステムによれば、入力された外部信号の波形で規定される論理をより確実に判定することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一態様である実施例１に係るＬＳＩシステム１００の構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を適用した実施例について図面を参照しながら説明する。
【実施例１】
【００１６】
図１は、本発明の一態様である実施例１に係るＬＳＩシステム１００の構成を示す図である。
【００１７】
図１に示すように、ＬＳＩシステム１００は、第１の入力回路１と、発振回路２と、発振安定化回路３と、分周器４と、フリーランカウンタ５と、第２の入力回路６と、キャプチャ回路７と、補正回路８と、判定回路９と、を備える。
【００１８】
このＬＳＩシステム１００は、例えば、既述のマイコン（ＭＣＵ）に含まれる。該マイコンは、消費電力を低減するために、自己のシステムクロック信号ＳＣＬＫを停止するストップモードを有する。
【００１９】
第１の入力回路１は、システムクロック信号ＳＣＬＫの発振を開始させるための第１の外部信号が入力されるようになっている。この第１の入力回路１は、該第１の外部信号に応じて、発振開始信号および第１のキャプチャ信号ＳＣ１を出力するようになっている。例えば、第１の入力回路１は、該第１の外部信号の片エッジ、または、両エッジに応じて、第１のキャプチャ信号ＳＣ１を出力するようになっている。
【００２０】
なお、該第１の外部信号は、例えば、リモコン（図示せず）の電源オンキーが押されることにより出力される信号やストップ解除入力信号（後述）である。なお、該第１の外部信号の波形は、例えば、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含んでもよい。
【００２１】
発振回路２は、該発振開始信号に応じてクロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力するようになっている。
【００２２】
発振安定化回路３は、発振回路２からクロック信号ＣＬＫが入力される。この発振安定化回路３は、入力されたクロック信号ＣＬＫをシステムクロック信号ＳＣＬＫとして出力するようになっている。
【００２３】
また、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから設定値で規定される期間は、システムクロック信号ＳＣＬＫを出力しないようになっている。すなわち、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから該設定値に対応するカウント値だけクロック信号ＣＬＫをカウントする期間は、システムクロック信号ＳＣＬＫを出力しない。
【００２４】
これにより、発振安定化回路３は、安定した状態のシステムクロック信号ＳＣＬＫを出力することになる。
【００２５】
分周器４は、システムクロック信号ＳＣＬＫを分周するようになっている。
【００２６】
フリーランカウンタ５は、分周器４により分周されたシステムクロック信号ＳＣＬＫをカウントするようになっている。
【００２７】
第２の入力回路６は、該第１の外部信号が第１の入力回路１に入力された後に、第２の外部信号が入力される。この第２の入力回路６は、該第２の外部信号に応じて、第２のキャプチャ信号ＳＣ２を出力するようになっている。例えば、第２の入力回路６は、該第２の外部信号の片エッジ、または、両エッジに応じて、第２のキャプチャ信号ＳＣ２を出力するようになっている。
【００２８】
なお、該第２の外部信号の波形は、例えば、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含む。
【００２９】
キャプチャ回路７は、第１のキャプチャ信号ＳＣ１および第２のキャプチャ信号ＳＣ２が入力される。このキャプチャ回路７は、第１のキャプチャ信号ＳＣ１が入力されたときのフリーランカウンタ５の第１のカウント値Ｃｎ１を保持するとともに、第２のキャプチャ信号ＳＣ２が入力されたときのフリーランカウンタ５の第２のカウント値Ｃｎ２を保持するようになっている。
【００３０】
補正回路８は、該設定値を発振安定化回路３に出力するとともに、該設定値に対応した補正値を判定回路９に出力するようになっている。この補正値は、例えば、発振回路２が発振を開始してから発振安定化回路３がシステムクロック信号ＳＣＬＫを出力するまでの期間に相当するフリーランカウンタ５のカウント値（時間）である。
【００３１】
判定回路９は、キャプチャ回路７に保持された第１のカウント値Ｃｎ１と第２のカウント値Ｃｎ２との差に該補正値を加算した値（時間）に基づいて、該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定するようになっている。
【００３２】
該マイコンは、判定回路９の判定結果に基づいて、例えば、該マイコン内のソフトが入力信号を処理する。
【００３３】
次に、以上のような構成を有するＬＳＩシステム１００の動作について、説明する。
【００３４】
既述のストップモードをＬＳＩシステム１００の外部から解除するのがストップ解除入力信号（ここでは、該第１の外部信号）である。
【００３５】
該マイコンは、システムクロック信号ＳＣＬＫを停止させてもよい状態、例えば、テレビの電源オフの場合、電源オフの処理を行い、該ストップ解除入力信号待ちにしてストップモードに入る（この状態を低消費電力スタンバイと言う）。この場合、ストップ解除入力信号は、リモコン（図示せず）の電源オンキーが押されることにより出力される信号（第１の外部信号）となる。
【００３６】
低消費電力スタンバイ（ストップモード）時に、電源オンキーが押されることによりリモコンから出力された信号（第１の外部信号）が第１の入力回路１に入力される。これにより、発振回路２が発振を再開し、該マイコンにシステムクロック信号ＳＣＬＫが供給される。これにより、該マイコンが通常動作を実施可能（通常動作モード）になる。
【００３７】
この通常動作モードでは、キャプチャ回路７が第２の外部信号（リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形）の片エッジ、または、両エッジでフリーランカウンタ５のカウントし値をキャプチャする。判定回路９は、このキャプチャ回路７でキャプチャされたカウント値の差を求めることにより、入力コードのデータ“１”、“０”、または、リーダーコードを判定する。
【００３８】
ここで、既述のストップモードが解除されると、発振回路２が動作（発振）を開始するが、システムクロック信号ＳＣＬＫが安定するまで、システムクロック信号ＳＣＬＫが発振安定化回路３から出力されない。すなわち、この間、該ＭＣＵに、システムクロック信号ＳＣＬＫが供給されない。
【００３９】
そして、システムクロック信号ＳＣＬＫの発振再開後、発振安定化回路３はクロック信号ＣＬＫをカウントし、このカウント値が指定された値（該設定値）になるまで、システムクロック信号ＳＣＬＫを出力しない。
【００４０】
したがって、フリーランカウンタ５は、システムクロック信号ＳＣＬＫが安定するまで、時間計測（システムクロック信号ＳＣＬＫのカウント）を、実行しない。
【００４１】
一般的に、該ＭＣＵのシステムクロック信号ＳＣＬＫの周波数は、高く、直ぐに発振は安定する。このため、該設定値に応じた値（時間）を、フリーランカウンタ５がシステムクロック信号ＳＣＬＫをカウントしていなかった期間に対応する補正値（時間）として、用いることが可能である。
【００４２】
判定回路９は、第１のキャプチャ信号ＳＣ１に応じて、ストップモードの解除時のフリーランカウンタ５の第１のカウント値Ｃｎ１を１つ前のキャプチャした値とし、この第１のカウント値Ｃｎ１とその後の第２の外部信号のエッジで（第２のキャプチャ信号ＳＣ２に応じて）キャプチャした第２のカウント値Ｃｎ２との差分に補正値を加算することにより時間補正する。
【００４３】
そして、判定回路９は、この時間補正された結果に基づいて、ストップモードが解除された後の該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定する。
【００４４】
これにより、ＬＳＩシステム１００は、より正確にデータ“１”、“０”、または、リーダーコード判定が可能となる。
【００４５】
以上のように、本実施例に係るＬＳＩシステムによれば、入力された外部信号の波形で規定される論理をより確実に判定することができる。
【実施例２】
【００４６】
実施例１では、第１の入力回路がシステムクロック信号の発振を開始させるための外部信号に応じて、発振開始信号および第１のキャプチャ信号を出力する場合について述べた。
【００４７】
本実施例２では、第１の入力回路がシステムクロック信号の発振を停止させるための外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力する場合について述べる。なお、この場合も、第１の入力回路は、外部信号（例えば、リモコンの電源オンキーが押されることにより出力される信号）に応じて、発振回路に発振を開始させるための発振開始信号を出力する。
【００４８】
実施例２のＬＳＩシステムの構成は、図１に示す実施例１のＬＳＩシステム１００と同様の構成を有する。したがって、実施例２においても、以下、図１を用いて説明する。
【００４９】
実施例２においては、第１の入力回路１は、ストップモード設定時に、システムクロック信号の発振を停止させるための第１の外部信号が入力されるようになっている。第１の入力回路１は、この第１の外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力するようになっている。
【００５０】
発振回路２は、既述の発振開始信号に応じて、クロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力するようになっている。また、この発振回路２は、該発振停止信号に応じてクロック信号ＣＬＫの生成を停止するようになっている。
【００５１】
発振回路２は、実施例１と同様に、該発振開始信号に応じてクロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力するようになっている。
【００５２】
発振安定化回路３は、実施例１と同様に、発振回路２からクロック信号ＣＬＫが入力される。この発振安定化回路３は、入力されたクロック信号ＣＬＫをシステムクロック信号ＳＣＬＫとして出力するようになっている。
【００５３】
また、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから設定値で規定される期間は、システムクロック信号ＳＣＬＫを出力しないようになっている。すなわち、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから該設定値に対応するカウント値だけクロック信号ＣＬＫをカウントする期間は、システムクロック信号ＳＣＬＫを出力しない。
【００５４】
これにより、発振安定化回路３は、安定した状態のシステムクロック信号ＳＣＬＫを出力することになる。
【００５５】
分周器４は、実施例１と同様に、システムクロック信号ＳＣＬＫを分周するようになっている。
【００５６】
フリーランカウンタ５は、実施例１と同様に、分周器４により分周されたシステムクロック信号ＳＣＬＫをカウントするようになっている。
【００５７】
第２の入力回路６は、該第１の外部信号が第１の入力回路１に入力された後であって発振安定化回路２からシステムクロック信号ＳＣＬＫが出力された後に該第２の外部信号が入力されるようになっている。この第２の入力回路６は、該第２の外部信号に応じて、第２のキャプチャ信号ＳＣ１を出力する。
【００５８】
なお、該第２の外部信号の波形は、例えば、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含む。
【００５９】
キャプチャ回路７は、実施例１と同様に、第１のキャプチャ信号ＳＣ１および第２のキャプチャ信号ＳＣ２が入力される。このキャプチャ回路７は、第１のキャプチャ信号ＳＣ１が入力されたときのフリーランカウンタ５の第１のカウント値Ｃｎ１を保持するとともに、第２のキャプチャ信号ＳＣ２が入力されたときのフリーランカウンタ５の第２のカウント値Ｃｎ２を保持するようになっている。
【００６０】
ここで、本実施例２では、上記第１のカウント値Ｃｎ１は、ストップモード設定時のフリーランカウンタ５のカウント値になるが、実施例１のストップモード解除時のフリーランカウンタ５のカウント値と同等であることを前提とする。
【００６１】
補正回路８は、実施例１と同様に、該設定値を発振安定化回路３に出力するとともに、該設定値に対応した補正値を判定回路９に出力するようになっている。この補正値は、例えば、発振回路２が発振を開始してから発振安定化回路３がシステムクロック信号ＳＣＬＫを出力するまでの期間に相当するフリーランカウンタ５のカウント値（時間）である。
【００６２】
判定回路９は、実施例１と同様に、キャプチャ回路７に保持された第１のカウント値Ｃｎ１と第２のカウント値Ｃｎ２との差に該補正値を加算した値（時間）に基づいて、該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定するようになっている。
【００６３】
次に、以上のような構成を有するＬＳＩシステム１００の動作について、説明する。
【００６４】
判定回路９は、実施例１と同様に、第１のキャプチャ信号ＳＣ１に応じて、ストップモードの解除時のフリーランカウンタ５の第１のカウント値Ｃｎ１を１つ前のキャプチャした値とし、この第１のカウント値Ｃｎ１とその後の第２の外部信号のエッジで（第２のキャプチャ信号ＳＣ２に応じて）キャプチャした第２のカウント値Ｃｎ２との差分に補正値を加算することにより時間補正する。
【００６５】
既述のように、本実施例２では、上記第１のカウント値Ｃｎ１は、ストップモード設定時のフリーランカウンタ５のカウント値になるが、実施例１のストップモード解除時のフリーランカウンタ５のカウント値と同等であることを前提とする。
【００６６】
したがって、実施例１と同様に、判定回路９は、上記時間補正された結果に基づいて、ストップモードが解除された後の該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定する。
【００６７】
これにより、ＬＳＩシステム１００は、実施例１と同様に、より正確にデータ“１”、“０”、または、リーダーコード判定が可能となる。
【００６８】
以上のように、本実施例に係るＬＳＩシステムによれば、実施例１と同様に、入力された外部信号の波形で規定される論理をより確実に判定することができる。
【００６９】
なお、上記各実施例においては、第１、第２の外部信号が入力される回路を、第１の入力回路と第２の入力回路に分けて説明した。しかし、第１、第２の外部信号が１つの入力回路に入力されるようにし、この１つの入力回路が、第１、第２の入力回路の機能を集約した機能を有し、第１、第２の入力回路の動作と同様の動作をするようにしてもよい。
【符号の説明】
【００７０】
１ 第１の入力回路
２ 発振回路
３ 発振安定化回路
４ 分周器
５ フリーランカウンタ
６ 第２の入力回路
７ キャプチャ回路
８ 補正回路
９ 判定回路
１００ ＬＳＩシステム
【技術分野】
【０００１】
本発明は、例えば、リモコンコードやＨＤＭＩ ＣＥＣ等の信号を読み込むＬＳＩシステムに関する。
【背景技術】
【０００２】
近年、ＤＴＶ、ＤＶＤレコーダなどの家電機器は、スタンバイ時の低消費電力を実現することが非常に重要になってきている。
【０００３】
このスタンバイ時の電源関連の入力を、例えば、マイコン（ＭＣＵ：Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）で検出する。そして、低消費電力の実現のために、電源関連の入力待ちを、該ＭＣＵのシステムクロック信号を低速、または、停止にした状態で行っている。
【０００４】
システムクロック信号を停止した状態では、リモコンコードやＨＤＭＩ ＣＥＣ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｏｒｏｎｉｃ Ｃｏｎｔｒｏｌ）の波形が変化した場合、例えば、これらの波形の立ち下がりで、ＭＣＵはシステムクロック信号の発振を再開させる。
【０００５】
しかし、システムクロック信号の発振が安定した後に、該ＭＣＵのソフトが動くため、次のリモコンコードやＨＤＭＩ ＣＥＣの波形の立下りまでの時間計測ができない。特に、リモコンコードやＨＤＭＩ ＣＥＣは、数ｍＳ単位（例えば、１．１２ｍＳ、２．２５ｍＳ）で“１”、“０”の極性が変わるため波形取込みは容易ではない。
【０００６】
すなわち、従来は、該ＭＣＵが、リモコンコードやＨＤＭＩ ＣＥＣの最初の“１”、“０”情報を正確に判定できない問題があった。
【０００７】
ここで、従来の電子制御装置には、ＭＰＵにフリーランタイマを内蔵し、リモコン入力のパルス幅を測定し、リモコン入力が正常か否かを判定し、正常な信号ならば通常動作に移行し、異常信号ならばスリープモードに移行ものがある（例えば、特許文献１参照。）。
【０００８】
しかし、上記従来技術は、低消費電力の待機状態から通常動作に復帰する際にシステムクロック信号が安定するまでに入力された外部信号の波形を読み出すことについては言及していない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−４４２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、入力された外部信号の波形で規定される論理をより確実に判定することが可能なＬＳＩシステムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係るＬＳＩシステムは、システムクロック信号の発振を開始させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振開始信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、前記発振開始信号に応じてクロック信号を生成し、生成したクロック信号を出力する発振回路と、前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、前記システムクロック信号を分周する分周器と、分周された前記システムクロック信号をカウントするフリーランカウンタと、前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える。
【００１２】
本発明の他の態様に係るＬＳＩシステムは、システムクロック信号の発振を停止させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、クロック信号を生成し、生成したクロック信号を出力し、前記発振停止信号に応じて前記クロック信号の生成を停止する発振回路と、前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、前記システムクロック信号を分周する分周器と、分周された前記システムクロック信号をカウントするフリーランカウンタと、前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備え、
前記第２の外部信号は、前記第１の外部信号が入力された後であって前記発振安定化回路から前記システムクロック信号が出力された後に前記入力回路に入力されるものであることを特徴とする。
【発明の効果】
【００１３】
本発明に係るＬＳＩシステムによれば、入力された外部信号の波形で規定される論理をより確実に判定することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一態様である実施例１に係るＬＳＩシステム１００の構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を適用した実施例について図面を参照しながら説明する。
【実施例１】
【００１６】
図１は、本発明の一態様である実施例１に係るＬＳＩシステム１００の構成を示す図である。
【００１７】
図１に示すように、ＬＳＩシステム１００は、第１の入力回路１と、発振回路２と、発振安定化回路３と、分周器４と、フリーランカウンタ５と、第２の入力回路６と、キャプチャ回路７と、補正回路８と、判定回路９と、を備える。
【００１８】
このＬＳＩシステム１００は、例えば、既述のマイコン（ＭＣＵ）に含まれる。該マイコンは、消費電力を低減するために、自己のシステムクロック信号ＳＣＬＫを停止するストップモードを有する。
【００１９】
第１の入力回路１は、システムクロック信号ＳＣＬＫの発振を開始させるための第１の外部信号が入力されるようになっている。この第１の入力回路１は、該第１の外部信号に応じて、発振開始信号および第１のキャプチャ信号ＳＣ１を出力するようになっている。例えば、第１の入力回路１は、該第１の外部信号の片エッジ、または、両エッジに応じて、第１のキャプチャ信号ＳＣ１を出力するようになっている。
【００２０】
なお、該第１の外部信号は、例えば、リモコン（図示せず）の電源オンキーが押されることにより出力される信号やストップ解除入力信号（後述）である。なお、該第１の外部信号の波形は、例えば、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含んでもよい。
【００２１】
発振回路２は、該発振開始信号に応じてクロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力するようになっている。
【００２２】
発振安定化回路３は、発振回路２からクロック信号ＣＬＫが入力される。この発振安定化回路３は、入力されたクロック信号ＣＬＫをシステムクロック信号ＳＣＬＫとして出力するようになっている。
【００２３】
また、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから設定値で規定される期間は、システムクロック信号ＳＣＬＫを出力しないようになっている。すなわち、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから該設定値に対応するカウント値だけクロック信号ＣＬＫをカウントする期間は、システムクロック信号ＳＣＬＫを出力しない。
【００２４】
これにより、発振安定化回路３は、安定した状態のシステムクロック信号ＳＣＬＫを出力することになる。
【００２５】
分周器４は、システムクロック信号ＳＣＬＫを分周するようになっている。
【００２６】
フリーランカウンタ５は、分周器４により分周されたシステムクロック信号ＳＣＬＫをカウントするようになっている。
【００２７】
第２の入力回路６は、該第１の外部信号が第１の入力回路１に入力された後に、第２の外部信号が入力される。この第２の入力回路６は、該第２の外部信号に応じて、第２のキャプチャ信号ＳＣ２を出力するようになっている。例えば、第２の入力回路６は、該第２の外部信号の片エッジ、または、両エッジに応じて、第２のキャプチャ信号ＳＣ２を出力するようになっている。
【００２８】
なお、該第２の外部信号の波形は、例えば、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含む。
【００２９】
キャプチャ回路７は、第１のキャプチャ信号ＳＣ１および第２のキャプチャ信号ＳＣ２が入力される。このキャプチャ回路７は、第１のキャプチャ信号ＳＣ１が入力されたときのフリーランカウンタ５の第１のカウント値Ｃｎ１を保持するとともに、第２のキャプチャ信号ＳＣ２が入力されたときのフリーランカウンタ５の第２のカウント値Ｃｎ２を保持するようになっている。
【００３０】
補正回路８は、該設定値を発振安定化回路３に出力するとともに、該設定値に対応した補正値を判定回路９に出力するようになっている。この補正値は、例えば、発振回路２が発振を開始してから発振安定化回路３がシステムクロック信号ＳＣＬＫを出力するまでの期間に相当するフリーランカウンタ５のカウント値（時間）である。
【００３１】
判定回路９は、キャプチャ回路７に保持された第１のカウント値Ｃｎ１と第２のカウント値Ｃｎ２との差に該補正値を加算した値（時間）に基づいて、該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定するようになっている。
【００３２】
該マイコンは、判定回路９の判定結果に基づいて、例えば、該マイコン内のソフトが入力信号を処理する。
【００３３】
次に、以上のような構成を有するＬＳＩシステム１００の動作について、説明する。
【００３４】
既述のストップモードをＬＳＩシステム１００の外部から解除するのがストップ解除入力信号（ここでは、該第１の外部信号）である。
【００３５】
該マイコンは、システムクロック信号ＳＣＬＫを停止させてもよい状態、例えば、テレビの電源オフの場合、電源オフの処理を行い、該ストップ解除入力信号待ちにしてストップモードに入る（この状態を低消費電力スタンバイと言う）。この場合、ストップ解除入力信号は、リモコン（図示せず）の電源オンキーが押されることにより出力される信号（第１の外部信号）となる。
【００３６】
低消費電力スタンバイ（ストップモード）時に、電源オンキーが押されることによりリモコンから出力された信号（第１の外部信号）が第１の入力回路１に入力される。これにより、発振回路２が発振を再開し、該マイコンにシステムクロック信号ＳＣＬＫが供給される。これにより、該マイコンが通常動作を実施可能（通常動作モード）になる。
【００３７】
この通常動作モードでは、キャプチャ回路７が第２の外部信号（リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形）の片エッジ、または、両エッジでフリーランカウンタ５のカウントし値をキャプチャする。判定回路９は、このキャプチャ回路７でキャプチャされたカウント値の差を求めることにより、入力コードのデータ“１”、“０”、または、リーダーコードを判定する。
【００３８】
ここで、既述のストップモードが解除されると、発振回路２が動作（発振）を開始するが、システムクロック信号ＳＣＬＫが安定するまで、システムクロック信号ＳＣＬＫが発振安定化回路３から出力されない。すなわち、この間、該ＭＣＵに、システムクロック信号ＳＣＬＫが供給されない。
【００３９】
そして、システムクロック信号ＳＣＬＫの発振再開後、発振安定化回路３はクロック信号ＣＬＫをカウントし、このカウント値が指定された値（該設定値）になるまで、システムクロック信号ＳＣＬＫを出力しない。
【００４０】
したがって、フリーランカウンタ５は、システムクロック信号ＳＣＬＫが安定するまで、時間計測（システムクロック信号ＳＣＬＫのカウント）を、実行しない。
【００４１】
一般的に、該ＭＣＵのシステムクロック信号ＳＣＬＫの周波数は、高く、直ぐに発振は安定する。このため、該設定値に応じた値（時間）を、フリーランカウンタ５がシステムクロック信号ＳＣＬＫをカウントしていなかった期間に対応する補正値（時間）として、用いることが可能である。
【００４２】
判定回路９は、第１のキャプチャ信号ＳＣ１に応じて、ストップモードの解除時のフリーランカウンタ５の第１のカウント値Ｃｎ１を１つ前のキャプチャした値とし、この第１のカウント値Ｃｎ１とその後の第２の外部信号のエッジで（第２のキャプチャ信号ＳＣ２に応じて）キャプチャした第２のカウント値Ｃｎ２との差分に補正値を加算することにより時間補正する。
【００４３】
そして、判定回路９は、この時間補正された結果に基づいて、ストップモードが解除された後の該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定する。
【００４４】
これにより、ＬＳＩシステム１００は、より正確にデータ“１”、“０”、または、リーダーコード判定が可能となる。
【００４５】
以上のように、本実施例に係るＬＳＩシステムによれば、入力された外部信号の波形で規定される論理をより確実に判定することができる。
【実施例２】
【００４６】
実施例１では、第１の入力回路がシステムクロック信号の発振を開始させるための外部信号に応じて、発振開始信号および第１のキャプチャ信号を出力する場合について述べた。
【００４７】
本実施例２では、第１の入力回路がシステムクロック信号の発振を停止させるための外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力する場合について述べる。なお、この場合も、第１の入力回路は、外部信号（例えば、リモコンの電源オンキーが押されることにより出力される信号）に応じて、発振回路に発振を開始させるための発振開始信号を出力する。
【００４８】
実施例２のＬＳＩシステムの構成は、図１に示す実施例１のＬＳＩシステム１００と同様の構成を有する。したがって、実施例２においても、以下、図１を用いて説明する。
【００４９】
実施例２においては、第１の入力回路１は、ストップモード設定時に、システムクロック信号の発振を停止させるための第１の外部信号が入力されるようになっている。第１の入力回路１は、この第１の外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力するようになっている。
【００５０】
発振回路２は、既述の発振開始信号に応じて、クロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力するようになっている。また、この発振回路２は、該発振停止信号に応じてクロック信号ＣＬＫの生成を停止するようになっている。
【００５１】
発振回路２は、実施例１と同様に、該発振開始信号に応じてクロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力するようになっている。
【００５２】
発振安定化回路３は、実施例１と同様に、発振回路２からクロック信号ＣＬＫが入力される。この発振安定化回路３は、入力されたクロック信号ＣＬＫをシステムクロック信号ＳＣＬＫとして出力するようになっている。
【００５３】
また、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから設定値で規定される期間は、システムクロック信号ＳＣＬＫを出力しないようになっている。すなわち、発振安定化回路３は、クロック信号ＣＬＫが入力され始めてから該設定値に対応するカウント値だけクロック信号ＣＬＫをカウントする期間は、システムクロック信号ＳＣＬＫを出力しない。
【００５４】
これにより、発振安定化回路３は、安定した状態のシステムクロック信号ＳＣＬＫを出力することになる。
【００５５】
分周器４は、実施例１と同様に、システムクロック信号ＳＣＬＫを分周するようになっている。
【００５６】
フリーランカウンタ５は、実施例１と同様に、分周器４により分周されたシステムクロック信号ＳＣＬＫをカウントするようになっている。
【００５７】
第２の入力回路６は、該第１の外部信号が第１の入力回路１に入力された後であって発振安定化回路２からシステムクロック信号ＳＣＬＫが出力された後に該第２の外部信号が入力されるようになっている。この第２の入力回路６は、該第２の外部信号に応じて、第２のキャプチャ信号ＳＣ１を出力する。
【００５８】
なお、該第２の外部信号の波形は、例えば、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含む。
【００５９】
キャプチャ回路７は、実施例１と同様に、第１のキャプチャ信号ＳＣ１および第２のキャプチャ信号ＳＣ２が入力される。このキャプチャ回路７は、第１のキャプチャ信号ＳＣ１が入力されたときのフリーランカウンタ５の第１のカウント値Ｃｎ１を保持するとともに、第２のキャプチャ信号ＳＣ２が入力されたときのフリーランカウンタ５の第２のカウント値Ｃｎ２を保持するようになっている。
【００６０】
ここで、本実施例２では、上記第１のカウント値Ｃｎ１は、ストップモード設定時のフリーランカウンタ５のカウント値になるが、実施例１のストップモード解除時のフリーランカウンタ５のカウント値と同等であることを前提とする。
【００６１】
補正回路８は、実施例１と同様に、該設定値を発振安定化回路３に出力するとともに、該設定値に対応した補正値を判定回路９に出力するようになっている。この補正値は、例えば、発振回路２が発振を開始してから発振安定化回路３がシステムクロック信号ＳＣＬＫを出力するまでの期間に相当するフリーランカウンタ５のカウント値（時間）である。
【００６２】
判定回路９は、実施例１と同様に、キャプチャ回路７に保持された第１のカウント値Ｃｎ１と第２のカウント値Ｃｎ２との差に該補正値を加算した値（時間）に基づいて、該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定するようになっている。
【００６３】
次に、以上のような構成を有するＬＳＩシステム１００の動作について、説明する。
【００６４】
判定回路９は、実施例１と同様に、第１のキャプチャ信号ＳＣ１に応じて、ストップモードの解除時のフリーランカウンタ５の第１のカウント値Ｃｎ１を１つ前のキャプチャした値とし、この第１のカウント値Ｃｎ１とその後の第２の外部信号のエッジで（第２のキャプチャ信号ＳＣ２に応じて）キャプチャした第２のカウント値Ｃｎ２との差分に補正値を加算することにより時間補正する。
【００６５】
既述のように、本実施例２では、上記第１のカウント値Ｃｎ１は、ストップモード設定時のフリーランカウンタ５のカウント値になるが、実施例１のストップモード解除時のフリーランカウンタ５のカウント値と同等であることを前提とする。
【００６６】
したがって、実施例１と同様に、判定回路９は、上記時間補正された結果に基づいて、ストップモードが解除された後の該第２の外部信号の波形のエッジの間隔（パルス幅）で規定される論理（例えば、入力コードのデータ“１” “０”、または、リーダーコード）を判定する。
【００６７】
これにより、ＬＳＩシステム１００は、実施例１と同様に、より正確にデータ“１”、“０”、または、リーダーコード判定が可能となる。
【００６８】
以上のように、本実施例に係るＬＳＩシステムによれば、実施例１と同様に、入力された外部信号の波形で規定される論理をより確実に判定することができる。
【００６９】
なお、上記各実施例においては、第１、第２の外部信号が入力される回路を、第１の入力回路と第２の入力回路に分けて説明した。しかし、第１、第２の外部信号が１つの入力回路に入力されるようにし、この１つの入力回路が、第１、第２の入力回路の機能を集約した機能を有し、第１、第２の入力回路の動作と同様の動作をするようにしてもよい。
【符号の説明】
【００７０】
１ 第１の入力回路
２ 発振回路
３ 発振安定化回路
４ 分周器
５ フリーランカウンタ
６ 第２の入力回路
７ キャプチャ回路
８ 補正回路
９ 判定回路
１００ ＬＳＩシステム
【特許請求の範囲】
【請求項１】
システムクロック信号の発振を開始させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振開始信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、
前記発振開始信号に応じてクロック信号を生成し、生成したクロック信号を出力する発振回路と、
前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、
前記システムクロック信号を分周する分周器と、
分周された前記システムクロック信号をカウントするフリーランカウンタと、
前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、
前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、
前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える
ことを特徴とするＬＳＩシステム。
【請求項２】
システムクロック信号の発振を停止させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、
クロック信号を生成し、生成したクロック信号を出力し、前記発振停止信号に応じて前記クロック信号の生成を停止する発振回路と、
前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、
前記システムクロック信号を分周する分周器と、
分周された前記システムクロック信号をカウントするフリーランカウンタと、
前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、
前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、
前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備え、
前記第２の外部信号は、前記第１の外部信号が入力された後であって前記発振安定化回路から前記システムクロック信号が出力された後に前記入力回路に入力されるものである
ことを特徴とするＬＳＩシステム。
【請求項３】
前記発振安定化回路は、
前記クロック信号が入力され始めてから設定値に対応するカウント値だけ前記クロック信号をカウントする期間は、前記システムクロック信号を出力しない
ことを特徴とする請求項１または２に記載のＬＳＩシステム。
【請求項４】
前記第２の外部信号の波形は、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含むことを特徴とする請求項１ないし３の何れかに記載のＬＳＩシステム。
【請求項５】
前記入力回路は、
前記第１の外部信号の片エッジ、または、両エッジに応じて、前記第１のキャプチャ信号を出力し、
前記第２の外部信号の片エッジ、または、両エッジに応じて、前記第２のキャプチャ信号を出力する
ことを特徴とする請求項１ないし４の何れかに記載のＬＳＩシステム。
【請求項１】
システムクロック信号の発振を開始させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振開始信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、
前記発振開始信号に応じてクロック信号を生成し、生成したクロック信号を出力する発振回路と、
前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、
前記システムクロック信号を分周する分周器と、
分周された前記システムクロック信号をカウントするフリーランカウンタと、
前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、
前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、
前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備える
ことを特徴とするＬＳＩシステム。
【請求項２】
システムクロック信号の発振を停止させるための第１の外部信号が入力され、前記第１の外部信号に応じて、発振停止信号および第１のキャプチャ信号を出力し、前記第１の外部信号が入力された後に第２の外部信号が入力され、前記第２の外部信号に応じて、第２のキャプチャ信号を出力する入力回路と、
クロック信号を生成し、生成したクロック信号を出力し、前記発振停止信号に応じて前記クロック信号の生成を停止する発振回路と、
前記クロック信号が入力され、入力された前記クロック信号を前記システムクロック信号として出力し、前記クロック信号が入力され始めてから設定値で規定される期間は前記システムクロック信号を出力しない発振安定化回路と、
前記システムクロック信号を分周する分周器と、
分周された前記システムクロック信号をカウントするフリーランカウンタと、
前記第１のキャプチャ信号および前記第２のキャプチャ信号が入力され、前記第１のキャプチャ信号が入力されたときの前記フリーランカウンタの第１のカウント値を保持するとともに、前記第２のキャプチャ信号が入力されたときの前記フリーランカウンタの第２のカウント値を保持するキャプチャ回路と、
前記設定値を前記発振安定化回路に出力するとともに、前記設定値に対応した補正値を出力する補正回路と、
前記キャプチャ回路に保持された前記第１のカウント値と前記第２のカウント値との差に前記補正値を加算した値に基づいて、前記第２の外部信号の波形のエッジの間隔で規定される論理を判定する判定回路と、を備え、
前記第２の外部信号は、前記第１の外部信号が入力された後であって前記発振安定化回路から前記システムクロック信号が出力された後に前記入力回路に入力されるものである
ことを特徴とするＬＳＩシステム。
【請求項３】
前記発振安定化回路は、
前記クロック信号が入力され始めてから設定値に対応するカウント値だけ前記クロック信号をカウントする期間は、前記システムクロック信号を出力しない
ことを特徴とする請求項１または２に記載のＬＳＩシステム。
【請求項４】
前記第２の外部信号の波形は、リモコン入力波形、または、ＨＤＭＩ ＣＥＣ入力波形を含むことを特徴とする請求項１ないし３の何れかに記載のＬＳＩシステム。
【請求項５】
前記入力回路は、
前記第１の外部信号の片エッジ、または、両エッジに応じて、前記第１のキャプチャ信号を出力し、
前記第２の外部信号の片エッジ、または、両エッジに応じて、前記第２のキャプチャ信号を出力する
ことを特徴とする請求項１ないし４の何れかに記載のＬＳＩシステム。
【図１】
【公開番号】特開２０１０−２１８４９３（Ｐ２０１０−２１８４９３Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６７３８１（Ｐ２００９−６７３８１）
【出願日】平成２１年３月１９日（２００９．３．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１９日（２００９．３．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]