【課題】低消費電力化を図ることができる半導体装置、電子機器及びクロック信号停止方法を提供することを目的とする。
【解決手段】半導体装置１００は、第１のクロック信号に基づき、機能設定の制御を行う機能制御回路５と、第１のクロック信号を機能制御回路５に供給する供給回路８０と、第１のクロック信号に基づき機能設定の制御に必要な時間をカウントし、機能設定の制御に必要な時間の間、第１のクロック信号が機能制御回路５に供給されるように供給回路８０を制御するクロック信号制御回路７０とを有することにより上記課題を解決する。 （もっと読む）

【目的】電源投入時点から高速に起動し且つ外乱が生じてもクロック信号の生成を継続することが可能なクロック信号生成回路を提供することを目的とする。
【構成】本発明においては、低速クロック信号及び高速クロック信号を夫々生成するにあたり、高速クロック信号の発振源となる第１発振回路において生成された第１発振クロック信号を上記高速クロック信号として出力する。また、低速クロック信号の発振源となる第２発振回路から第２発振クロック信号が送出されている場合にはこの第２発振クロック信号を上記低速クロック信号として出力する一方、第２発振クロック信号が送出されていない場合には、上記第１発振クロック信号を分周した分周クロック信号を低速クロック信号として出力する。 （もっと読む）

【課題】セットの部品点数削減や低消費電力化を実現することが可能な制御回路及びこれを用いたデータ保持装置を提供する。
【解決手段】制御回路１０は、トリガ信号ＴＲＩＧＧＥＲに特定の信号パターンが現れたときに制御部１１の動作に必要な内部クロック信号ＬＣＬＫの生成を開始し、少なくとも制御部１１において所定の処理が完了するまで内部クロック信号ＬＣＬＫの生成を継続した後、内部クロック信号ＬＣＬＫの生成を停止する内部クロック生成部１２と、内部クロック信号ＬＣＬＫを用いて前記所定の処理を実行する制御部１１と、を有する。 （もっと読む）

【課題】電源遮断後も、ＰＬＬ発振状態からの遷移か、ＰＬＬ自走からの遷移かの識別を可能にする。
【解決手段】電源供給状態から電源遮断状態に遷移された後に再び電源供給状態に復帰される第１領域（１２）と、上記第１領域の電源遮断にかかわらず、電源電圧が保持される第２領域（１３）と、上記第１領域に供給される第１クロック信号を形成する発振器（１１）とを含んで半導体装置（１）を構成する。上記第１領域はＰＬＬ回路を含む。上記第２領域には、上記ＰＬＬ回路の動作モードがＰＬＬ発振モードであるかＰＬＬ自走モードであるかを識別可能な情報を保持可能な情報保持部を設け、上記第１領域が電源遮断状態から電源供給状態に復帰した際の上記ＰＬＬ回路の動作モードを、上記情報保持部の保持情報に従って決定する。 （もっと読む）

【課題】データ送信部に送信データが保留されている間の消費電力を低減することができる通信装置及びクロック制御方法を提供すること
【解決手段】本発明にかかる通信装置は、供給されたクロックにより駆動し、対向装置に対してデータの送信を行う送信処理部３４と、送信処理部３４に対してクロックを供給する送信クロック制御部２０と、対向装置に対するデータ送信の停止を指示するポーズフレームを受信する受信処理部３１と、を備え、受信処理部３１がポーズフレームを受信した場合、送信処理部３４は、対向装置に対するデータ送信を停止し、送信クロック制御部２０は、ポーズフレームにおいて指定される送信停止期間中の送信処理部３４に対するクロック供給を停止するものである。 （もっと読む）

【課題】発振器のウォームアップの完了を容易に判定できるようにする。
【解決手段】クロック供給装置１は、通信装置内の処理に用いられるクロック信号を供給する。発振器１ａは、クロック信号を生成する。測定部１ｂは、通信装置に接続された伝送路から抽出されたリファレンスクロック信号を取得し、クロック信号とリファレンスクロック信号との周波数ずれを測定する。判定部１ｃは、周波数ずれの測定結果と電力供給の状況とに基づいて、発振器１ａのウォームアップが完了したか否か判定する。 （もっと読む）

【課題】複数の回路ブロック全体のピーク消費電流を軽減しつつ、複数の回路ブロック全体のリセットを適切に行える仕組を提供すること。
【解決手段】複数の回路ブロックＡ２〜Ｄ５に対してクロックを供給するクロック供給装置１は、複数の回路ブロックＡ２〜Ｄ５の通常動作時には、複数の回路ブロックＡ２〜Ｄ５に、所定のアクティブエッジ位相を持つクロック信号を供給し、複数の回路ブロックＡ２〜Ｄ５のリセット動作時には、複数の回路ブロックＡ２〜Ｄ５のそれぞれに、異なるアクティブエッジ位相を持つクロック信号を供給する。 （もっと読む）

【課題】誤って全てのＣＰＵの内部クロックを停止させることなく、一部のＣＰＵの内部クロックのみを停止させて、消費電力を適切に抑制することができる、堅牢性のある省電力マルチＣＰＵシステム及び画像形成装置を提供することを目的とする。
【解決手段】クロック信号を受け付けて動作する複数のＣＰＵ１０，１１と、各ＣＰＵにより制御され、当該ＣＰＵ以外の他のＣＰＵに対するクロック信号の供給及び当該供給の遮断を行う信号供給制御部１２〜１５と、各ＣＰＵに対するクロック信号の供給を監視して、各ＣＰＵに対するクロック信号の供給の全てが遮断されているか否かを判断する監視部１６と、監視部１６により、各ＣＰＵに対するクロック信号の供給の全てが遮断されていると判断されたときには、信号供給制御部１２〜１５により、各ＣＰＵのうちいずれかのＣＰＵに対するクロック信号の供給を再開する遮断解除制御部１７と、を備える。 （もっと読む）

【課題】半導体集積回路において、スタンバイモードからの復帰時間を短くでき、スタンバイモードからの復帰のための不揮発性メモリなどの付加的な回路は不要で余分なコストが発生しないという利点を維持したまま、スタンバイモードにおける電源電圧をさらに下げることでリーク電流を抑えた低消費電力動作を実現する。
【解決手段】半導体集積回路１００において、複数の内部回路のうちの主要なコア回路の動作モードを、通常動作モードとスタンバイモードとの間で切り替えるモード切替回路１０８と、該モード切替回路に該スタンバイモードを解除するよう指示するスタンバイ解除要因検出回路１０７とを備え、該モード切替回路１０８及び該スタンバイ解除要因検出回路１０７を、該スタンバイモードでのスタンバイ電圧により該システムクロックとは非同期で動作するよう構成した。 （もっと読む）

【課題】中央処理装置が設定した低消費電力状態の解除に伴う電力消費と処理時間を短縮することができ、且つ、中央処理装置が既に設定した低消費電力状態の強制解除と復帰との関係の制御を容易に行うことができる半導体装置を提供する。
【解決手段】中央処理装置（４１）自らに対して、そして被制御回路（１２，２２）に対して、電源及びクロックの停止と供給を制御する低消費電力のための制御機構に、所定の被制御回路から出力される電源及びクロックの停止を要求する信号（４００）が要求する期間だけ、別の被制御回路に対して既に設定されている電源及びクロックの供給停止を強制解除する、強制解除制御回路（７０）を採用し、強制解除に中央処理装置を介在させることを要さず、また、所定の被制御回路からの要求が終われば元の低消費電力状態に復帰されるようにする。 （もっと読む）

【課題】セルフリフレッシュ・モードのためのメモリ・デバイス制御を提供する。
【解決手段】メモリ回路において、メモリ・コントローラがパワーダウンおよびパワーオフされている間、ＤＤＲ３ ＲＤＩＭＭなどのメモリ・デバイスがセルフリフレッシュ・モードで安全に動作することを保証するために、メモリ・デバイスのクロック・イネーブル（ＣＫＥ）入力が、（ｉ）メモリ・コントローラによって印加されたＣＫＥ信号と、（ｉｉ）パワー・モジュールによって供給された終端電圧の両方に接続される。メモリ・コントローラをパワーダウンするために、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは終端電圧をローに駆動し、パワー・モジュールはメモリ・コントローラをパワーダウンする。通常の動作を再開するために、パワー・モジュールはメモリ・コントローラをパワーアップし、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは、終端電圧をパワーアップする。 （もっと読む）

【課題】ＲＣ発振器の周波数変動が大きい場合やＲＣ発振器の周波数とＵＡＲＴの通信速度が近い場合であっても、スタンバイ状態にあるマイクロコントローラを正常に起動させることができるようにする。
【解決手段】ＵＡＲＴ機能とスタンバイ機能を有するマイクロコントローラ１を備え、該マイクロコントローラがスタンバイ状態のとき該マイクロコントローラ用のＣＰＵクロック発振器３が動作を停止するコンピュータ装置において、マイクロコントローラ１がスタンバイ状態のときＵＡＲＴによるＵＡＲＴ起動信号を受信すると割込み信号ＩＮＴＵを生成するＵＡＲＴ起動回路１０を備え、該割込み信号ＩＮＴＵによりＣＰＵクロック発振器３が動作を開始するとともにマイクロコントローラ１が通常動作に復帰する。 （もっと読む）

【課題】消費電流を低減すると共にクロック信号を早期に安定出力することができるクロック信号生成装置を提供する。
【解決手段】クロック信号生成装置は、水晶発振子からの発振信号を定電流値に応じて増幅して得られた増幅発振信号の振幅が閾値振幅を超過したと判別した場合に当該増幅発振信号に基づいてクロック信号を生成し、該クロック信号のクロックパルス総数が所定のパルス数を超過したと判別した場合に該定電流値を低減する。 （もっと読む）

【課題】外部クロックに同期するデータ転送を行うインタフェースと、外部クロックを利用せずにデータ転送を行うインタフェースとを有する処理装置において、使用するインタフェースに応じて、処理装置が利用するクロックを切り替えることができる処理装置を提供する。
【解決手段】外部クロックに同期してデータ転送を行うインタフェースおよびその制御回路１４２と、内部オシレータ１２０と、内部オシレータ１２０で生成された内部クロックを用いてデータ転送を行うインタフェースおよびその制御回路１４３とを有する処理装置１００であって、インタフェースに応じて、システムクロックを内部クロックと外部クロックとの間で切り替えるクロック制御回路１３０を有し、システムクロックを切り替える際に、ＣＰＵ１４１をスリープ状態にした後に切り替え、切り替えが完了した後にＣＰＵ１４１のスリープ状態を解除して動作を再開させる。 （もっと読む）

【課題】原振クロックと非同期に動作するカウント回路やクロック分周回路を内蔵することにより、消費電力のより小さい集積回路装置を提供すること。
【解決手段】本集積回路装置１００は、発振回路３０が出力する原振クロック３２を内部回路４０に供給するタイミングを制御するクロック供給制御回路１０を含む。クロック供給制御回路１０は、カウント回路１１０が原振クロック３２のクロックパルスを所定の数だけカウントするまで内部回路４０への原振クロック３２の供給を停止するように制御する。カウント回路１１０は、原振クロック３２と非同期にカウント動作を行う。また、集積回路装置１００は、クロック供給制御回路１０が出力するクロック１２を分周した分周クロック２２を内部回路４０に供給する分周クロック供給回路２０を含んでもよい。クロック分周回路２１０は、原振クロック３２と非同期に分周クロック２２を生成する。 （もっと読む）

【課題】低速クロック信号と高速クロック信号とにより動作する情報処理システムにおいて、高速クロック信号により動作するノーマルモードへの移行時に、高速発振器から高速クロック信号が安定して生成されていることの検知の信頼性を高める。
【解決手段】低速クロック信号の所定クロック周期内に、高速クロック信号がいくつ生成されたかをカウンタでカウントする。低速クロック信号と同期して、カウント値と所定値とを比較し、高速クロック信号の周波数が所定周波数に達しているか判定する。発振が安定するにつれて周波数の変動が小さくなるため、前記判定が複数回にわたって肯定的は判定であると、高速発振器の発振が安定していると検知する。 （もっと読む）

【課題】回路の誤動作を防止しつつ、所望のデータ処理をすることが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路１００は、電源電圧がしきい値以下である場合にクロック停止信号を出力し、電源電圧がしきい値より大きい場合にクロック作動信号を出力する電源電圧監視回路２と、クロック停止信号に応じて、外部から入力されたクロック信号の出力を停止し、クロック作動信号に応じて、クロック信号を出力するクロックゲーティング回路３と、電源電圧が供給され、クロックゲーティング回路３から出力されたクロック信号に同期して動作するプロセッサ４と、電源電圧監視回路２の出力信号に応じて、外部から入力されたデータを一時的に格納するデータバッファ５と、を備える。 （もっと読む）

【課題】クロックの停止時及び再開時にクロックを比較的短時間に制御するクロック制御回路を提供する。
【解決手段】クロック停止信号を信号入力端子から入力し、クロック入力を反転クロック端子から入力する第１のＤタイプフリップフロップ回路と、前記クロック停止信号を信号入力端子から入力し、前記クロック入力を非反転クロック端子から入力する第２のＤタイプフリップフロップ回路と、前記クロック入力と前記第１のＤタイプフリップフロップの非反転出力との論理積をとる第１の論理積ゲートと、前記クロック停止信号と前記第２のＤタイプフリップフロップの非反転出力との論理積をとる第２の論理積ゲートと、前記第１の論理積ゲートの出力を入力端子から入力し、前記第２の論理積ゲートの出力を駆動能力の制御信号として入力する駆動能力可変クロックバッファと、を備える。 （もっと読む）

【課題】発振回路からの基準クロックを供給し続けなくても、ＰＬＬ回路からの所定のクロックの出力を継続させることができるようにする。
【解決手段】電圧信号Ｖ０に応じた周波数の動作クロックＣＫを生成する電圧制御発振器３と、動作クロックから比較クロックＣＫｒを生成する分周回路４と、比較クロックを発振回路１の基準クロックＣＫ０と位相比較して位相比較信号Ｓ１を生成する位相比較器５と、位相比較信号を第１の電圧信号Ｖ１に変換するローパスフィルタ７と、第１の電圧信号から第２の電圧信号Ｖ２を生成する電圧制御回路８と、第１の電圧信号と第２の電圧信号の一方を選択して電圧制御発振器３へ出力する選択回路９と、選択回路９に初期には第１の電圧信号を選択させ、電圧制御回路８が第２の電圧信号を生成した後は、選択回路に第２の電圧信号を選択させるとともに、発振回路１の動作を停止させる制御手段（ＣＰＵ）１０を備える。 （もっと読む）

【課題】デバイスを故障なく動作させることができる画像処理装置及びリファレンスクロック供給方法を提供する。
【解決手段】コントローラとエンジンとの間にＰＣＩ Ｅｘｐｒｅｓｓ規格のインターフェースを有し、コントローラからＰＣＩ Ｅｘｐｒｅｓｓ用の周波数を拡散させたリファレンスクロックをエンジンに供給する画像処理装置であって、画像処理装置の起動時に、エンジンのＰＣＩ Ｅｘｐｒｅｓｓ用Ｉ／Ｏ電源電圧が動作電圧内になった後に、リファレンスクロックを発振し始める。 （もっと読む）