【課題】半導体集積回路に搭載されたデジタル制御発振装置が生成するクロック信号の品質を向上させる。
【解決手段】ＩＣチップは周辺部を除く部位に位置する回路形成部位が、パルス遅延回路１０からなる第１回路ブロック３と、時間／数値変換回路２０及びデータ処理部３０，デジタル制御発振回路４０からなる第２回路ブロック５と、第１回路ブロック３及び第２回路ブロック５により形成されるデジタル制御発振装置１にて生成されたクロック信号ＣＫＯを利用した各種処理を実行するための周辺回路等からなる第３回路ブロック７とからなる。また、第１回路ブロック３は、電源パッドＰ１及び電源ラインＬ１を介して供給される第１の電源ＶＤＤ１により駆動され、第２回路ブロック５及び第３回路ブロック７は、電源パッドＰ２及び電源ラインＬ２を介して供給される第２の電源ＶＤＤ２により駆動されるように、レイアウトされている。 （もっと読む）

【課題】 発振器に含まれる複数の遅延反転増幅回路の配線容量を高い精度で一定にすることにより、容易に正確、かつ高周波数の多相クロックを生成できる発振器を提供する。
【解決手段】 リング状に接続された遅延反転増幅回路１０１〜１０５を、１列にレイアウトし、かつ、遅延反転増幅回路１０２の出力端子から１０３の入力端子までの配線長と、遅延反転増幅回路１０３の出力端子から１０４の入力端子までの配線長と、遅延反転増幅回路１０４の出力端子から１０５の入力端子までの配線長と、遅延反転増幅回路１０５の出力端子から１０１の入力端子までの配線長と、遅延反転増幅回路１０１〜１０５の出力端子と接続されている配線の配線長を全て等しくする。 （もっと読む）

【課題】偶数個（段）の反転回路をリング状に連結した構成でも、安定した発振動作を行うリングオシュレータ回路、これを用いたＡ／Ｄ変換回路、およびこれを用いた固体撮像装置を提供する。
【解決手段】反転回路が偶数個リング状に連結された円周上でパルス信号を周回させるリングオシュレータ回路であって、反転回路の内の一つが、制御信号に応じて第１のパルス信号を駆動する第１の起動用反転回路であり、他の一つが、第１のパルス信号の先頭エッジに基づいて第２のパルス信号を駆動する第２の起動用反転回路であり、さらに他の一つが、第２のパルス信号を駆動後の第１のパルス信号の先頭エッジに基づいて第３のパルス信号を駆動する第３の起動用反転回路であり、第１〜第３のパルス信号が円周上に同時に存在するとき、パルス信号の進行方向に対して第３、第２、第１の順になるように、第１〜第３の起動用反転回路を反転回路の円周内に配置する。 （もっと読む）

【課題】簡単な構成で高速立ち上げが可能であり、さらに従来のリング型電圧制御発振器に比べて安定な周波数の信号を生成することができる発振器を提供する。
【解決手段】制御電圧入力端子に印加された制御電圧に従って発振周波数が変化するリング型電圧制御発振器１０と、リング型電圧制御発振器１０の出力信号を一定時間幅のパルス信号に変換して出力するパルス整形回路２０と、参照電圧からパルス整形回路２０が出力する周波数が変化するパルス信号の平均電圧を差し引いた電圧を積分してリング型電圧制御発振器１０の制御電圧入力端子に出力する積分回路３０とを備える。 （もっと読む）

【課題】インバータとの接続点であるノードの最高電圧及び最低電圧が最適な電圧になるようにし、各ノードの信号の電圧の変化によって生じるクロック信号の周波数のずれを抑えることのできる発振器を提供する。
【解決手段】複数のインバータＩ₁，Ｉ₂のうちのインバータＩ₁の接続点であるノードＮ₁の信号Ｓ₁の最高電圧及び最低電圧が、２つの容量素子Ｃ₁，Ｃ₂の容量値ｃ１，ｃ２と抵抗素子Ｒ₁の抵抗値ｒ₁とによって任意の電圧になるようにする。これにより、信号Ｓ₁の最高電圧及び最低電圧を、本来の最高電圧又は最低電圧にすることができ、ノードＮ₁の信号Ｓ₁の電圧ｖ₁の変化によって生じるクロック信号Ｓ_OUTの周波数Ｔ_Oのずれを抑えることができる。 （もっと読む）

【課題】ＬＳＩ等の半導体集積回路に組み込まれたリング発振器は、専用の電源スイッチを有しているわけではないので、それを構成するＭＯＳトランジスタには非発振時中も通電され続けるものがある。そのため、特性が劣化し、リング発振器の発振周期が次第に増大していた。
【解決手段】ＭＯＳトランジスタで構成され反転ゲートとして機能する奇数個のＮＡＮＤ回路を、その出力端子と他のＮＡＮＤ回路の第１の入力端子とを接続するというように順次接続し、全体としてリング状とする。発振出力は、任意の１つのＮＡＮＤ回路の出力端子から取り出す。そして、発振または非発振を制御する信号を入力する発振制御入力端子２０を、各ＮＡＮＤ回路の第２の入力端子と接続する。 （もっと読む）

【課題】リファレンスクロックを要することなく発振信号の周波数範囲を診断できる、回路規模の小さな診断回路等を提供する。
【解決手段】制御信号１０２に応じて周波数が変化する発振信号１６６の周波数範囲を診断する診断回路１０であって、制御信号１０２を受け取り、制御信号１０２に基づく値である比較値と所定の限界値とを比較する比較器を含み、比較器が比較した結果に基づいて診断出力値１００を生成する。所定の限界値として上限値と下限値とを定め、比較値と上限値とを比較する上限比較器と、比較値と下限値とを比較する下限比較器とを含み、上限比較器および下限比較器が比較した結果に基づいて、診断出力値１００を生成する。 （もっと読む）

【課題】マルチプレクサの選択から出力までの遅延を決定する方法を提供する。
【解決手段】出力リード２６、選択入力リード２５、第１データ入力リード２３および第２データ入力リード２４を有する第１のマルチプレクサ２１と、出力リード３０および選択入力リード２９を有する第２のマルチプレクサ２２とを備え、前記第１のマルチプレクサおよび前記第２のマルチプレクサは実質上同一の構造を有し、前記第２のマルチプレクサの前記出力リードは前記第１のマルチプレクサの前記選択入力リードに結合され、発振信号は前記第２のマルチプレクサの前記出力リード上に存在し、前記第１のマルチプレクサの前記出力リードは前記第２のマルチプレクサの前記選択入力リードに結合され、第１論理レベルは前記第１のマルチプレクサの前記第１データ入力リード上に常時存在し、第２論理レベルは前記第１のマルチプレクサの前記第２データ入力リード上に常時存在する回路。 （もっと読む）

【課題】特性の向上を図ることが可能なＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプを備え、出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗を備え、可変抵抗の他端に一端が接続され、接地に他端が接続され、ローパスフィルタを構成する容量を備え、前記チャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器を備え、リング状に直列に接続された複数のインバータを有し、インバータを動作させるための動作電流が供給され、動作電流に応じて発振周波数が制御される発振信号を出力する電流制御発振器を備え、可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧とを比較する第１の比較回路を備え、その比較信号に基づいて、電流制御発振器のインバータの段数を制御する制御回路を備える。 （もっと読む）

【課題】回路動作開始直後の初回サンプリングにおいてもランダム性の高い真性乱数を生成することのできる乱数生成回路を提供する。
【解決手段】奇数段の論理ゲートで構成されたＭ１個の第１のリングオシレータ１０−１と、偶数段のインバータと１段の論理ゲートで構成されたＭ２個の第２のリングオシレータ１０−２と、第１のリングオシレータ１０−１の中間ノード出力と第２のリングオシレータ１０−２の中間ノード出力の排他的論理和をとる（Ｍ１＋Ｍ２）入力ＸＯＲ２１と、出力をサンプリングクロックでラッチし、乱数値として出力するＤ−ＦＦ２２と、サンプリングクロックを生成する制御部１００とを備え、第１のリングオシレータ１０−１を構成する各論理ゲートの出力にそれぞれインバータが接続され、インバータのいずれか１つの出力をリングオシレータの中間ノード出力とする。 （もっと読む）

【課題】インバータのＯＮ抵抗や内部遅延時間の影響を排除して、測定温度を適正に検出することができる、半導体集積回路及び測定温度検出方法を提供する。
【解決手段】、インバータｉｎｖ１１〜ｉｎｖ５１には、バイアス回路１２により生成されたバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓまたは、バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓに基づいたバイアス信号ｐｂｉａｓ＿ｉｎｖ１１、ｎｂｉａｓ＿ｉｎｖ１１、ｐｂｉａｓ＿ｉｎｖ２１、ｎｂｉａｓ＿ｉｎｖ２１が、基準抵抗素子ＲＳによるキャリブレーションの際に、基準抵抗素子ＲＳによる発振周波数ｆＳが基準発振周波数となるように印加される。 （もっと読む）

【課題】小面積で広帯域特性及び低位相雑音特性を得ることが可能な同期回路を提供する。
【解決手段】位相検出器１１は、参照信号と帰還信号との位相差を検出する。電圧生成器１２，１３は、位相検出器の出力信号に基づき電圧を発生する。パルス発生器１６は、参照信号に基づきパルス信号を生成する。電圧制御発振器１４は、パルス信号に同期して、発振信号を発振する。分周器１５は、電圧制御発振器からの信号を分周し、帰還信号を生成する。電圧制御発振器１４は、電圧発生回路から供給される電圧レベルをシフトするレベルシフト回路１４ｃと、電圧発生回路からの電圧とレベルシフト回路からのレベルシフトされた電圧により駆動される複数のインバータ回路１４ａ、１４ｂからなるリング発振器とにより構成され、インバータ回路の１つにパルス信号が供給される。 （もっと読む）

【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。 （もっと読む）

【課題】回路規模及び消費電流を増加させることなく、且つ、単純な回路を用いて、出力信号の雑音成分を低減する。
【解決手段】半導体集積回路は、リング発振器１０と、ノイズキャンセラ２０と、を備える。リング発振器１０は、入力信号Ｖｉｎに基づいて、第１位相を有する第１出力信号Ｖｏｕｔ１を生成する第１信号生成部１２と、入力信号Ｖｉｎに基づいて、第１位相とは異なる第２位相を有する第２出力信号Ｖｏｕｔ２を生成する第２信号生成部１３と、を備える。ノイズキャンセラ２０は、第１増幅係数Ｋ１を用いて第１信号生成部１２により生成された第１出力信号Ｖｏｕｔ１を増幅する第１増幅器２１と、第２増幅係数Ｋ２を用いて第２信号生成部１３により生成された第２出力信号Ｖｏｕｔ２を増幅する第２増幅器２２と、第１増幅器２１により増幅された第１出力信号Ｖｏｕｔ１と第２増幅器２２により増幅された第２出力信号Ｖｏｕｔ２とを合成する演算器２４と、を備える。 （もっと読む）

【課題】
位相ノイズが少ない多相クロック生成回路を提供する。
【解決手段】
多相クロック生成回路は，基準クロックを生成する基準クロック生成器と，リング状に接続された複数の遅延回路を有し，前記複数の遅延回路がそれぞれ位相がずれた出力クロックを出力する多相クロック発振器と，前記複数の遅延回路のいずれかの出力端子に前記基準クロックを供給する基準クロック注入回路とを有する。多相クロック発振器のクロックの位相ノイズを低減し周波数変動が抑制できる。 （もっと読む）

【課題】無線通信機器等に用いられるＣＭＯＳインバータ型高周波分周器を低消費電流にて実現する。
【解決手段】各々インバータ及び１つ以上のスイッチから構成された第１〜第４のラッチ機能付インバータ４，５，６，７と、第１及び第２のトランス８，９とで分周器を構成する。従来用いていた“２つのインバータを正帰還にして構成されたラッチ”は、不要となり、その代役としてトランス８，９を用いる。 （もっと読む）

【課題】入力データと再生クロックの同期を保ったまま、再生クロックの適切なジッタ量と適切なバースト応答時間とを両立させる。
【解決手段】ＣＤＲ回路は、入力データが遷移したときにパルスを出力するゲーティング回路２と、ゲーティング回路２の出力パルスのタイミングに合うように出力クロックの位相を調整するＧ−ＶＣＯ３と、Ｇ−ＶＣＯ３から出力されるクロックのタイミングに合うように出力クロックの位相を調整するＶＣＯ４と、入力データのデータ識別をＶＣＯ４から出力される再生クロックに基づいて行うフリップフロップ１と、Ｇ−ＶＣＯ３の出力端子とＶＣＯ４の入力端子との間に設けられたバッファ増幅器６ａとを備える。バッファ増幅器６ａの駆動力は、ＣＤＲ回路のバースト応答時間が仕様の範囲内で最大となるように予め設定される。 （もっと読む）

【課題】起動動作時における電流の増大を必要最小限に抑え、安定した起動動作が可能で、小型な低消費電力回路を提供する。
【解決手段】第１発振トランジスタＰ31、第１発振トランジスタＰ31のドレイン端子にドレイン端子を接続した第２発振トランジスタＮ31、第１容量Ｃ2、第１容量Ｃ2に一方を接続し、他方を第１発振トランジスタＰ31と第２発振トランジスタＮ31の接続ノードに接続した圧電振動子Ｑ1、一方を圧電振動子Ｑ1に接続し、他方を第１発振トランジスタＰ31のゲート端子に接続した帰還抵抗回路Ｚ3、第１発振トランジスタＰ31のゲート端子ＶP1に第１端子を接続し、接続ノードに第２端子を接続した第１振幅制限素子Ｐ32、第２発振トランジスタＮ31のゲート端子ＶN1に第２端子を接続し、接続ノードに第１端子を接続した第２振幅制限素子Ｎ32とを備える。 （もっと読む）

【課題】安定した発振周期の信号を出力することができるオシレータを提供すること。
【解決手段】複数の論理素子がリング状に接続され、所定の周期の発振信号を出力する可変駆動電圧により動作するオシレータであって、複数の論理素子に選択的に印加される第１及び第２の駆動電圧を発生させる内部電圧発生手段を備え、発振信号の周期が正常状態である場合には、第１の駆動電圧が複数の論理素子に印加され、発振信号の周期が正常状態より短いか又は長い場合には、第２の駆動電圧ＶＯＳＣが複数の論理素子に印加され、発振信号の周期が一定に維持されるように構成されている。 （もっと読む）

【課題】短時間に電源電圧を最適値に制御することが可能な半導体集積回路装置を提供することである。
【解決手段】本発明にかかる半導体集積回路装置１００は、ターゲット回路２と、ターゲット回路２に電源電圧を供給する電圧供給回路４と、電圧供給回路４の出力電圧を制御する制御回路３と、ターゲット回路２に供給される電源電圧の電圧値を予測する目標電圧予測回路１とを備える。制御回路は、ターゲット回路２の要求動作周波数が第１の動作周波数から第２の動作周波数に変化した際に、電圧供給回路４の出力電圧を所定の電圧値だけ変化させる。目標電圧予測回路１は、所定の電圧値の変化にともなうターゲット回路２の動作周波数の変化量を検出すると共に、動作周波数の変化量と所定の電圧値との関係に基づいて目標電圧値を算出する。電圧供給回路４は、ターゲット回路２に目標電圧値の電源電圧を供給する。 （もっと読む）