【課題】逓倍されたクロック信号のパルス数が逓倍数の値からずれる状態を原理的に阻止することができるクロック逓倍技術を提供する。
【解決手段】第２クロック信号（ＣＬＫ２）のサイクル単位で、第１クロック信号（ＣＬＫ１）の計数値を逓倍数で除した商の値に対応するサンプリングクロックサイクル数を単位として第３クロック信号（ＣＬＫ３）を順次生成すると共に、生成された一つの逓倍クロックサイクルにおいて前記商の余りに対応する当該サンプリングクロックのサイクル期間に対応して逓倍クロック信号の変化を抑止する制御（１０６）を行う。 （もっと読む）

【課題】長短のパルス幅が混在するデータ信号の周波数を判定することができる技術を提供する。
【解決手段】複数の周波数の異なるデータ信号から周波数を判定する周波数判定回路２０１において、複数の周波数の異なるデータ信号を取り込み、所定のパルス幅よりも短いパルス幅の信号のカウント数に基づいて周波数を判定する回路を有する。例えば、所定のパルス幅よりも短いパルス幅の信号を検出し、その検出した信号のパルス数をカウントする。予めパルスのカウント数と周波数の対応付けをしておくことで、カウント数に基づいて周波数を判定することができる。 （もっと読む）

【課題】正パルスおよび負パルス間の位相偏差に影響されることなくバイポーラ信号の周波数を正確に測定する。
【解決手段】バイポーラ信号をＢ／Ｕ変換110した被測定クロックのパルス列の立ち上がりを第１カウンタ120でカウントし、当該カウント値を基に測定期間を設定する。このとき、測定期間の開始および終了のタイミングを決める各パルスの極性が一致するようにしておく。そして、基準クロックに従いカウント動作する第２カウンタ130を上記測定期間で有効にし、該第２カウンタのカウント値を用いて被測定クロックの周波数を算出する。 （もっと読む）

【課題】発振器のウォームアップの完了を容易に判定できるようにする。
【解決手段】クロック供給装置１は、通信装置内の処理に用いられるクロック信号を供給する。発振器１ａは、クロック信号を生成する。測定部１ｂは、通信装置に接続された伝送路から抽出されたリファレンスクロック信号を取得し、クロック信号とリファレンスクロック信号との周波数ずれを測定する。判定部１ｃは、周波数ずれの測定結果と電力供給の状況とに基づいて、発振器１ａのウォームアップが完了したか否か判定する。 （もっと読む）

【課題】消費電力の低減を図る。
【解決手段】クロック補正回路３０に第１クロック信号の周波数の補正を実施させる補正間隔を計時する補正間隔タイマ８０と、クロック補正回路３０による第１クロック信号の周波数の補正に要する補正時間を計時する補正時間タイマ７０と、補正間隔タイマ８０により計時される補正間隔毎に、補正時間タイマ７０に補正時間の計時を開始させるとともに第２クロック発振回路２０を動作状態にさせてクロック補正回路３０に第１クロック信号の周波数の補正を実施させ、補正時間タイマ７０により補正時間の計時が通知されると第２クロック発振回路２０を停止状態にさせる制御手段４０、５０、６０を備える。 （もっと読む）

【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。 （もっと読む）

【課題】クロック異常を検出する精度を向上させる技術を提供する。
【解決手段】被検査クロックを遅延させる第１の遅延回路の出力と第２の遅延回路の出力よりＬｏｗ期間を決める。定められたＬｏｗ期間に信号変化をカウントする。被検査クロックとカウント値により異常検出する。第１の遅延回路の出力と第２の遅延回路の出力よりＨｉｇｈ期間を決める。定められたＨｉｇｈ期間に信号変化をカウントする。被検査クロックとカウント値により異常検出する。Ｌｏｗ期間の異常とＨｉｇｈ期間の異常を統合する。 （もっと読む）

【課題】オシレータ出力、又はＰＬＬ出力、又はリングオシレータ出力のいずれかに発振異常が発生しているか否かを判定できる半導体集積回路を提供する。
【解決手段】本発明の半導体集積回路１は、第１の発振器（オシレータ２）と、第２の発振器（ＰＬＬ３）と、第３の発振器（リングオシレータ４）と、第１の発振器２のクロック、第２の発振器３のクロックを第３の発振器４のクロックに基づいて順に切り替えて出力するセレクタ６と、セレクタ６から出力されたクロックを、第３の発振器４のクロックに基づいてアップカウント又はダウンカウントし、アップカウント又はダウンカウントの結果に基づいて、セレクタ６から出力されたクロックと、第３の発振器４のクロックとの整合性を判定し、いずれかのクロックに発振異常が発生しているか否かを判定する判定回路７と、を備える。 （もっと読む）

【課題】一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出することのできるスペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置の提供。
【解決手段】パルス発生回路４８は、基準クロックの計数値と設定レジスタ４６に記憶された値とを比較することで一定期間毎にパルスを発生する。その一定期間にスペクトラム拡散クロックＳＳＣ＿ＣＬＫを計数して得られたＳＳＣカウント値をカウンタバッファ５１に保持して、設定レジスタ５３に記憶された各種閾値と比較回路５５を介して比較することにより、その時点におけるスペクトラム拡散クロックＳＳＣ＿ＣＬＫの周波数レベルを検知することができる。 （もっと読む）

【課題】既存のクロック検出方法のリソース占用率が高い問題を解決できるクロック検出方法及びその装置を提供する。
【解決手段】該方法は、プログラマブル部品が、ローカルタイムソースにより生成されたソースクロック信号に周波数分割を行って参照クロック信号を取得し（Ｓ１０１）、プログラマブル部品が、ソースクロック信号をカウント動作クロックとし、検出対象クロック信号の、参照クロック信号の連続するＮ（Ｎは正整数である）個のハイ電圧レベルの各ハイ電圧レベル期間における立ち上がりエッジカウント値とハイ電圧レベルカウント値を確定し（Ｓ１０２）、プログラマブル部品が、検出対象クロック信号の、各ハイ電圧レベル期間におけるハイ電圧レベルカウント値と第１の所定値との大きさ関係、及び立ち上がりエッジカウント値と第２の所定値との大きさ関係に基づいて、検出対象クロック信号が有効であるかを確定する（Ｓ１０３）。本発明によると、少ないリソースを占め、クロック検出の信頼性が向上でき、また、検出対象クロック信号の周波数範囲が広くなり、検出対象クロック信号の高周波数グリッチによる影響を避けることができる。 （もっと読む）

【課題】クロックパルス周波数の誤差が±２００％になっても、正確な時間で火災検出等の動作を行えることができる火災報知設備を提供することを目的とするものである。
【解決手段】火災報知設備の火災感知器において、中継器または火災受信機との間で伝送を行う際に、上記中継器または上記火災受信機が、時間間隔の基準となるパルスを定期的に上記火災感知器に伝送する火災感知器であって、上記基準となるパルスを、上記火災感知器が受信し、この受信したパルスの長さを、上記火災感知器が自ら発生するクロックパルスの長さと比較することによって、上記クロックパルスの周波数の誤差範囲を修正する火災感知器である。 （もっと読む）

【課題】従来のデューティ検出回路では、キャパシタに対するプリチャージ後の充放電動作が、通常のデューティ検出動作中の充放電動作とは異なるものとなり、正確なデューティ検出ができなかった。
【解決手段】内部クロック信号ＣＬＫがハイレベルを取る期間とロウレベルを取る期間との比（デューティ比）を積算し、電気的に記憶する記憶部（キャパシタＣ１，Ｃ２）と、記憶部（キャパシタＣ１，Ｃ２）における積算動作（デューティ検出動作）を制御する積算動作制御回路４２と、一端が積算動作制御回路４２と接続され、他端が電源線（ＶＤＤ，ＧＮＤ）に接続された定電流回路（バイアストランジスタＢＴｒ１，ＢＴｒ２）と、積算結果を初期化するプリチャージ回路４３とを備え、プリチャージ回路４３による初期化の実施中に電流回路（バイアストランジスタＢＴｒ１，ＢＴｒ２）に電流を流すようにする。 （もっと読む）

【課題】消費電力を低減し誤動作の少ない受信回路を提供する。
【解決手段】プリアンブルを含む変調されたディジタル信号を受信する受信装置２１０と、検波回路２２０によるベースバンド信号Ｓ１と基準信号Vrefを比較するコンパレータ２５０と、ベースバンド信号Ｓ１の積分回路２４０と、積分回路２４０からの平均値信号Ｓ２に基づく信号Ｓ３を生成する下側ヒステリシス電圧生成回路２６０と、平均値信号Ｓ２に基づく信号Ｓ４／Ｓ５を生成する上側ヒステリシス電圧生成回路２７０と、コンパレータ２５０からのディジタル信号Ｄｏｕｔに基づき、信号Ｓ３または信号Ｓ４／Ｓ５を選択しこれを基準信号Vrefとする選択回路２８０と、コンパレータ２５０からのディジタル信号のパルス数を計数し信号Ｑを出力するパルス検出カウンタ２９０と、信号Ｑに基づく信号Ｓ４／Ｓ５の電圧レベルを可変する電圧と、信号を処理するディジタル回路とを有する。 （もっと読む）

【課題】エラー検出のためのハードウエア上のオーバーヘッド及び時間的オーバーヘッドを小さくでき、且つエラーを発生した論理素子を特定できる半導体集積回路を提供することを第１目的とする。また、ダイナミック回路のリセット時間による時間的オーバーヘッドを隠蔽でき、実効的な演算スループットを向上させる半導体集積回路を提供することを第２目的とする。
【解決手段】本発明に係る半導体集積回路は、論理素子単位でのハンドシェークを実施し、論理素子単位でのエラー発生の検出を行うことで後段の論理素子にエラー伝搬を行わないこととした。さらに、本発明に係る半導体集積回路は、各論理素子内で同一の論理回路を並列に接続し、２相で動作させることとした。 （もっと読む）

【解決手段】 基準クロックの周波数を決定する装置、方法、システム、アルゴリズム、および回路を開示する。一実施形態によると、基準クロックの周波数を検出する回路であって、周波数が既知であり、精度は所定の値であるスリープクロックの所定の部分の間、基準クロックのサイクル数をカウントして、基準クロックサイクルカウント値を得るクロックカウンタと、基準クロックサイクルカウント値および既知であるスリープクロックの周波数に基づいて、基準クロックの周波数を推定する周波数推定部と、複数の許容周波数から、推定された基準クロックの周波数に最も近い周波数を選択する周波数選択部とを備える回路が提供される。 （もっと読む）

【課題】入力されたクロックが適切なものであるか常時監視することができ、クロックの切り替えを常時適切に行うことができるようにする。
【解決手段】判定回路１０に固定クロックＣＬＫ１を常時入力する。判定回路１０では、その常時入力される固定クロックＣＬＫ１に基づいて対象クロックＣＬＫ２の状態を監視し、対象クロックＣＬＫ２が入力停止状態にあるか、もしくは対象クロックＣＬＫ２の周波数が所定の周波数の範囲外にあるか否かを判断する。固定クロックＣＬＫ１を常時入力としているため、常にクロックの判定を行うことが可能であり、固定クロックＣＬＫ１から対象クロックＣＬＫ２へ、または対象クロックＣＬＫ２から固定クロックＣＬＫ１への切り替えが常時可能となる。また、対象クロックＣＬＫ２の入力停止状態から所望とするクロックの周波数範囲の判定まで、切れ目のない判定が可能となる。 （もっと読む）

【課題】Ｌｏｏｐｂａｃｋテストの際に電圧振幅マージン不足の半導体装置が次工程へと流出するのを防止する。
【解決手段】シリアライザ１７は、テストモード期間にクロック信号ＣＬＫ１に応じてパタン発生器２０が出力するパラレルのテストパタン信号をシリアル信号に変換して出力バッファ１６よりテスト治具側の外部ループバックパスへ出力する。ＣＰＵ２１は、遅延制御信号ＤＬＣ１，ＤＬＣ２によって一方の可変遅延素子ＶＤＬ１，ＶＤＬ２の遅延時間を制御する。入力バッファ１０の出力であるテストパタン信号ＶＲｘとＬＳＩテスタ等より印加される外部基準電圧Ｖｒｅｆとの差動信号ＶＲｘ１がＣＤＲ１２に印加され、クロック信号ＣＬＫ２が生成される。両信号ＶＲｘ，ＣＬＫ２の一方の位相が変更されて、外部基準電圧Ｖｒｅｆの値毎にタイミングマージンがチェックされる。 （もっと読む）

【課題】 この発明は、テスト兼用端子に高電圧のノイズが入力された場合でも容易にテストモードに入ることのない半導体装置を提供する。
【解決手段】 この発明は、通常動作モードと、テストモードを備えた半導体装置において、前記半導体装置は、振幅が電源電圧以内の通常信号と振幅が前記電源電圧より高い高電圧信号の入力が可能なテスト兼用入力端子Ａと、テスト兼用入力端子Ａに入力される高電圧信号を検出する高電圧検出回路１０と、高電圧検出回路１０からの高電圧信号が所定のパターンで変化したことを検出するパターン検出回路２０と、検出したテスト兼用入力端子Ａから高電圧信号が所定のパターンで印加された場合に、前記通常動作モードから前記テストモードに切り換える切り替え手段３０と、備えた。 （もっと読む）

【課題】受光素子にて検知されたパルス光の波長が判別可能であり、外乱光による影響をさらに低減し、検出精度の高い物体検出回路を実現する。
【解決手段】物体検出回路１は、パルス変調された光を照射する発光素子１２と、被検出物体の有無に応じて発光素子１２からの出力パルス光を受光する受光素子１３と、受光素子１３にて検知されたパルス光の波長を判別する信号検出回路１９とを備える。 （もっと読む）

【課題】適正なパルス数のパルス信号が出力されない状態を検知可能なパルス出力装置を提供する。
【解決手段】 ＣＰＵ３は、入力信号に応じたパルス数を算出するパルス数算出手段３１と、パルス数算出手段３１により算出されたパルス数のパルス信号を出力するパルス出力手段３２と、後述するパルス用カウンタ６１によりカウントされたパルス数と、パルス数算出手段３１により算出されたパルス数とを照合する照合手段３３を構成する。外部回路６には、パルス出力手段３２から出力されたパルス信号のパルス数をカウントするパルス用カウンタ６１と、パルス用カウンタ６１によりカウントされたカウント数を格納するレジスタ６２と、レジスタ６２に格納されたカウント数をシリアル通信によりＣＰＵ３に向けて送信する通信手段６３と、が設けられる。 （もっと読む）