【課題】ＤＮＬの低減を実現可能なディジタル制御発振装置を提供する。
【解決手段】例えば、発振出力ノードＯｓｃＰ，ＯｓｃＭ間に並列に結合されるアンプ回路ブロックＡＭＰＢＫ、コイル素子ＬＰ，ＬＭ、複数の単位容量ユニットＣＩＵ等を備え、各ＣＩＵは、容量素子ＣＩｐ，ＣＩｍと、当該ＣＩｐ，ＣＩｍを発振周波数の設定パラメータとして寄与させるか否かを選択するスイッチＳＷＩを備える。ここで、ＳＷＩは、デコーダ回路ＤＥＣからのオン・オフ制御線ＢＩＴ＿ＣＩによって駆動され、当該ＢＩＴ＿ＣＩは、シールド部ＧＳによってＯｓｃＰ，ＯｓｃＭとの間でシールドされる。 （もっと読む）

【課題】半導体集積回路に搭載されたデジタル制御発振装置が生成するクロック信号の品質を向上させる。
【解決手段】ＩＣチップは周辺部を除く部位に位置する回路形成部位が、パルス遅延回路１０からなる第１回路ブロック３と、時間／数値変換回路２０及びデータ処理部３０，デジタル制御発振回路４０からなる第２回路ブロック５と、第１回路ブロック３及び第２回路ブロック５により形成されるデジタル制御発振装置１にて生成されたクロック信号ＣＫＯを利用した各種処理を実行するための周辺回路等からなる第３回路ブロック７とからなる。また、第１回路ブロック３は、電源パッドＰ１及び電源ラインＬ１を介して供給される第１の電源ＶＤＤ１により駆動され、第２回路ブロック５及び第３回路ブロック７は、電源パッドＰ２及び電源ラインＬ２を介して供給される第２の電源ＶＤＤ２により駆動されるように、レイアウトされている。 （もっと読む）

【課題】チャタリング抑制の特性を維持したまま、電源電圧や温度の影響による出力周波数の変化を抑制する。
【解決手段】スイッチＳＷＨ及びＳＷＬがオフ状態で、入力信号がＶｔｈＬより大きくＶ_ＤＤ／２未満の場合、第１インバータ１２の閾値電圧はＶ_ＤＤ／２となり、出力信号ＯＵＴはハイレベルとなる。入力信号がＶ_ＤＤ／２〜ＶｔｈＨとなると、出力信号ＯＵＴが立ち下がり、制御信号ＣＳＬが立ち上がって、スイッチＳＷＬがオンされ、閾値電圧は低電位側に変化する。入力信号がＶｔｈＨを超えると、信号ＳＬＨが立ち下り、入力信号が再びＶｔｈＨ未満となると、信号ＳＬＨが立ち上がり、制御信号ＣＳＬが立ち下がって、スイッチＳＷＬがオフされ、閾値電圧は再びＶ_ＤＤ／２に変化する。入力信号がＶ_ＤＤ／２〜ＶｔｈＬとなると、出力信号ＯＵＴが立ち上がり、制御信号ＣＳＨが立ち上がって、スイッチＳＷＨがオンされ、閾値電圧は高電位側に変化する。 （もっと読む）

【課題】従来技術に比較して周波数が一定のクロックを発生できる弛張発振回路を提供する。
【解決手段】クロック発生サブ回路１は、基準電圧Ｖｒｅｆとコンパレータ１４の誤差電圧ΔＶ１とを含む比較電圧Ｖｃｍｐ１を発生して出力電圧Ｖｓｕｂ１としてコンパレータ１４の反転入力端子に出力する比較電圧発生期間と、電流電圧変換回路１１からの出力電圧Ｖｃ１を比較電圧Ｖｃｍｐ１と比較するクロック発生期間とを交互で繰り返すように制御される。クロック発生サブ回路２も、クロック発生サブ回路１と同様のクロック発生期間とを交互で繰り返すように制御される。制御回路５は、クロック発生サブ回路１及び２を、一方の回路が比較電圧発生期間であるときに他方の回路がクロック発生期間であるように制御する。 （もっと読む）

【課題】電流源、比較回路および外付け容量で構成される従来技術による発振回路では、外付け容量の容量値によって発振周波数の精度が悪くなる問題があった。外付け容量の放電時間は、その容量値と、電荷を引き抜く抵抗成分の時定数とで決定される。そのため、容量値が大きい場合は放電時間が長くなり、放電時間に合わせて遅延時間を長く設定する必要があった。逆に、容量値が小さい場合は、発振周波数の周期に対して遅延時間が相対的に大きくなるので、やはり発振周波数の精度が悪くなる。
【解決手段】発振回路に２つの外付け容量を設け、充電および放電を交互に行うことで、発振周波数の精度が外付け容量に溜まった電荷の放電時間に影響されない。すなわち、発振周波数の精度は外付け容量の容量値よって変わることが無い。 （もっと読む）

【課題】製造バラツキによる影響の少ない発振回路を有した抵抗周波数変換回路を提供する。
【解決手段】抵抗周波数変換回路が、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む。 （もっと読む）

【課題】簡単な構成で高速立ち上げが可能であり、さらに従来のリング型電圧制御発振器に比べて安定な周波数の信号を生成することができる発振器を提供する。
【解決手段】制御電圧入力端子に印加された制御電圧に従って発振周波数が変化するリング型電圧制御発振器１０と、リング型電圧制御発振器１０の出力信号を一定時間幅のパルス信号に変換して出力するパルス整形回路２０と、参照電圧からパルス整形回路２０が出力する周波数が変化するパルス信号の平均電圧を差し引いた電圧を積分してリング型電圧制御発振器１０の制御電圧入力端子に出力する積分回路３０とを備える。 （もっと読む）

【課題】発振装置において、発振安定化容量として用意されたキャパシタを有効活用する。
【解決手段】発振装置は、定電圧を生成する定電圧生成回路と、振動子発振回路と、第１のキャパシタを備える。振動子発振回路は、振動子を発振させるための回路であって、振動子の一端に接続される第１の接続ノードと、定電圧生成回路により生成された定電圧が供給される定電圧供給ノードと、を有する。第１のキャパシタは、第１の接続ノードと定電圧供給ノードのいずれかに選択的に接続される。 （もっと読む）

【課題】同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供する。
【解決手段】電源投入時の劣化検出タイミングにおいて、定電流源２３から抵抗器２２に通電して得られたＡ／Ｄ変換器６のＡＤ変換値（抵抗器２２の端子電圧Ｖ_Ｒ）に基づいて、ＣＰＵ２が逓倍数設定値ＦＭＵＬＲを補正する。この場合、定電流源２０を用いることなく定電流源２３が作動して抵抗器２２に通電する。ＣＰＵ２は、抵抗器２２の端子電圧を測定することでＣＲ発振器１４内の抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの逓倍数設定値ＦＭＵＬＲを補正する。 （もっと読む）

【課題】インバータとの接続点であるノードの最高電圧及び最低電圧が最適な電圧になるようにし、各ノードの信号の電圧の変化によって生じるクロック信号の周波数のずれを抑えることのできる発振器を提供する。
【解決手段】複数のインバータＩ₁，Ｉ₂のうちのインバータＩ₁の接続点であるノードＮ₁の信号Ｓ₁の最高電圧及び最低電圧が、２つの容量素子Ｃ₁，Ｃ₂の容量値ｃ１，ｃ２と抵抗素子Ｒ₁の抵抗値ｒ₁とによって任意の電圧になるようにする。これにより、信号Ｓ₁の最高電圧及び最低電圧を、本来の最高電圧又は最低電圧にすることができ、ノードＮ₁の信号Ｓ₁の電圧ｖ₁の変化によって生じるクロック信号Ｓ_OUTの周波数Ｔ_Oのずれを抑えることができる。 （もっと読む）

【課題】 位相雑音の発生や発振周波数のずれを抑制することのできるＶＣＯ回路を提供する。
【解決手段】 実施形態のＶＣＯ回路は、３個のインバータＩＶ１〜ＩＶ３をリング状に接続したリングオシレータ１を備え、制御電流生成部２が、入力された制御電圧Ｖｃｔを電圧−電流変換した制御電流Ｉｃｔを生成し、リングオシレータ１へ電源電流として供給する。また、このＶＣＯ回路では、定電流生成部３が、定電流Ｉａを生成し、制御電流Ｉｃｔに重畳する電源電流としてリングオシレータ１へ供給する。 （もっと読む）

【課題】リファレンスクロックを要することなく発振信号の周波数範囲を診断できる、回路規模の小さな診断回路等を提供する。
【解決手段】制御信号１０２に応じて周波数が変化する発振信号１６６の周波数範囲を診断する診断回路１０であって、制御信号１０２を受け取り、制御信号１０２に基づく値である比較値と所定の限界値とを比較する比較器を含み、比較器が比較した結果に基づいて診断出力値１００を生成する。所定の限界値として上限値と下限値とを定め、比較値と上限値とを比較する上限比較器と、比較値と下限値とを比較する下限比較器とを含み、上限比較器および下限比較器が比較した結果に基づいて、診断出力値１００を生成する。 （もっと読む）

【課題】広範囲、光分解能に周波数を可変することのできるクロック信号を生成する。
【解決手段】オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。デコーダＤＥＣは、制御信号ＣＮＴ７，ＣＮＴ６をデコードし、トランジスタＴ２〜Ｔ５のいずれか１つをオンさせる。この構成によって、回路ノードｆｂｃｋが、参照電圧ＶＲＥＦＩと同電位となるようフィードバック制御がかかるため、トランジスタＴ２〜Ｔ５のＯＮ抵抗を大幅に低減することができ、周波数精度の悪化を防止することができる。 （もっと読む）

【課題】巨大磁気抵抗効果接合部を有する発振回路を提供する。
【解決手段】巨大磁気抵抗効果を有する接合部を基盤とした発振器。発振器は電流が横断する巨大磁気抵抗効果を有するｎ個（ｎは、１以上の整数）の基本接合部のグループを２つ備え、２つのグループ各々における接合部は直列接続され、かつそれぞれの主電流（Ｉ_０）によってエネルギーを得、両グループの端子の両端間の電圧が加算されることにより発振回路の出力Ｓにおいて電圧を供給する。第１のグループの１個以上の接合部の端子の両端間の電圧は位相比較器ＰＨＣの第１の入力Ｅ１に印加され、他方のグループの１個以上の接合部の端子の両端間の電圧は位相比較器の別の入力Ｅ２に印加される。位相比較器は２つの出力Ｓ１、Ｓ２において、入力に印加された電圧間の平均位相差によって決まる同じ振幅で逆符号の二次電流＋ｉ、−ｉを供給する。 （もっと読む）

【課題】 ＲＣ発振器によりクロック信号を生成するシステムにおいて、クロック信号の周波数を大きく変動させずに補正して規定の範囲に保つことのできる電子機器およびクロック補正方法を提供することにある。
【解決手段】 ＲＣ発振器の抵抗または容量の設定を切り替えてクロック信号の周波数を複数段階に変更可能な周波数変更手段と、この複数段階の変更量を表わしたトリミングテーブルを記憶する記憶手段と、周波数変更手段の設定を切り替えてクロック信号の周波数を補正するクロック補正制御手段とを備えた電子機器およびそのクロック補正方法である。そして、クロック補正制御手段は、トリミングテーブルのデータに基づき、クロック信号の周波数を補正前の周波数から規定の周波数へ次第に近づいていくように周波数変更手段の設定を切り替えて（Ｓ７，Ｓ８）、クロック信号の周波数を補正する。 （もっと読む）

【課題】
超高温から極低温までの温度変動が極めて大きい環境に設置される無線機器に適用できる発信周波数の安定化方法を提供する。
【解決手段】
複数の発信回路を備え、筐体内の温度を測定する筐体内温度測定ステップと、測定した筐体内温度Ｔと予め定められた温度Ｔ０、Ｔ１、・、Ｔｋ、・Ｔｎとの大小関係から測定した温度範囲を判定する温度範囲判定ステップと、 温度範囲判定ステップが判定した温度範囲に応じて複数の発信回路のいずれかを選択する回路選択ステップとを有し、筐体内温度ＴがＴｋ−１≦Ｔ＜Ｔｋの範囲であった場合に、回路選択ステップは当該温度範囲において、発信器の発信周波数が希望の範囲に納まるように予め調整されている発信回路等を選択する。 （もっと読む）

【課題】クロック周波数の設定を変えた場合でも電源や温度などに変動があっても、高精度なクロック信号を生成する。
【解決手段】周波数電圧変換回路１３は、スイッチＳＷ１，ＳＷ２から構成されるスイッチ部、静電容量素子Ｃ，Ｃ１０〜Ｃ１３、およびスイッチＣＳＷ０〜ＣＳＷ３から構成されている。静電容量素子Ｃ１０〜Ｃ１３は、容量の絶対値が異なるもので構成され、設計者が意図する周波数範囲をカバーするよう設ける。静電容量値は、たとえば、２の重み付けがされている静電容量素子Ｃ１１〜Ｃ１３は、たとえば、４ビットの周波数調整制御信号ＳＥＬＣ０〜ＳＥＬＣ３に基づいて、スイッチＣＳＷ０〜ＣＳＷ３が選択し、周波数の切り替えを行う。 （もっと読む）

【課題】広い温度範囲で高精度なクロック信号を出力可能な、安価でかつコンパクトなサイズのクロック発生装置を提供する。
【解決手段】クロック発生装置は、基準クロック信号を生成する基準クロック生成部１１と、第１のクロック信号を生成する第１の発振器１２と、前記第１のクロック信号を前記基準クロック信号と同周波数、同位相となるように補正した第２のクロック信号を生成する第１の精度保証部１３と、温度検知部１５と、第３のクロック信号を生成する第２の発振器１７と、前記第３のクロック信号を前記基準クロック信号と同周波数、同位相となるように補正した第４のクロック信号を生成する第２の精度保証部１８と、温度が第１の発振器１２の保証温度範囲内の場合には前記第２のクロック信号、保証温度範囲外の場合には前記第４のクロック信号を出力するクロック切替部２０と備える。 （もっと読む）

【課題】ＰＶＴに依存しない安定した位相雑音特性を短時間で得ることができる局部発振器を提供する。
【解決手段】局部発振器は、デジタル制御発振器と、位相データ生成器と、減算器と、ループフィルタと、乗算器と、係数算出器と、を備える。前記デジタル制御発振器は、第１の発振器制御値により発振信号の発振周波数を制御可能である。前記発振周波数は、前記第１の発振器制御値と、前記第１の発振器制御値の単位値あたりの前記発振周波数の変化量と、の積に等しい。設定周波数データは、設定周波数を基準信号の基準周波数で除算して得られる。前記乗算器は、前記ループフィルタからの規格化制御値に第１の係数を乗算した前記第１の発振器制御値を出力する。前記係数算出器は、前記発振周波数が前記設定周波数に略等しくなった時の前記第１の発振器制御値を、前記設定周波数データで除算し、その除算結果を新たな前記第１の係数として前記乗算器に設定する。 （もっと読む）

【課題】消費電流を低減しつつ、回路面積の縮小を図ることが可能なスケルチ回路を提供する。
【解決手段】差動入力される差動入力信号と閾値とを比較して、スケルチ信号を出力するスケルチ回路は、差動入力信号が入力され、前記差動入力信号と前記閾値とを比較して得られた第１のデジタル信号を出力する第１のコンパレータ回路を有する。また、デジタル回路で構成され、前記第１のコンパレータ回路の出力を平滑化し前記スケルチ信号として出力するデジタル平滑化回路を有する。また、第１のコンパレータ回路は、第１のクロック信号により動作が制御され、前記差動入力信号と前記閾値とを比較して得られた第１の差動比較信号を出力する第１のクロックト・コンパレータと第１の差動比較信号が入力され、前記第１の差動比較信号の論理を保持して前記第１のデジタル信号として出力する第１のデータ保持回路を有する。 （もっと読む）