抵抗周波数変換回路及び電子機器
【課題】製造バラツキによる影響の少ない発振回路を有した抵抗周波数変換回路を提供する。
【解決手段】抵抗周波数変換回路が、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む。
【解決手段】抵抗周波数変換回路が、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＲ発振回路を有する抵抗周波数変換回路に関する。
【背景技術】
【０００２】
従来、可変抵抗などを用いたＣＲ発振回路の発振周波数の算出を行い、該算出の結果を基にして計測を行う装置が存在する。該装置の例としては、たとえば、可変抵抗にサーミスターを用いた、電子温度計若しくは電子体温計と呼ばれるものがある。これらの装置は、抵抗周波数変換回路と呼ばれる回路が組み込まれており、ＣＲ発振回路は抵抗周波数変換回路を構成するひとつの要素である。図７及び図９に該抵抗周波数変換回路に用いられるＣＲ発振回路の例を示す。図７に示したのはシュミット回路を用いた所謂積分型と呼ばれるＣＲ発振回路８０であり、図９に示したのはシュミット回路を用いない所謂微分型と呼ばれるＣＲ発振回路９０である。
【０００３】
ＣＲ発振回路８０は、基準抵抗８７の抵抗値、キャパシター８１の容量及びシュミット回路８２のヒステリシスで決まる発振（基準発振）と、センサー抵抗８４（サーミスター）、キャパシター８１の容量及びシュミット回路８２のヒステリシスで決まる発振（センサー発振）の２種類の発振を行うことができる発振回路である。基準発振又はセンサー発振のいずれの発振動作を行わせるかは、ＣＲ発振回路８０に外部から与えられる切替信号７１により決定される。基準発振とセンサー発振とでは、キャパシター８１及びシュミット回路８２が共通であり、基準抵抗８７の抵抗値の変化はセンサー抵抗８４の抵抗値の温度による変化に比べてはるかに微小なものである。このため、基準発振における周波数とセンサー発振における周波数との比を基にして温度を算出することが可能となる。
【０００４】
ＣＲ発振回路９０は、基準抵抗９７の抵抗値とキャパシター９１の容量とで決まる発振（基準発振）と、センサー抵抗９４とキャパシター９１の容量とで決まる発振（センサー発振）の２種類の発振を行うことができる発振回路である。基準発振又はセンサー発振のいずれの発振動作を行わせるかは、ＣＲ発振回路９０に外部から与えられる切替信号７１により決定される。ＣＲ発振回路８０と同様に、基準発振における周波数とセンサー発振における周波数との比を基にして温度を算出することが可能となる。ＣＲ発振回路９０は、ＣＲ発振回路８０に比較して回路量が少なく、発振信号のデューティーを１／２に近づけやすい特徴がある。
【０００５】
上記のように抵抗周波数変換回路を測定器に使用する場合、発振に関わる部分の精度は重要なポイントとなる。しかしながら、量産などにおいて製造バラツキは多かれ少なかれ発生する。例えば、ＣＲ発振回路８０のシュミット回路８２にも、製造バラツキによりヒステリシス幅が異なるものが製造される場合がある。ここに２つのＣＲ発振回路８０が存在したと仮定し、一方のＣＲ発振回路８０におけるシュミット回路８２のヒステリシス幅が図８−（ａ）に示すＳ１であるとし、他の一方のＣＲ発振回路８０におけるシュミット回路８２のヒステリシス幅が図８−（ａ）に示すＳ２であったとする。
【０００６】
ヒステリシス幅がＳ１の場合、シュミット回路８２の出力は、図中のｔ３のタイミングでハイレベルとなり、ｔ４のタイミングでローレベルに変化し、その出力は図８−（ｃ）で示すようになる。これに対して、ヒステリシス幅がＳ２の場合は、シュミット回路８２の出力は、図中のｔ１のタイミングでハイレベルとなり、ｔ２のタイミングでローレベルに変化し、その出力は図８−（ｂ）で示すようになる。図８から分かるように、図８−（ｂ）の波形における周波数と図８−（ｃ）における波形の周波数とは異なる周波数となり、この違いが抵抗周波数変換回路の処理結果の違い、延いては測定結果の違いとなって現れることになる。
【０００７】
また、ＣＲ発振回路８０は、シュミット回路８２の出力からシュミット回路８２の入力にいたる帰還部分の回路を構成する部分（図７における素子８３及びセンサー抵抗８４など）の遅延のバラツキも発振周波数の違いを招く要因となる。ＣＲ発振回路９０においても同様である。これら製造バラツキによる計数の違いに対応するために、特許文献１では、ＣＲ発振回路の発振数をカウントするカウンターを±１補正するためのヒューズを設け、製造バラツキの状況に合わせて該ヒューズを切断することにより発振数のカウント数を補正することが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２８７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、量産における製造バラツキによりＣＲ発振回路の発振周波数に違いが出てしまうと電子機器としての品質に問題が出てしまう。しかしながら、ヒューズを用いた補正回路では補正できる幅を広くしようとすると補正回路自体の規模が大きくなり、補正回路自体の製造バラツキの問題も出てくることになる。
【課題を解決するための手段】
【００１０】
本発明は、上述した問題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の適用例若しくは実施形態として実現することが可能である。
【００１１】
［適用例１］
本適用例にかかる抵抗周波数変換回路は、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含むことを特徴とする。
【００１２】
この構成によれば、第１のノードと第２のノードとの間に接続された第１のキャパシターと、第２のノードと第３のノードとの間に接続され、第２のノードにおける信号を反転出力する第１の反転ゲートと、第３のノードと第１のノードとの間に接続される第１の抵抗と、第１のノードと第４のノードとの間に接続される第２の抵抗と、第４のノードにおける信号を増幅して第２のノードに出力することができる第１の回路とを含むことで、発振周波数を決定するＣＲ発振ループの構成要素を、第１のキャパシター、第１の反転ゲート及び第１の抵抗とすることできる。これにより、第１の抵抗を用いた発振における発振周波数の決定に関わる構成要素が最小限のものであることから、第１の抵抗を用いたＣＲ発振ループにおける製造バラツキの影響を低減することができる。
【００１３】
［適用例２］
上記適用例にかかる抵抗周波数変換回路において、前記第１の回路は、第２の反転ゲートを含み、前記第３のノードにおける信号を増幅した後の信号を、前記第２の反転ゲートを介して前記第４のノードに反転出力することができることが好ましい。
【００１４】
この構成によれば、第１の回路が第２の反転ゲートを含み、第３のノードにおける信号を増幅した後の信号を、第２の反転ゲートを介して第４のノードに反転出力することができることで、発振周波数を決定するＣＲ発振ループの構成要素を、第１のキャパシター、第２の反転ゲート及び第２の抵抗とすることができる。これにより、第２の抵抗を用いた発振における発振周波数の決定に関わる構成要素が最小限のものであることから、第２の抵抗を用いたＣＲ発振ループにおける製造バラツキの影響をより小さくすることを図ることができる。
【００１５】
また、第１の抵抗又は第２の抵抗のいずれかを発振に用いるかの選択回路を第１の回路の中に設けることができるため、選択回路を追加することによる製造バラツキ増に起因した発振周波数のバラツキを少なくすることができる。
【００１６】
［適用例３］
上記適用例にかかる抵抗周波数変換回路において、前記第１の反転ゲート及び前記第２の反転ゲートのそれぞれは、出力をハイインピーダンスにする機能を有し、前記第１の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第２の反転ゲートの出力がハイインピーダンスの状態になく、前記第２の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第１の反転ゲートの出力がハイインピーダンスの状態にないことが好ましい。
【００１７】
この構成によれば、第１の反転ゲート及び第２の反転ゲートのそれぞれが出力をハイインピーダンスにする機能を有し、第１の反転ゲート及び第２の反転ゲートが排他的にハイインピーダンスとなるように制御することで、第１の抵抗を用いて発振させる場合における第２の反転ゲートの出力の影響、及び、第２の抵抗を用いて発振させる場合における第１の反転ゲートの出力の影響を無くすことができる。
【００１８】
［適用例４］
上記適用例にかかる抵抗周波数変換回路において、前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することが好ましい。
【００１９】
この構成によれば、第１の抵抗または第２の抵抗に並列に第２のキャパシターを接続することで、第２のキャパシターを接続していない抵抗の側における浮遊容量の影響を低減することができる。たとえば、第１の抵抗としてサーミスターを用いた場合、温度変化によりサーミスターの抵抗を変化させたい場合には、第１の抵抗を温度変化の影響を顕著に受ける場所に設置することが好ましい。このため、第１の抵抗を接続するための配線長が他の部分よりも長くなり、第１の抵抗を接続する配線を含めて第１の抵抗側に浮遊容量が形成されることがある。この浮遊容量は第１の抵抗を用いての発振に影響を与えるが、第２の抵抗に並列に第２のキャパシターを接続することにより、浮遊容量による影響を低減することができる。第２のキャパシターの容量は、浮遊容量と同程度のものでよい。
【００２０】
［適用例５］
上記適用例にかかる抵抗周波数変換回路において、更に、前記第２のノードにおける信号の変化をカウントするカウンターを有し、前記カウンターは、前記第２のノードにおける信号の１周期に対して２回カウントを行うことが好ましい。
【００２１】
この構成によれば、１周期に２回のカウントを行うことにより、周波数の計測のためのカウント時間を従来よりも短い時間とすることができる。
【００２２】
［適用例６］
本適用例にかかる電子機器は、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む抵抗周波数変換回路を有し、前記第１の回路は、前記第４のノードの信号を増幅して前記第２のノードに出力しないときは、前記第３のノードの信号を入力として増幅して前記第２のノードに出力し、前記第２のノードの信号を前記第４のノードに反転出力することを特徴とする。
【００２３】
この構成によれば、第１のノードと第２のノードとの間に接続された第１のキャパシターと、第２のノードと第３のノードとの間に接続され、第２のノードにおける信号を反転出力する第１の反転ゲートと、第３のノードと第１のノードとの間に接続される第１の抵抗と、第１のノードと第４のノードとの間に接続される第２の抵抗と、第４のノードにおける信号を増幅して第２のノードに出力することができる第１の回路とを含む抵抗周波数変換回路を有し、第１の回路は、第４のノードの信号を増幅して第２のノードに出力しないときは、第３のノードの信号を入力として増幅して第２のノードに出力し、第２のノードの信号を第４のノードに反転出力することで、第１の抵抗による発振周波数の計測と第２の抵抗による発振周波数の計測とをすることができる電子機器を構成することができる。
【００２４】
［適用例７］
上記適用例にかかる電子機器において、前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することが好ましい。
【００２５】
この構成によれば、第１の抵抗または第２の抵抗に並列に第２のキャパシターを接続することで、第２のキャパシターを接続していない抵抗の側における浮遊容量の影響を低減することができる。たとえば、第１の抵抗としてサーミスターを用いた場合、温度変化によりサーミスターの抵抗を変化させたい場合には、第１の抵抗を温度変化の影響を顕著に受ける場所に設置することが好ましい。この場合、第１の抵抗を接続するための配線長が他の部分よりも長くなり、第１の抵抗を接続する配線を含めて第１の抵抗側に浮遊容量が形成されることがある。この浮遊容量は第１の抵抗を用いての発振に影響を与えるが、第２の抵抗に並列に第２のキャパシターを接続することにより、浮遊容量による影響を低減することができる。第２のキャパシターの容量は、浮遊容量と同程度のものでよい。
【図面の簡単な説明】
【００２６】
【図１】抵抗周波数変換回路における発振回路のブロック回路図。
【図２】抵抗周波数変換回路における発振回路のブロック回路図。
【図３】発振回路内の第２回路のブロック回路図。
【図４】抵抗周波数変換回路の一部を示す概略ブロック図。
【図５】抵抗周波数変換回路の一部を示す概略ブロック図。
【図６】抵抗周波数変換回路を用いた電子機器の概略図。
【図７】従来の積分型ＣＲ発振回路。
【図８】従来の積分型ＣＲ発振回路におけるシュミット回路のヒステリシスを示す図。
【図９】従来の微分型ＣＲ発振回路。
【発明を実施するための形態】
【００２７】
以下、図を用いて本発明の実施形態について説明する。尚、図は説明の便宜上のものであり説明に不要な部分は省略している。タイミングチャートにおいてはゲート等による遅延などを考慮しない記載となっている。また、タイミングチャートにおける波形の形状がデフォルメされて描かれている場合がある。たとえば、反射波などが原因となるオーバーシュート若しくはアンダーシュートの形状が実際の形状とは異なる場合がある。尚、下記の実施形態の中で用いられる素子において、閾値よりも高い電圧値のことを“１”レベルと記載し、閾値よりも低い電圧値のことを“０”レベルと記載することがある。
【００２８】
（第１実施形態）
図１−（ａ）に、本実施形態における抵抗周波数変換回路の発振部１のブロック回路図を示す。発振部１は、第１キャパシター１１、第１反転ゲート１２、第１抵抗１３、第２抵抗１４及び第１回路１０を有する。第１キャパシター１１は、第１ノードＡと第２ノードＢとの間に接続されている。第１反転ゲート１２は、第２ノードＢと第３ノードＣとの間に接続されている。第１抵抗１３は、第３ノードＣと第１ノードＡとの間に接続されている。第２抵抗１４は第１ノードＡと第４ノードＤとの間に接続されている。第１回路１０は、第２ノードＢと第４ノードＤとの間に接続されている。尚、第１ノードＡ、第２ノードＢ、第３ノードＣ及び第４ノードＤはいずれも説明の便宜上用いている表現である。即ち、第１ノードＡは配線２３における任意の点であり、第１キャパシター１１、第１抵抗１３及び第２抵抗１４は配線２３に接続されている。同様に、第２ノードＢは配線２１における任意の点であり、第３ノードＣは配線２２における任意の点であり、第４ノードＤは配線２４における任意の点である。第１回路１０は、第４ノードＤにおける信号と同位相となる信号を第２ノードＢに対して伝達する機能を有する。
【００２９】
図１−（ｂ）に発振部１の第１ノードＡ、第２ノードＢ及び第３ノードＣにおける信号の波形の例を示す。Ｔの矢印は時間の経過を示す。第３ノードＣがハイレベルにあるときに、第１ノードＡの電位が第１キャパシター１１の容量及び第１抵抗１３の抵抗で決まる所定の時定数による遅延を持って上昇し、所定の電位になったところで第２ノードＢの電位がハイレベルに移行する。この状態は第１反転ゲート１２により第３ノードＣに伝達され、第３ノードＣはローレベルに移行する。これにより第１ノードＡの電位が上述した所定の時定数で決まる遅延を持って下降する。第１ノードＡの電位が所定の電位よりも低くなると第２ノードＢの電位がローレベルに移行する。この状態は第１反転ゲート１２により第３ノードＣに反転伝達され、第３ノードＣはハイレベルに移行する。この動作が繰り返されることにより、発振部１の発振が行われる。尚、図１−（ｂ）に示した第１ノードＡの電位の変化は、オーバーシュート及びアンダーシュートを伴った形状を記載している。
【００３０】
第２抵抗１４及び第１回路１０は、第１ノードＡから第２ノードＢに対する正帰還の回路を構成する。第１ノードＡにおいて、第２抵抗１４及び第１回路１０によるインピーダンスを第１キャパシター１１におけるインピーダンスに対して、第２抵抗１４の抵抗値に関わらずに高い値にすることが容易である。第１回路１０のインピーダンスを高くすることで、第１抵抗１３と第１キャパシター１１とによるＣＲ発振の周波数に対する第１回路１０の影響を低減することができる。また、第１回路１０におけるインピーダンスを高くすることにより、第２抵抗１４のインピーダンスは相対的に小さくなり無視が可能な程度のものとすることができ、第４ノードＤにおける電圧の変位は第１ノードＡにおける電圧の変位と略同一とみなすことができる。このような構成をとることにより、ＣＲ発振のループを第１キャパシター１１、第１反転ゲート１２及び第１抵抗１３で構成されるようにすることができ、該ＣＲ発振のループにかかるトランジスター数を減らすことができる。トランジスター数が減ることにより、製造バラツキの影響の低減化を図ることができる。
【００３１】
尚、第２ノードＢ若しくは第３ノードＣにおける信号の変化を計数することにより、発振部１における発振周波数を算出することが可能となる。該信号の変化の計数は、１周期に２回行うことができる。デューティーを１／２と見做して処理をすることが可能であることから、この計数値を用いることで、周波数の計数を１／２の時間で行うことが可能となる。
【００３２】
（第２実施形態）
本実施形態における抵抗周波数変換回路の発振部２を図２に示す。尚、本実施形態を含む以降の実施形態において、第１実施形態で説明した構成と同様の構成要素については同じ番号を付し、その説明を省略する。
【００３３】
発振部２は、第１回路１５、第１キャパシター１１、第１反転ゲート１８、第１抵抗１３及び第２抵抗１４を含む。更に、第１回路１５は、第２反転ゲート１６及び第２回路１７を有する。第２回路１７は、第２ノードＢ（配線２１）、第３ノードＣ（配線２２）及び第４ノードＤ（配線２４）に接続されている。第２反転ゲート１６は、第２ノードＢ（配線２１）及び第４ノードＤ（配線２４）に接続されている。第１反転ゲート１８及び第２反転ゲート１６は、出力をハイインピーダンスにする機能を有する。第１反転ゲート１８及び第２反転ゲート１６の出力を制御するのが切替信号２５である。切替信号２５は、第２反転ゲート１６へは第３反転ゲート１９を介して接続され、第１反転ゲート１８及び第２反転ゲート１６を排他的に制御する。切替信号２５は、図２において抵抗周波数変換回路内の図示しない回路ブロックから出力される。
【００３４】
第２回路１７の例を図３に示す。第２回路１７は、配線２１に伝達する信号を、配線２２における信号又は配線２４における信号のいずれかに切り替える機能を有する回路である。この切り替えは切替信号２５により行われる。図２及び図３から分かるように、切替信号２５が“１”レベルのときは、配線２１に配線２２の信号が伝達されると共に、第１反転ゲート１８の出力がハイインピーダンスとなる。この場合、第２反転ゲート１６が第４ノードＤに対して信号の出力を行うことになる。また、切替信号２５が“０”レベルのときは、配線２１に配線２４の信号が伝達されると共に、第２反転ゲート１６の出力がハイインピーダンスとなる。この場合、第１反転ゲート１８が第３ノードＣに対して信号の出力を行うことになる。
【００３５】
上述した切替信号２５の機能により、発振部２における発振を、第１抵抗１３を用いての発振又は第２抵抗１４を用いての発振のいずれかに切替ることができる。切替信号２５が“１”レベルのときは、第１ノードＡから第２ノードＢに対する正帰還の回路が第１抵抗１３及び第２回路１７で構成される。この場合、発振部２は第２抵抗１４の抵抗値と第１キャパシター１１の容量とで決まる時定数で発振することになる。また、切替信号２５が“０”レベルのときは、第１ノードＡから第２ノードＢに対する正帰還の回路が第２抵抗１４及び第２回路１７で構成される。この場合、発振部２は第１抵抗１３の抵抗値と第１キャパシター１１の容量とで決まる時定数で発振することになる。いずれの場合でも、第２ノードＢの信号の変化を計測することにより、発振部２における発振の周波数を算出することができる。
【００３６】
第１抵抗１３を用いての発振動作及び第２抵抗１４を用いての発振動作のいずれにおいても、第１ノードＡにおける第１回路１５を介しての第２ノードＢに対する入力インピーダンスを第１キャパシター１１に対するインピーダンスよりも高く設定することで、即ち第２回路１７のインピーダンスを高くすることで、ＣＲ発振の周波数に対する第１回路１５の影響を低減することができる。また、第１抵抗１３を発振に用いる場合のＣＲ発振のループが第１キャパシター１１、第１反転ゲート１８及び第１抵抗１３で構成され、第２抵抗１４を発振に用いる場合のＣＲ発振ループが第１キャパシター１１、第２反転ゲート１６及び第２抵抗１４で構成される。いずれの場合においてもＣＲ発振のループの構成要素が少ない。従って、ＣＲ発振のループにかかるトランジスター数を減らすことができ、製造バラツキによる影響の低減化を図ることができる。
【実施例１】
【００３７】
図４に抵抗周波数変換回路３の概略ブロック図を示す。抵抗周波数変換回路３は、発振部２とカウンター３２を含む。図４においては、発振部２を、第１キャパシター１１、第１抵抗１３、第２抵抗１４及び第３回路３１として図示した。第３回路３１及びカウンター３２は、半導体装置３３の中に形成されている。抵抗周波数変換回路３は、半導体装置３３と、半導体装置３３に外付けされる第１キャパシター１１、第１抵抗１３及び第２抵抗１４と、で構成される。
【００３８】
これにより、第１キャパシター１１、第１抵抗１３及び第２抵抗１４のいずれも付け替えが容易であり、発振部２における発振周波数の変更を容易に行うことができる。
【実施例２】
【００３９】
図５に抵抗周波数変換回路４の概略ブロック図を示す。抵抗周波数変換回路４は、発振部２とカウンター３２を含む。図５においては、発振部２を、第１抵抗１３、第２抵抗１４及び第４回路４１として図示した。第４回路４１は、第１キャパシター１１に相当するキャパシターを有する。また、第４回路４１及びカウンター３２は半導体装置４３の中に形成されている。抵抗周波数変換回路４は、半導体装置４３と、半導体装置４３に外付けされる第１抵抗１３及び第２抵抗１４と、で構成される。
【００４０】
これにより、第１抵抗１３及び第２抵抗１４のいずれも付け替えが容易であり、発振部２における発振周波数の変更を容易に行うことができる。
【実施例３】
【００４１】
本実施例は、上記の半導体装置４３の中に、更に、第１抵抗１３若しくは第２抵抗１４のいずれか一方を組み込んだものである。この場合、半導体装置４３に外付けされた第１抵抗１３若しくは第２抵抗１４の付け替えが容易となる。本実施例については、特に図示は行わない。
【００４２】
（第３実施形態）
本実施形態は、本発明にかかる抵抗周波数変換回路を組み込んだ機器のひとつを示すものである。電子機器６０を図６に示す。電子機器６０は、発振部５、表示部５０、制御部５１及び操作部５２を含む。発振部５は、第１キャパシター１１、第１抵抗１３、第２抵抗１４、半導体装置３３及び第２キャパシター４２を有する。半導体装置３３内のカウンター３２による計数値は計数信号２６として制御部５１に伝達される。また、切替信号２５は制御部５１から半導体装置３３に出力される。表示部５０は、制御部５１から送信される表示信号２８で示される値に基づいた表示を行う。また、操作部５２に対して行われた操作は操作信号２７として制御部５１に伝達される。
【００４３】
電子機器６０における第１抵抗１３はサーミスターである。第２抵抗１４を基準抵抗として用いる。第１抵抗１３は、計測を行うために適切な場所に配置される。その結果、半導体装置３３から離れた場所に配置されている。配線２２及び配線２３の線長が長くなり、配線２２と配線２３との間に浮遊容量が発生している。この浮遊容量の影響を低減するために、基準抵抗である第２抵抗１４に並列に第２キャパシター４２が接続されている。第２キャパシター４２は、図６のＥで示した領域に形成された浮遊容量の影響を低減するためのものである。
【００４４】
電子機器６０の操作者が操作部５２から所定の操作を行うと、該操作の内容を示す信号が操作信号２７として制御部５１に伝達される。制御部５１は、操作信号２７の内容により定義された表示内容を表示信号２８として表示部５０に伝達すると共に、半導体装置３３に対しての必要な制御を、切替信号２５及び図示しない制御信号を用いて行う。表示部５０は、表示信号２８に従った表示を行う。半導体装置３３は、切替信号２５及び図示しない制御信号により定義された動作を実行する。
【００４５】
カウンター３２の値は、制御部５１による所定の制御若しくは他の制御信号により、所定のタイミングで計数信号２６として制御部５１に読み出される。切替信号２５の値により第１抵抗１３による発振動作の設定がなされた場合、発振部５は温度によって変化する第１抵抗１３の抵抗値によって決まる発振の周波数によるカウントがカウンター３２により行われる。切替信号２５の値により第２抵抗１４に発振動作の設定がなされた場合、発振部５は第２抵抗１４の抵抗値の値で決まる発振の周波数によるカウントがカウンター３２により行われる。第２抵抗１４における温度変化による抵抗値の変化は、第１抵抗１３（サーミスター）と比較して微量であることから、発振動作に第２抵抗１４を用いたときの発振周波数を基準周波数として処理を行う。制御部５１は、第１抵抗１３による発振のときのカウンター３２の値及び第２抵抗１４による発振のときのカウンター３２の値をそれぞれ読み出して、これらの値を基にして電子機器６０による測定値（測定温度）を算出することができる。
【００４６】
以上、本発明にかかる実施形態の説明を行ったが、本発明の実施は上記したものに限られるものではない。たとえば、第３実施形態において、制御部５１若しくは操作部５２の機能の全部若しくは一部と半導体装置３３の機能とをまとめてひとつの半導体装置としてもよい。たとえば、発振部１若しくは発振部２に供給する電源を定電圧電源としてもよい。たとえば、電子機器６０において、カウンター３２のカウント値を補正するためのＲＯＭを有する構成としてもよい。また、電子機器６０において、発振部５の製造バラツキを補正するために所定の箇所にヒューズ回路を設けてもよい。本発明は、趣旨を逸脱しない範囲において広く適用が可能である。
【符号の説明】
【００４７】
１…発振部、２…発振部、３…抵抗周波数変換回路、４…抵抗周波数変換回路、５…発振部、１０…第１回路、１１…第１キャパシター、１２…第１反転ゲート、１３…第１抵抗、１４…第２抵抗、１５…第１回路、１６…第２反転ゲート、１７…第２回路、１８…第１反転ゲート、１９…第３反転ゲート、２１…配線、２２…配線、２３…配線、２４…配線、２５…切替信号、２６…計数信号、２７…操作信号、２８…表示信号、３１…第３回路、３２…カウンター、３３…半導体装置、４１…第４回路、４２…第２キャパシター、４３…半導体装置、５０…表示部、５１…制御部、５２…操作部、６０…電子機器。
【技術分野】
【０００１】
本発明は、ＣＲ発振回路を有する抵抗周波数変換回路に関する。
【背景技術】
【０００２】
従来、可変抵抗などを用いたＣＲ発振回路の発振周波数の算出を行い、該算出の結果を基にして計測を行う装置が存在する。該装置の例としては、たとえば、可変抵抗にサーミスターを用いた、電子温度計若しくは電子体温計と呼ばれるものがある。これらの装置は、抵抗周波数変換回路と呼ばれる回路が組み込まれており、ＣＲ発振回路は抵抗周波数変換回路を構成するひとつの要素である。図７及び図９に該抵抗周波数変換回路に用いられるＣＲ発振回路の例を示す。図７に示したのはシュミット回路を用いた所謂積分型と呼ばれるＣＲ発振回路８０であり、図９に示したのはシュミット回路を用いない所謂微分型と呼ばれるＣＲ発振回路９０である。
【０００３】
ＣＲ発振回路８０は、基準抵抗８７の抵抗値、キャパシター８１の容量及びシュミット回路８２のヒステリシスで決まる発振（基準発振）と、センサー抵抗８４（サーミスター）、キャパシター８１の容量及びシュミット回路８２のヒステリシスで決まる発振（センサー発振）の２種類の発振を行うことができる発振回路である。基準発振又はセンサー発振のいずれの発振動作を行わせるかは、ＣＲ発振回路８０に外部から与えられる切替信号７１により決定される。基準発振とセンサー発振とでは、キャパシター８１及びシュミット回路８２が共通であり、基準抵抗８７の抵抗値の変化はセンサー抵抗８４の抵抗値の温度による変化に比べてはるかに微小なものである。このため、基準発振における周波数とセンサー発振における周波数との比を基にして温度を算出することが可能となる。
【０００４】
ＣＲ発振回路９０は、基準抵抗９７の抵抗値とキャパシター９１の容量とで決まる発振（基準発振）と、センサー抵抗９４とキャパシター９１の容量とで決まる発振（センサー発振）の２種類の発振を行うことができる発振回路である。基準発振又はセンサー発振のいずれの発振動作を行わせるかは、ＣＲ発振回路９０に外部から与えられる切替信号７１により決定される。ＣＲ発振回路８０と同様に、基準発振における周波数とセンサー発振における周波数との比を基にして温度を算出することが可能となる。ＣＲ発振回路９０は、ＣＲ発振回路８０に比較して回路量が少なく、発振信号のデューティーを１／２に近づけやすい特徴がある。
【０００５】
上記のように抵抗周波数変換回路を測定器に使用する場合、発振に関わる部分の精度は重要なポイントとなる。しかしながら、量産などにおいて製造バラツキは多かれ少なかれ発生する。例えば、ＣＲ発振回路８０のシュミット回路８２にも、製造バラツキによりヒステリシス幅が異なるものが製造される場合がある。ここに２つのＣＲ発振回路８０が存在したと仮定し、一方のＣＲ発振回路８０におけるシュミット回路８２のヒステリシス幅が図８−（ａ）に示すＳ１であるとし、他の一方のＣＲ発振回路８０におけるシュミット回路８２のヒステリシス幅が図８−（ａ）に示すＳ２であったとする。
【０００６】
ヒステリシス幅がＳ１の場合、シュミット回路８２の出力は、図中のｔ３のタイミングでハイレベルとなり、ｔ４のタイミングでローレベルに変化し、その出力は図８−（ｃ）で示すようになる。これに対して、ヒステリシス幅がＳ２の場合は、シュミット回路８２の出力は、図中のｔ１のタイミングでハイレベルとなり、ｔ２のタイミングでローレベルに変化し、その出力は図８−（ｂ）で示すようになる。図８から分かるように、図８−（ｂ）の波形における周波数と図８−（ｃ）における波形の周波数とは異なる周波数となり、この違いが抵抗周波数変換回路の処理結果の違い、延いては測定結果の違いとなって現れることになる。
【０００７】
また、ＣＲ発振回路８０は、シュミット回路８２の出力からシュミット回路８２の入力にいたる帰還部分の回路を構成する部分（図７における素子８３及びセンサー抵抗８４など）の遅延のバラツキも発振周波数の違いを招く要因となる。ＣＲ発振回路９０においても同様である。これら製造バラツキによる計数の違いに対応するために、特許文献１では、ＣＲ発振回路の発振数をカウントするカウンターを±１補正するためのヒューズを設け、製造バラツキの状況に合わせて該ヒューズを切断することにより発振数のカウント数を補正することが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２８７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、量産における製造バラツキによりＣＲ発振回路の発振周波数に違いが出てしまうと電子機器としての品質に問題が出てしまう。しかしながら、ヒューズを用いた補正回路では補正できる幅を広くしようとすると補正回路自体の規模が大きくなり、補正回路自体の製造バラツキの問題も出てくることになる。
【課題を解決するための手段】
【００１０】
本発明は、上述した問題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の適用例若しくは実施形態として実現することが可能である。
【００１１】
［適用例１］
本適用例にかかる抵抗周波数変換回路は、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含むことを特徴とする。
【００１２】
この構成によれば、第１のノードと第２のノードとの間に接続された第１のキャパシターと、第２のノードと第３のノードとの間に接続され、第２のノードにおける信号を反転出力する第１の反転ゲートと、第３のノードと第１のノードとの間に接続される第１の抵抗と、第１のノードと第４のノードとの間に接続される第２の抵抗と、第４のノードにおける信号を増幅して第２のノードに出力することができる第１の回路とを含むことで、発振周波数を決定するＣＲ発振ループの構成要素を、第１のキャパシター、第１の反転ゲート及び第１の抵抗とすることできる。これにより、第１の抵抗を用いた発振における発振周波数の決定に関わる構成要素が最小限のものであることから、第１の抵抗を用いたＣＲ発振ループにおける製造バラツキの影響を低減することができる。
【００１３】
［適用例２］
上記適用例にかかる抵抗周波数変換回路において、前記第１の回路は、第２の反転ゲートを含み、前記第３のノードにおける信号を増幅した後の信号を、前記第２の反転ゲートを介して前記第４のノードに反転出力することができることが好ましい。
【００１４】
この構成によれば、第１の回路が第２の反転ゲートを含み、第３のノードにおける信号を増幅した後の信号を、第２の反転ゲートを介して第４のノードに反転出力することができることで、発振周波数を決定するＣＲ発振ループの構成要素を、第１のキャパシター、第２の反転ゲート及び第２の抵抗とすることができる。これにより、第２の抵抗を用いた発振における発振周波数の決定に関わる構成要素が最小限のものであることから、第２の抵抗を用いたＣＲ発振ループにおける製造バラツキの影響をより小さくすることを図ることができる。
【００１５】
また、第１の抵抗又は第２の抵抗のいずれかを発振に用いるかの選択回路を第１の回路の中に設けることができるため、選択回路を追加することによる製造バラツキ増に起因した発振周波数のバラツキを少なくすることができる。
【００１６】
［適用例３］
上記適用例にかかる抵抗周波数変換回路において、前記第１の反転ゲート及び前記第２の反転ゲートのそれぞれは、出力をハイインピーダンスにする機能を有し、前記第１の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第２の反転ゲートの出力がハイインピーダンスの状態になく、前記第２の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第１の反転ゲートの出力がハイインピーダンスの状態にないことが好ましい。
【００１７】
この構成によれば、第１の反転ゲート及び第２の反転ゲートのそれぞれが出力をハイインピーダンスにする機能を有し、第１の反転ゲート及び第２の反転ゲートが排他的にハイインピーダンスとなるように制御することで、第１の抵抗を用いて発振させる場合における第２の反転ゲートの出力の影響、及び、第２の抵抗を用いて発振させる場合における第１の反転ゲートの出力の影響を無くすことができる。
【００１８】
［適用例４］
上記適用例にかかる抵抗周波数変換回路において、前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することが好ましい。
【００１９】
この構成によれば、第１の抵抗または第２の抵抗に並列に第２のキャパシターを接続することで、第２のキャパシターを接続していない抵抗の側における浮遊容量の影響を低減することができる。たとえば、第１の抵抗としてサーミスターを用いた場合、温度変化によりサーミスターの抵抗を変化させたい場合には、第１の抵抗を温度変化の影響を顕著に受ける場所に設置することが好ましい。このため、第１の抵抗を接続するための配線長が他の部分よりも長くなり、第１の抵抗を接続する配線を含めて第１の抵抗側に浮遊容量が形成されることがある。この浮遊容量は第１の抵抗を用いての発振に影響を与えるが、第２の抵抗に並列に第２のキャパシターを接続することにより、浮遊容量による影響を低減することができる。第２のキャパシターの容量は、浮遊容量と同程度のものでよい。
【００２０】
［適用例５］
上記適用例にかかる抵抗周波数変換回路において、更に、前記第２のノードにおける信号の変化をカウントするカウンターを有し、前記カウンターは、前記第２のノードにおける信号の１周期に対して２回カウントを行うことが好ましい。
【００２１】
この構成によれば、１周期に２回のカウントを行うことにより、周波数の計測のためのカウント時間を従来よりも短い時間とすることができる。
【００２２】
［適用例６］
本適用例にかかる電子機器は、第１のノードと第２のノードとの間に接続された第１のキャパシターと、前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと第４のノードとの間に接続される第２の抵抗と、前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む抵抗周波数変換回路を有し、前記第１の回路は、前記第４のノードの信号を増幅して前記第２のノードに出力しないときは、前記第３のノードの信号を入力として増幅して前記第２のノードに出力し、前記第２のノードの信号を前記第４のノードに反転出力することを特徴とする。
【００２３】
この構成によれば、第１のノードと第２のノードとの間に接続された第１のキャパシターと、第２のノードと第３のノードとの間に接続され、第２のノードにおける信号を反転出力する第１の反転ゲートと、第３のノードと第１のノードとの間に接続される第１の抵抗と、第１のノードと第４のノードとの間に接続される第２の抵抗と、第４のノードにおける信号を増幅して第２のノードに出力することができる第１の回路とを含む抵抗周波数変換回路を有し、第１の回路は、第４のノードの信号を増幅して第２のノードに出力しないときは、第３のノードの信号を入力として増幅して第２のノードに出力し、第２のノードの信号を第４のノードに反転出力することで、第１の抵抗による発振周波数の計測と第２の抵抗による発振周波数の計測とをすることができる電子機器を構成することができる。
【００２４】
［適用例７］
上記適用例にかかる電子機器において、前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することが好ましい。
【００２５】
この構成によれば、第１の抵抗または第２の抵抗に並列に第２のキャパシターを接続することで、第２のキャパシターを接続していない抵抗の側における浮遊容量の影響を低減することができる。たとえば、第１の抵抗としてサーミスターを用いた場合、温度変化によりサーミスターの抵抗を変化させたい場合には、第１の抵抗を温度変化の影響を顕著に受ける場所に設置することが好ましい。この場合、第１の抵抗を接続するための配線長が他の部分よりも長くなり、第１の抵抗を接続する配線を含めて第１の抵抗側に浮遊容量が形成されることがある。この浮遊容量は第１の抵抗を用いての発振に影響を与えるが、第２の抵抗に並列に第２のキャパシターを接続することにより、浮遊容量による影響を低減することができる。第２のキャパシターの容量は、浮遊容量と同程度のものでよい。
【図面の簡単な説明】
【００２６】
【図１】抵抗周波数変換回路における発振回路のブロック回路図。
【図２】抵抗周波数変換回路における発振回路のブロック回路図。
【図３】発振回路内の第２回路のブロック回路図。
【図４】抵抗周波数変換回路の一部を示す概略ブロック図。
【図５】抵抗周波数変換回路の一部を示す概略ブロック図。
【図６】抵抗周波数変換回路を用いた電子機器の概略図。
【図７】従来の積分型ＣＲ発振回路。
【図８】従来の積分型ＣＲ発振回路におけるシュミット回路のヒステリシスを示す図。
【図９】従来の微分型ＣＲ発振回路。
【発明を実施するための形態】
【００２７】
以下、図を用いて本発明の実施形態について説明する。尚、図は説明の便宜上のものであり説明に不要な部分は省略している。タイミングチャートにおいてはゲート等による遅延などを考慮しない記載となっている。また、タイミングチャートにおける波形の形状がデフォルメされて描かれている場合がある。たとえば、反射波などが原因となるオーバーシュート若しくはアンダーシュートの形状が実際の形状とは異なる場合がある。尚、下記の実施形態の中で用いられる素子において、閾値よりも高い電圧値のことを“１”レベルと記載し、閾値よりも低い電圧値のことを“０”レベルと記載することがある。
【００２８】
（第１実施形態）
図１−（ａ）に、本実施形態における抵抗周波数変換回路の発振部１のブロック回路図を示す。発振部１は、第１キャパシター１１、第１反転ゲート１２、第１抵抗１３、第２抵抗１４及び第１回路１０を有する。第１キャパシター１１は、第１ノードＡと第２ノードＢとの間に接続されている。第１反転ゲート１２は、第２ノードＢと第３ノードＣとの間に接続されている。第１抵抗１３は、第３ノードＣと第１ノードＡとの間に接続されている。第２抵抗１４は第１ノードＡと第４ノードＤとの間に接続されている。第１回路１０は、第２ノードＢと第４ノードＤとの間に接続されている。尚、第１ノードＡ、第２ノードＢ、第３ノードＣ及び第４ノードＤはいずれも説明の便宜上用いている表現である。即ち、第１ノードＡは配線２３における任意の点であり、第１キャパシター１１、第１抵抗１３及び第２抵抗１４は配線２３に接続されている。同様に、第２ノードＢは配線２１における任意の点であり、第３ノードＣは配線２２における任意の点であり、第４ノードＤは配線２４における任意の点である。第１回路１０は、第４ノードＤにおける信号と同位相となる信号を第２ノードＢに対して伝達する機能を有する。
【００２９】
図１−（ｂ）に発振部１の第１ノードＡ、第２ノードＢ及び第３ノードＣにおける信号の波形の例を示す。Ｔの矢印は時間の経過を示す。第３ノードＣがハイレベルにあるときに、第１ノードＡの電位が第１キャパシター１１の容量及び第１抵抗１３の抵抗で決まる所定の時定数による遅延を持って上昇し、所定の電位になったところで第２ノードＢの電位がハイレベルに移行する。この状態は第１反転ゲート１２により第３ノードＣに伝達され、第３ノードＣはローレベルに移行する。これにより第１ノードＡの電位が上述した所定の時定数で決まる遅延を持って下降する。第１ノードＡの電位が所定の電位よりも低くなると第２ノードＢの電位がローレベルに移行する。この状態は第１反転ゲート１２により第３ノードＣに反転伝達され、第３ノードＣはハイレベルに移行する。この動作が繰り返されることにより、発振部１の発振が行われる。尚、図１−（ｂ）に示した第１ノードＡの電位の変化は、オーバーシュート及びアンダーシュートを伴った形状を記載している。
【００３０】
第２抵抗１４及び第１回路１０は、第１ノードＡから第２ノードＢに対する正帰還の回路を構成する。第１ノードＡにおいて、第２抵抗１４及び第１回路１０によるインピーダンスを第１キャパシター１１におけるインピーダンスに対して、第２抵抗１４の抵抗値に関わらずに高い値にすることが容易である。第１回路１０のインピーダンスを高くすることで、第１抵抗１３と第１キャパシター１１とによるＣＲ発振の周波数に対する第１回路１０の影響を低減することができる。また、第１回路１０におけるインピーダンスを高くすることにより、第２抵抗１４のインピーダンスは相対的に小さくなり無視が可能な程度のものとすることができ、第４ノードＤにおける電圧の変位は第１ノードＡにおける電圧の変位と略同一とみなすことができる。このような構成をとることにより、ＣＲ発振のループを第１キャパシター１１、第１反転ゲート１２及び第１抵抗１３で構成されるようにすることができ、該ＣＲ発振のループにかかるトランジスター数を減らすことができる。トランジスター数が減ることにより、製造バラツキの影響の低減化を図ることができる。
【００３１】
尚、第２ノードＢ若しくは第３ノードＣにおける信号の変化を計数することにより、発振部１における発振周波数を算出することが可能となる。該信号の変化の計数は、１周期に２回行うことができる。デューティーを１／２と見做して処理をすることが可能であることから、この計数値を用いることで、周波数の計数を１／２の時間で行うことが可能となる。
【００３２】
（第２実施形態）
本実施形態における抵抗周波数変換回路の発振部２を図２に示す。尚、本実施形態を含む以降の実施形態において、第１実施形態で説明した構成と同様の構成要素については同じ番号を付し、その説明を省略する。
【００３３】
発振部２は、第１回路１５、第１キャパシター１１、第１反転ゲート１８、第１抵抗１３及び第２抵抗１４を含む。更に、第１回路１５は、第２反転ゲート１６及び第２回路１７を有する。第２回路１７は、第２ノードＢ（配線２１）、第３ノードＣ（配線２２）及び第４ノードＤ（配線２４）に接続されている。第２反転ゲート１６は、第２ノードＢ（配線２１）及び第４ノードＤ（配線２４）に接続されている。第１反転ゲート１８及び第２反転ゲート１６は、出力をハイインピーダンスにする機能を有する。第１反転ゲート１８及び第２反転ゲート１６の出力を制御するのが切替信号２５である。切替信号２５は、第２反転ゲート１６へは第３反転ゲート１９を介して接続され、第１反転ゲート１８及び第２反転ゲート１６を排他的に制御する。切替信号２５は、図２において抵抗周波数変換回路内の図示しない回路ブロックから出力される。
【００３４】
第２回路１７の例を図３に示す。第２回路１７は、配線２１に伝達する信号を、配線２２における信号又は配線２４における信号のいずれかに切り替える機能を有する回路である。この切り替えは切替信号２５により行われる。図２及び図３から分かるように、切替信号２５が“１”レベルのときは、配線２１に配線２２の信号が伝達されると共に、第１反転ゲート１８の出力がハイインピーダンスとなる。この場合、第２反転ゲート１６が第４ノードＤに対して信号の出力を行うことになる。また、切替信号２５が“０”レベルのときは、配線２１に配線２４の信号が伝達されると共に、第２反転ゲート１６の出力がハイインピーダンスとなる。この場合、第１反転ゲート１８が第３ノードＣに対して信号の出力を行うことになる。
【００３５】
上述した切替信号２５の機能により、発振部２における発振を、第１抵抗１３を用いての発振又は第２抵抗１４を用いての発振のいずれかに切替ることができる。切替信号２５が“１”レベルのときは、第１ノードＡから第２ノードＢに対する正帰還の回路が第１抵抗１３及び第２回路１７で構成される。この場合、発振部２は第２抵抗１４の抵抗値と第１キャパシター１１の容量とで決まる時定数で発振することになる。また、切替信号２５が“０”レベルのときは、第１ノードＡから第２ノードＢに対する正帰還の回路が第２抵抗１４及び第２回路１７で構成される。この場合、発振部２は第１抵抗１３の抵抗値と第１キャパシター１１の容量とで決まる時定数で発振することになる。いずれの場合でも、第２ノードＢの信号の変化を計測することにより、発振部２における発振の周波数を算出することができる。
【００３６】
第１抵抗１３を用いての発振動作及び第２抵抗１４を用いての発振動作のいずれにおいても、第１ノードＡにおける第１回路１５を介しての第２ノードＢに対する入力インピーダンスを第１キャパシター１１に対するインピーダンスよりも高く設定することで、即ち第２回路１７のインピーダンスを高くすることで、ＣＲ発振の周波数に対する第１回路１５の影響を低減することができる。また、第１抵抗１３を発振に用いる場合のＣＲ発振のループが第１キャパシター１１、第１反転ゲート１８及び第１抵抗１３で構成され、第２抵抗１４を発振に用いる場合のＣＲ発振ループが第１キャパシター１１、第２反転ゲート１６及び第２抵抗１４で構成される。いずれの場合においてもＣＲ発振のループの構成要素が少ない。従って、ＣＲ発振のループにかかるトランジスター数を減らすことができ、製造バラツキによる影響の低減化を図ることができる。
【実施例１】
【００３７】
図４に抵抗周波数変換回路３の概略ブロック図を示す。抵抗周波数変換回路３は、発振部２とカウンター３２を含む。図４においては、発振部２を、第１キャパシター１１、第１抵抗１３、第２抵抗１４及び第３回路３１として図示した。第３回路３１及びカウンター３２は、半導体装置３３の中に形成されている。抵抗周波数変換回路３は、半導体装置３３と、半導体装置３３に外付けされる第１キャパシター１１、第１抵抗１３及び第２抵抗１４と、で構成される。
【００３８】
これにより、第１キャパシター１１、第１抵抗１３及び第２抵抗１４のいずれも付け替えが容易であり、発振部２における発振周波数の変更を容易に行うことができる。
【実施例２】
【００３９】
図５に抵抗周波数変換回路４の概略ブロック図を示す。抵抗周波数変換回路４は、発振部２とカウンター３２を含む。図５においては、発振部２を、第１抵抗１３、第２抵抗１４及び第４回路４１として図示した。第４回路４１は、第１キャパシター１１に相当するキャパシターを有する。また、第４回路４１及びカウンター３２は半導体装置４３の中に形成されている。抵抗周波数変換回路４は、半導体装置４３と、半導体装置４３に外付けされる第１抵抗１３及び第２抵抗１４と、で構成される。
【００４０】
これにより、第１抵抗１３及び第２抵抗１４のいずれも付け替えが容易であり、発振部２における発振周波数の変更を容易に行うことができる。
【実施例３】
【００４１】
本実施例は、上記の半導体装置４３の中に、更に、第１抵抗１３若しくは第２抵抗１４のいずれか一方を組み込んだものである。この場合、半導体装置４３に外付けされた第１抵抗１３若しくは第２抵抗１４の付け替えが容易となる。本実施例については、特に図示は行わない。
【００４２】
（第３実施形態）
本実施形態は、本発明にかかる抵抗周波数変換回路を組み込んだ機器のひとつを示すものである。電子機器６０を図６に示す。電子機器６０は、発振部５、表示部５０、制御部５１及び操作部５２を含む。発振部５は、第１キャパシター１１、第１抵抗１３、第２抵抗１４、半導体装置３３及び第２キャパシター４２を有する。半導体装置３３内のカウンター３２による計数値は計数信号２６として制御部５１に伝達される。また、切替信号２５は制御部５１から半導体装置３３に出力される。表示部５０は、制御部５１から送信される表示信号２８で示される値に基づいた表示を行う。また、操作部５２に対して行われた操作は操作信号２７として制御部５１に伝達される。
【００４３】
電子機器６０における第１抵抗１３はサーミスターである。第２抵抗１４を基準抵抗として用いる。第１抵抗１３は、計測を行うために適切な場所に配置される。その結果、半導体装置３３から離れた場所に配置されている。配線２２及び配線２３の線長が長くなり、配線２２と配線２３との間に浮遊容量が発生している。この浮遊容量の影響を低減するために、基準抵抗である第２抵抗１４に並列に第２キャパシター４２が接続されている。第２キャパシター４２は、図６のＥで示した領域に形成された浮遊容量の影響を低減するためのものである。
【００４４】
電子機器６０の操作者が操作部５２から所定の操作を行うと、該操作の内容を示す信号が操作信号２７として制御部５１に伝達される。制御部５１は、操作信号２７の内容により定義された表示内容を表示信号２８として表示部５０に伝達すると共に、半導体装置３３に対しての必要な制御を、切替信号２５及び図示しない制御信号を用いて行う。表示部５０は、表示信号２８に従った表示を行う。半導体装置３３は、切替信号２５及び図示しない制御信号により定義された動作を実行する。
【００４５】
カウンター３２の値は、制御部５１による所定の制御若しくは他の制御信号により、所定のタイミングで計数信号２６として制御部５１に読み出される。切替信号２５の値により第１抵抗１３による発振動作の設定がなされた場合、発振部５は温度によって変化する第１抵抗１３の抵抗値によって決まる発振の周波数によるカウントがカウンター３２により行われる。切替信号２５の値により第２抵抗１４に発振動作の設定がなされた場合、発振部５は第２抵抗１４の抵抗値の値で決まる発振の周波数によるカウントがカウンター３２により行われる。第２抵抗１４における温度変化による抵抗値の変化は、第１抵抗１３（サーミスター）と比較して微量であることから、発振動作に第２抵抗１４を用いたときの発振周波数を基準周波数として処理を行う。制御部５１は、第１抵抗１３による発振のときのカウンター３２の値及び第２抵抗１４による発振のときのカウンター３２の値をそれぞれ読み出して、これらの値を基にして電子機器６０による測定値（測定温度）を算出することができる。
【００４６】
以上、本発明にかかる実施形態の説明を行ったが、本発明の実施は上記したものに限られるものではない。たとえば、第３実施形態において、制御部５１若しくは操作部５２の機能の全部若しくは一部と半導体装置３３の機能とをまとめてひとつの半導体装置としてもよい。たとえば、発振部１若しくは発振部２に供給する電源を定電圧電源としてもよい。たとえば、電子機器６０において、カウンター３２のカウント値を補正するためのＲＯＭを有する構成としてもよい。また、電子機器６０において、発振部５の製造バラツキを補正するために所定の箇所にヒューズ回路を設けてもよい。本発明は、趣旨を逸脱しない範囲において広く適用が可能である。
【符号の説明】
【００４７】
１…発振部、２…発振部、３…抵抗周波数変換回路、４…抵抗周波数変換回路、５…発振部、１０…第１回路、１１…第１キャパシター、１２…第１反転ゲート、１３…第１抵抗、１４…第２抵抗、１５…第１回路、１６…第２反転ゲート、１７…第２回路、１８…第１反転ゲート、１９…第３反転ゲート、２１…配線、２２…配線、２３…配線、２４…配線、２５…切替信号、２６…計数信号、２７…操作信号、２８…表示信号、３１…第３回路、３２…カウンター、３３…半導体装置、４１…第４回路、４２…第２キャパシター、４３…半導体装置、５０…表示部、５１…制御部、５２…操作部、６０…電子機器。
【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に接続された第１のキャパシターと、
前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、
前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、
前記第１のノードと第４のノードとの間に接続される第２の抵抗と、
前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含むことを特徴とする抵抗周波数変換回路。
【請求項２】
前記第１の回路は、第２の反転ゲートを含み、前記第３のノードにおける信号を増幅した後の信号を、前記第２の反転ゲートを介して前記第４のノードに反転出力することができることを特徴とする請求項１に記載の抵抗周波数変換回路。
【請求項３】
前記第１の反転ゲート及び前記第２の反転ゲートのそれぞれは、出力をハイインピーダンスにする機能を有し、
前記第１の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第２の反転ゲートの出力がハイインピーダンスの状態になく、
前記第２の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第１の反転ゲートの出力がハイインピーダンスの状態にないことを特徴とする請求項２に記載の抵抗周波数変換回路。
【請求項４】
前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することを特徴とする請求項１乃至３のいずれか一項に記載の抵抗周波数変換回路。
【請求項５】
更に、前記第２のノードにおける信号の変化をカウントするカウンターを有し、
前記カウンターは、前記第２のノードにおける信号の１周期に対して２回カウントを行うことを特徴とする請求項１乃至４のいずれか一項に記載の抵抗周波数変換回路。
【請求項６】
電子機器であって、
第１のノードと第２のノードとの間に接続された第１のキャパシターと、
前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、
前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、
前記第１のノードと第４のノードとの間に接続される第２の抵抗と、
前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む抵抗周波数変換回路を有し、
前記第１の回路は、前記第４のノードの信号を増幅して前記第２のノードに出力しないときは、前記第３のノードの信号を入力として増幅して前記第２のノードに出力し、前記第２のノードの信号を前記第４のノードに反転出力することを特徴とする電子機器。
【請求項７】
前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することを特徴とする請求項６に記載の電子機器。
【請求項１】
第１のノードと第２のノードとの間に接続された第１のキャパシターと、
前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、
前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、
前記第１のノードと第４のノードとの間に接続される第２の抵抗と、
前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含むことを特徴とする抵抗周波数変換回路。
【請求項２】
前記第１の回路は、第２の反転ゲートを含み、前記第３のノードにおける信号を増幅した後の信号を、前記第２の反転ゲートを介して前記第４のノードに反転出力することができることを特徴とする請求項１に記載の抵抗周波数変換回路。
【請求項３】
前記第１の反転ゲート及び前記第２の反転ゲートのそれぞれは、出力をハイインピーダンスにする機能を有し、
前記第１の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第２の反転ゲートの出力がハイインピーダンスの状態になく、
前記第２の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第１の反転ゲートの出力がハイインピーダンスの状態にないことを特徴とする請求項２に記載の抵抗周波数変換回路。
【請求項４】
前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することを特徴とする請求項１乃至３のいずれか一項に記載の抵抗周波数変換回路。
【請求項５】
更に、前記第２のノードにおける信号の変化をカウントするカウンターを有し、
前記カウンターは、前記第２のノードにおける信号の１周期に対して２回カウントを行うことを特徴とする請求項１乃至４のいずれか一項に記載の抵抗周波数変換回路。
【請求項６】
電子機器であって、
第１のノードと第２のノードとの間に接続された第１のキャパシターと、
前記第２のノードと第３のノードとの間に接続され、前記第２のノードにおける信号を反転出力する第１の反転ゲートと、
前記第３のノードと前記第１のノードとの間に接続される第１の抵抗と、
前記第１のノードと第４のノードとの間に接続される第２の抵抗と、
前記第４のノードにおける信号を増幅して前記第２のノードに出力することができる第１の回路と、を含む抵抗周波数変換回路を有し、
前記第１の回路は、前記第４のノードの信号を増幅して前記第２のノードに出力しないときは、前記第３のノードの信号を入力として増幅して前記第２のノードに出力し、前記第２のノードの信号を前記第４のノードに反転出力することを特徴とする電子機器。
【請求項７】
前記第１の抵抗または前記第２の抵抗のいずれかに並列に第２のキャパシターを接続することを特徴とする請求項６に記載の電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−２１５８０（Ｐ２０１３−２１５８０Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５４５０４（Ｐ２０１１−１５４５０４）
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]