【課題】チャタリング抑制の特性を維持したまま、電源電圧や温度の影響による出力周波数の変化を抑制する。
【解決手段】スイッチＳＷＨ及びＳＷＬがオフ状態で、入力信号がＶｔｈＬより大きくＶ_ＤＤ／２未満の場合、第１インバータ１２の閾値電圧はＶ_ＤＤ／２となり、出力信号ＯＵＴはハイレベルとなる。入力信号がＶ_ＤＤ／２〜ＶｔｈＨとなると、出力信号ＯＵＴが立ち下がり、制御信号ＣＳＬが立ち上がって、スイッチＳＷＬがオンされ、閾値電圧は低電位側に変化する。入力信号がＶｔｈＨを超えると、信号ＳＬＨが立ち下り、入力信号が再びＶｔｈＨ未満となると、信号ＳＬＨが立ち上がり、制御信号ＣＳＬが立ち下がって、スイッチＳＷＬがオフされ、閾値電圧は再びＶ_ＤＤ／２に変化する。入力信号がＶ_ＤＤ／２〜ＶｔｈＬとなると、出力信号ＯＵＴが立ち上がり、制御信号ＣＳＨが立ち上がって、スイッチＳＷＨがオンされ、閾値電圧は高電位側に変化する。 （もっと読む）

【課題】インバータのＯＮ抵抗や内部遅延時間の影響を排除して、測定温度を適正に検出することができる、半導体集積回路及び測定温度検出方法を提供する。
【解決手段】、インバータｉｎｖ１１〜ｉｎｖ５１には、バイアス回路１２により生成されたバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓまたは、バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓに基づいたバイアス信号ｐｂｉａｓ＿ｉｎｖ１１、ｎｂｉａｓ＿ｉｎｖ１１、ｐｂｉａｓ＿ｉｎｖ２１、ｎｂｉａｓ＿ｉｎｖ２１が、基準抵抗素子ＲＳによるキャリブレーションの際に、基準抵抗素子ＲＳによる発振周波数ｆＳが基準発振周波数となるように印加される。 （もっと読む）

【課題】発振回路の動作状態を短時間で検出する。
【解決手段】ＶＤＤの電源端子とＶＳＳの電源端子の間にノードＮ１を共通接続点とするトランジスタＭＰ１，ＭＮ１を直列接続し、ノードＮ２を共通接続点とするトランジスタＭＰ２，ＭＮ２を直列接続する。ノードＮ１，Ｎ２の間に容量Ｃ１を接続する。ノードＮ１，Ｎ２にＮＯＲ１の入力側を接続する。トランジスタＭＰ１，ＭＮ１に直列に電流源Ｉ１を接続し、トランジスタＭＰ２，ＭＮ２に直列に電流Ｉ２を接続する。トランジスタＭＮ１，ＭＮ２のＯＦＦ抵抗をトランジスタＭＰ１，ＭＰ２のＯＦＦ抵抗より小さくする。発振回路の発振クロック信号が第１の論理のとき、トランジスタＭＰ１，ＭＮ２をＯＮさせると共にトランジスタＭＰ２，ＭＮ１をＯＦＦさせ、第２の論理のとき逆にする。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】安定した動作を行うことができる半導体回路を提供することを課題とする。
【解決手段】ソースが第１の電位ノードに接続される第１のｐチャネルトランジスタ（２０１）と、ソースが第２の電位ノードに接続される第１のｎチャネルトランジスタ（２０２）と、ゲートが第１のｎチャネルトランジスタのドレインに接続され、ドレインが第１のｎチャネルトランジスタのゲートに接続される第２のｐチャネルトランジスタ（２０３）と、ゲートが第１のｐチャネルトランジスタのドレインに接続され、ドレインが第１のｐチャネルトランジスタのゲートに接続される第２のｎチャネルトランジスタ（２０４）と、第１のｐチャネルトランジスタ及び第１のｎチャネルトランジスタのドレイン間に接続される第１の抵抗（３０１，３０２）と、第２のｐチャネルトランジスタ及び第２のｎチャネルトランジスタのドレイン間に接続される第２の抵抗（３０３，３０４）とを有する。 （もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４及び調整値生成回路１６を備えている。第１電圧供給回路１３は、基準時間で第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数となる抵抗値の抵抗器Ｒ１とキャパシタン
スのキャパシタＣ１とを備える。第２電圧供給回路１４は、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２によって第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになった場合には、周波数を低くする調整値を
発振回路１１に供給し、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになっ
た場合には、周波数を高くする調整値を発振回路１１に供給する。 （もっと読む）

【課題】複数の周波数のうちから所望の周波数を選択してクロック信号を生成できる発振回路、集積回路装置及び電子機器を提供すること。
【解決手段】発振回路は、キャパシター１０の一端、第１の抵抗素子２０の一端及び第２の抵抗素子３０の一端がその入力に接続される第１の反転回路と、キャパシター１０の他端がその出力に接続される第ｎ（ｎは２以上の偶数）の反転回路とを有する第１〜第ｎの反転回路ＩＮＶ１〜ＩＮＶｎと、第ｎの反転回路ＩＮＶｎの出力が入力され、第１の抵抗素子２０の他端を駆動する第１の駆動用反転回路ＤＲ１と、第ｎの反転回路ＩＮＶｎの出力が入力され、第２の抵抗素子３０の他端を駆動する第２の駆動用反転回路ＤＲ２とを含む。 （もっと読む）

【課題】さらに入力ノイズ耐性を有するシュミットトリガ型インバータを提供すること。
【解決手段】入力側ノードへの供給電圧が増加して第１の基準電圧に達するに従い出力側ノードから出る電圧が比較高電圧レベルから比較低電圧レベルに遷移し、入力側ノードへの供給電圧が減少して第１の基準電圧より低い第２の基準電圧まで減少するに従い出力側ノードから出る電圧が比較低電圧レベルから比較高電圧レベルに遷移するインバータと、インバータの入力側ノードに一方端が接続された第１の抵抗素子と、インバータの入力側ノードに一方端が接続された、該一方端の電圧が上昇するほどに抵抗値が減じる可変抵抗素子と、可変抵抗素子の他方端に一方端が接続された第２の抵抗素子と、ドレインが第２の抵抗素子の他方端に接続され、ゲートがインバータの出力側ノードに接続され、ソースが接地電位に接続されたｎチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

【課題】ＣＲ発振クロックの周期調整が完了したかを判定できるＣＲ発振クロック内蔵マイクロコンピュータの提供。
【解決手段】判定回路は、カウント数下限設定レジスタが示す値とカウント数上限設定レジスタが示す値との間に、外部発振パルスカウンタが示す値が収まっているかを判定する（Ｓ１７０）。収まっていると判定すると（Ｓ１７０でＹｅｓ）、判定回路は、補正完了カウンタに格納されている値に１を足してカウントアップする（Ｓ１８０）。その後、出力回路が、補正完了カウンタのカウント数が補正完了カウント数設定レジスタに格納された値以上であるかを判断する（Ｓ１９０）。以上であると判断すると（Ｓ１９０でＹｅｓ）、出力回路は、補正完了レジスタに「１」（周期調整が完了したことを示す情報）を入力する（Ｓ２００）。そして、これらのステップを繰り返す。 （もっと読む）

【課題】本発明は、単純な構成のシュミットトリガ回路を提供することを目的とする。
【解決手段】シュミットトリガ回路は、第１の入力及び第２の入力が双方ともに第１の入力レベルの時に出力が第１の出力レベルであり、第１の入力及び第２の入力が双方ともに第２の入力レベルの時に出力が第２の出力レベルであり、第１の入力及び第２の入力の一方が第１の入力レベルで他方が第２の入力レベルである時に出力が第１の出力レベルである２入力１出力の論理回路と、共通の入力信号を第１の入力及び第２の入力に入力する際に第１の入力への入力タイミングと第２の入力への入力タイミングとを異ならせる遅延素子とを含み、論理回路の第１の入力に対する第１の閾値電圧と第２の入力に対する第２の閾値電圧とが互いに異なるように構成されていることを特徴とする。 （もっと読む）