【課題】消費電力の低減と、製造コストの低減とを両立する発振回路を提供する。
【解決手段】本発明の半導体装置によれば、直列に接続されて、かつ、それぞれがダイオード接続された複数のＭＯＳトランジスタを用いて、発振回路部を駆動させる電圧を生成する。このとき、複数のＭＯＳトランジスタで生成される電圧の値は、電源電圧と、各ＭＯＳトランジスタのスレッショルド電圧の比率とに基づいて得られる。したがって、各ＭＯＳトランジスタのスレッショルド電圧を小さく抑えることが出来て、各ＭＯＳトランジスタの面積を節約することが出来て、発振回路部の消費電力を削減することが出来る。 （もっと読む）

【課題】高い信頼性を有する電子装置を提供する。
【解決手段】本発明に係る電子装置１００は、基板１０と、基板１０の上方に形成された機能素子２０と、機能素子２０が配置された空洞部１を画成する包囲壁４０と、基板１０の上方に形成され、機能素子２０に接続された配線層３０，３２と、を含み、配線層３０，３２は、基板１０と包囲壁４０との間を通って、包囲壁４０の外側まで延出され、包囲壁４０は、窒化シリコン層４２と、金属層およびシリコン層の少なくとも１層である導電層と、を有し、配線層３０，３２と導電層４４との間には、窒化シリコン層４２が配置されている。 （もっと読む）

【課題】出力波形を高調波が発生しない様に調整する事ができ、高次高調波の抑圧効果の高い水晶発振回路の提供。
【解決手段】水晶振動子を振動源とする発振回路部と、この発振回路部の出力信号を入力とするＣＭＯＳトランジスタのインバータからなる複数段のバッファ回路部１１、１２、１３と、このバッファ回路部の出力から直流成分をカットするキャパシタＣＢ１、ＣＢ２を介して増幅するＣＭＯＳプッシュプル型増幅回路１４とを備えた水晶発振回路に於いて、バッファ回路部１３のＣＭＯＳトランジスタＴｐ４とＣＭＯＳトランジスタＴｎ４間に抵抗素子Ｒ３、Ｒ４を接続し、その中間点はバッファ回路部１３の出力として、前記抵抗素子と前記キャパシタとからなる時定数で出力信号の波形成形を行い、且つ前記抵抗素子のバイパス回路１６をメモリ設定にて、ＭＯＳスイッチ手段１７のオン／オフ切り替えにより可能とするメモリを備えてなる。 （もっと読む）

【課題】周波数精度の高いＭＥＭＳ振動子を提供する。
【解決手段】ＭＥＭＳ振動子１００は、基板１０と、基板１０の上方に配置された第１電極２０と、少なくとも一部が前記第１電極２０との間に空隙を有した状態で配置され、前記基板１０の厚み方向に静電力によって振動可能となる梁部３４、梁部３４の一端３４ａを支持し基板１０の上方に配置された支持部３２を有する第２電極３０と、を含み、支持部３２の一端３４ａを支持する支持側面３２ａは、基板１０の厚み方向からの平面視で屈曲している屈曲部を有し、一端３４ａは、屈曲部を含む支持側面３２ａにより支持されている。 （もっと読む）

【課題】負荷のドライブ能力を変更できる、発振回路を提供すること。
【解決手段】定電圧生成回路７０と、発振出力Ｖｏｓｃを生成する発振出力生成回路８０と、定電圧生成回路７０によって生成された定電圧Ｖｒｅｆ’が電源電圧として供給される複数のＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３を並列に有し、複数のＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３のそれぞれの出力点Ｐ１，Ｐ２，Ｐ３が互いに接続された出力回路９０と、複数のＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３の中から選択入力に応じて選択されたＭＯＳＦＥＴ回路を発振出力Ｖｏｓｃに従って駆動する駆動回路９１とを備え、前記選択入力に応じて選択されていないＭＯＳＦＥＴ回路の出力が、ハイインピーダンスである、発振回路。 （もっと読む）

【課題】発振周波数を決定する容量値の変化に伴う発振周波数の変動を抑え、且つ、位相雑音を低減することのできる発振装置を提供する。
【解決手段】発振装置は、ドレイン接地回路からなる第１増幅回路１０と、第１増幅回路１０の出力を増幅する、ゲート接地回路からなる第２増幅回路２０と、第２増幅回路２０の出力を第１増幅回路の入力に帰還させるコンデンサＣ１と、第１増幅回路１０の入力側に設けられた共振器２と、共振器２及び第１増幅回路１０内のトランジスタＱ１に動作用のバイアス電圧を印加するバイアス回路１２と、第２増幅回路２０内のトランジスタＱ２に動作用のバイアス電圧を印加するバイアス回路２２とから構成される。この結果、位相雑音の発生を、単一のトランジスタからなるコルピッツ発振回路と同程度に抑えつつ、容量変化によって発振を起動できなくなったり、発振周波数が変動するのを防止できる。 （もっと読む）

【課題】周波数が安定するまでの時間を短縮することができると共に、消費電力を低減出来る圧電発振器の提供。
【解決手段】温度補償を行う前の状態で、温度に対する変曲点近傍の変動が０ｐｐｍ／℃又は、０ｐｐｍ／℃近傍となる圧電振動素子１２０と、集積回路素子１３０には、圧電振動素子の共振周波数に基づいて発振信号を出力する第１のインバータＩＮＶ１と、負荷容量になる可変容量ダイオードＣＶ１、ＣＶ２を含む発振回路部Ｘと、発振信号を増幅する第２のインバータＩＮＶ２を含む増幅回路部Ｙと、温度補償用制御データを記憶するためのメモリ部Ｍと、温度補償用制御データに基づき、温度補償を行なう温度補償信号制御回路部Ｔと、第１のインバータＩＮＶ１と電源電圧端子Ｖｄｄの接続間及び増幅回路部の第２のインバータＩＮＶ２と電源電圧端子Ｖｄｄの接続間に配置され、インヒビット端子ＩＮＨからの信号により動作するスイッチＳＷ１と、を備える。 （もっと読む）

【課題】 クロック発振回路のジッタが音質に重要だとは気が付かなかったか、ＣＭＯＳの発振回路のジッタ性能で十分だと思われていた。しかし、ジッタが多いと、音質的に十分でないことが判明した。そこで、高音質化のため低ジッタ化し、なおかつ高周波化、低電圧化、波形のエッジの急峻さ、波形の対称性を達成する必要性がある。
【解決手段】 ＣＭＯＳよりもノイズ特性に優れるバイポーラトランジスタを使い、これをコンプリメンタリ接続にすることで、低ジッタ、高周波化、低電圧化、波形のエッジの急峻さ、高い対象性を得ることができた。 （もっと読む）

【課題】振動子が外付けされて発振回路を実現する半導体集積回路において、振動子が外付けされるパッドと内部回路間の配線による浮遊容量の影響を小さくする。
【解決手段】半導体集積回路は、半導体基板と、第１のパッドＰ１に第１の抵抗及Ｒ１及び第１のコンデンサＣ_ＡＣを介して接続の入力端子、及び、第２のパッドＰ２に第２の抵抗Ｒ２及び第３の抵抗Ｒ_Ｄを介して接続の出力端子を有するインバータ３２と、インバータ入力端子と第２の抵抗Ｒ２及び第３の抵抗Ｒ_Ｄの接続点との間に接続され、インバータと共に発振ブロックを構成する帰還素子３３と、第１の抵抗Ｒ１及び第１のコンデンサの接続点と基板電位との間に接続され、第１のパッドと発振ブロックとの間に配置された第２のコンデンサＣ_Ｇと、第２の抵抗Ｒ２及び第３の抵抗Ｒ_Ｄの接続点と基板電位との間に接続され、第２のパッドＰ２と発振ブロック間に配置された第３のコンデンサＣ_Ｄとを具備する。 （もっと読む）

【課題】温度補償回路を内蔵しない圧電発振器を用いて、ＧＰＳ衛星の測位信号の捕捉時
間を短縮化させることができる圧電発振器、その圧電発振器を用いた受信装置および圧電
発振器を用いた受信装置の衛星捕捉制御方法を提供する。
【解決手段】圧電発振器用ＩＣ２と圧電振動子４を同一パッケージに組み立てて圧電発振
器１を構成すると、温度センサ７は精度よく圧電振動子４の温度を検出できる。圧電発振
器１を恒温槽に入れて、温度Ｔと出力周波数ｆoutの周波数の関係を取得する。得られた
周波数−温度特性より、温度係数（Ａ，Ｂ，Ｃ，Ｄ）とオフセット係数（Ｅ）を算出して
メモリ１０に書き込む。この圧電発振器１を受信装置に組み込んだときにメモリ１０から
温度係数とオフセット係数を抽出して近似曲線計算式から圧電発振器１の周波数偏差を求
め、周波数偏差分だけ、衛星からの探索範囲をオフセットさせて、ＧＰＳ衛星の周波数を
捕捉する。 （もっと読む）

【課題】温度補償回路を内蔵しない圧電発振器を用いて、ＧＰＳ衛星の測位信号の捕捉時
間を短縮化させることができる圧電発振器、その圧電発振器を用いた受信装置および圧電
発振器を用いた受信装置の衛星捕捉制御方法を提供する。
【解決手段】圧電発振器用ＩＣ２と圧電振動子４を同一パッケージに組み立てて圧電発振
器１を構成すると、温度センサ７は精度よく圧電振動子４の温度を検出できる。圧電発振
器１を恒温槽に入れて、温度Ｔと出力周波数ｆoutの周波数の関係を取得する。得られた
周波数−温度特性より、温度係数（Ａ，Ｂ，Ｃ，Ｄ）とオフセット係数（Ｅ）を算出して
メモリ１０に書き込む。この圧電発振器１を受信装置に組み込んだときにメモリ１０から
温度係数とオフセット係数を抽出して近似曲線計算式から圧電発振器１の周波数偏差を求
め、周波数偏差分だけ、衛星からの探索範囲をオフセットさせて、ＧＰＳ衛星の周波数を
捕捉する。 （もっと読む）

【課題】発振特性の検査を行うことができると共に、発振不良の発生を抑制することができる電子装置を提供すること。
【解決手段】
振動子１０と、振動子１０と共に発振回路を形成する回路部２０とを樹脂で封止してなる電子装置５０であって、一方の端部が振動子１０の両端にそれぞれ接続されると共に他方の端部が樹脂の外部に露出する振動子の発振特性検査用の検査端子４１，４２と、検査端子４１，４２と振動子１０との間に設けられ、検査端子４１，４２の電位による影響から振動子１０を保護する保護抵抗３１，３２とを備える。 （もっと読む）

【課題】負性抵抗の減少を防止し、低消費電力化。
【解決手段】第１の端子Ａと、第２の端子Ｂと、第１の端子Ａと第２の端子Ｂとの間に接続された振動子ＯＳＣと、第１の端子Ａと接地電位を供給する接地線ＧＮＤとの間に接続された第１のコンデンサＣｇと、第２の端子Ｂと接地線ＧＮＤとの間に接続された第２のコンデンサＣｄと、第１の端子Ａと第２の端子Ｂとの間にｍ個（ｍは３以上の奇数）のインバータＩＮ１〜ＩＮ３が直列に接続されたインバータ列と、インバータ列の入力側から数えてｎ番目（ｎは１≦ｎ＜ｍの整数）のインバータの入力端子とｎ＋１番目のインバータの出力端子との間に接続された第３のコンデンサＣｆと、を含む、ことを特徴とする発振器１００。 （もっと読む）

【課題】発振に必要な負性抵抗を小さくすると同時に回路の低消費電力を図ることのできる発振回路及び発振器を提供する。
【解決手段】発振回路１０は、トランジスタＭ１とトランジスタＭ２とが差動接続されるクロスカップル型回路からなり、振動子ＳＡＷの共振点帯域で発振する。トランジスタＭ１は第１ソース負荷回路としての抵抗器ＲＬ１に接続され、トランジスタＭ２は第２ソース負荷回路としての抵抗器ＲＬ２に接続されている。また、トランジスタＭ１は第１ドレイン負荷回路としての抵抗器Ｒｓ１に接続され、トランジスタＭ２は第２ドレイン負荷回路としての抵抗器Ｒｓ２に接続されている。第１ソース負荷回路のインピーダンスの大きさが第１ドレイン負荷回路のインピーダンスの大きさ以上であり、且つ、第２ソース負荷回路のインピーダンスの大きさが第２ドレイン負荷回路のインピーダンスの大きさ以上とする。 （もっと読む）

【課題】製造プロセスの微細化と、しきい電圧の低下により、通常オフ状態となっているＭＯＳトランジスタにリーク電流が発生する。また、製造プロセスによっては、ＮチャンネルＭＯＳトランジスタとＰチャンネルトランジスタとのリーク電流が等しいとは限らない場合があり、発振回路のような回路構成によっては、動作に問題を引き起こす可能性が高い。
【解決手段】本発明にかかる半導体装置は、制御電圧により駆動力が変化する第１のトランジスタを有する保護回路と、前記保護回路と同一の回路構成を有するモニター回路と、前記モニター回路が出力する電圧と、基準電圧との比較結果に基づいて前記制御電圧を生成する制御電圧生成回路とを有する。 （もっと読む）

【課題】発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供すること。
【解決手段】パルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、それらを定電圧回路１と並列に接続して構成されている。そして、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。使用する水晶振動子の周波数によっては、位相調整回路６の替わりに分周回路を並列に接続して構成されている。 （もっと読む）

【課題】スイッチによる周波数の切り替え時に発生する発振波形の乱れを解消した発振回路を提供することにある。
【解決手段】第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの極性を反転する際に、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８が遮断されて、第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの並列接続状態が解除される期間である期間Ｔｄにおいては、スイッチＳＷ５〜ＳＷ８がすべて遮断状態となる。期間Ｔｄを必要最小限にして十分な値に設定しておけば、何らかの要因で信号Ｖ１１または信号Ｖ２１のレベルが若干ずれたタイミングで切り替わったとしても、両信号が同時にハイレベルとなる事態を回避することができる。したがって、スイッチＳＷ５とスイッチＳＷ６、あるいは、スイッチＳＷ７とスイッチＳＷ８が、それぞれ同時に導通状態となることが回避される。 （もっと読む）

【課題】低消費電力でありながら大きな負性抵抗を得ることができる発振回路を提供する。
【解決手段】発振回路は、ＳＡＷ振動子Ｘと、ＳＡＷ振動子Ｘと信号路を介して並列接続され発振駆動されるＣＭＯＳインバータＡ１〜Ａ３と、ＣＭＯＳインバータＡ１〜Ａ３の出力側と入力側との間に、ＣＭＯＳインバータＡ１〜Ａ３の出力側から入力側に信号が正帰還するように、接続された負性抵抗増加回路１０と、負性抵抗増加回路１０とＣＭＯＳインバータＡ１〜Ａ３の入力側との間に接続する容量素子としての帰還用コンデンサＣｆと、を含む。 （もっと読む）

【課題】 対雑音に高い耐性をもつ差動回路を用いても、電源ノイズΔＶに起因するジッタ特性を改善することはできなかった。
【解決手段】 水晶発振器回路は、水晶発振子（Ｘ０）を接続する第１端子（Ｘ１）及び第２端子（Ｘ２）と、第１増幅回路（１）と、第２増幅回路（２）とを具備する。第１増幅回路（１）は、第１端子（Ｘ１／ＯＵＴ１）に入力を接続し、第２端子（Ｘ２／ＯＵＴ２）に出力を接続する。第２増幅回路（２）は、第２端子（Ｘ２／ＯＵＴ２）に入力を接続し、第１端子（Ｘ１／ＯＵＴ１）に出力を接続する。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）と第２端子（Ｘ２／ＯＵＴ２）とを差動出力ノードとする。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比と、第２端子（Ｘ２／ＯＵＴ２）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比が等しくなるように構成される。 （もっと読む）

【課題】電源変動特性に優れた圧電発振器に関して優れたノイズ特性が実現できないという問題を解決する。
【解決手段】圧電振動子と、該圧電振動子の周波数信号を増幅し、発振する為の第一のトランジスタと、該発振用トランジスタの出力信号を増幅する為の第二のトランジスタとを備え、前記第一のトランジスタと前記第二のトランジスタとをカスコード接続した圧電発振器に於いて、前記第二のトランジスタのベースと接地との間にＭＯＳＦＥＴを順方向接続し、該ＭＯＳＦＥＴのゲートを前記第二のトランジスタのエミッタに接続するよう構成したことを特徴とする圧電発振器。 （もっと読む）