発振回路

【課題】クロック発振回路のジッタが音質に重要だとは気が付かなかったか、ＣＭＯＳの発振回路のジッタ性能で十分だと思われていた。しかし、ジッタが多いと、音質的に十分でないことが判明した。そこで、高音質化のため低ジッタ化し、なおかつ高周波化、低電圧化、波形のエッジの急峻さ、波形の対称性を達成する必要性がある。
【解決手段】ＣＭＯＳよりもノイズ特性に優れるバイポーラトランジスタを使い、これをコンプリメンタリ接続にすることで、低ジッタ、高周波化、低電圧化、波形のエッジの急峻さ、高い対象性を得ることができた。

【発明の詳細な説明】
【技術分野】
本発明は主に高音質デジタルオーディオ用のクロック発振回路に関する。
【背景技術】
【０００１】
一般的に、高音質デジタルオーディオ用のクロック発振回路はＬＳＩ内部のＣＭＯＳインバータ、またはＣＭＯＳＩＣ（たとえば７４ＨＣＵ０４やこの類似品など）を使って発振させている。理由は非常に簡単に発振回路を構成することができ、高周波化、低電圧化、波形のエッジの急峻さ、高い対象性を有しての動作が可能なので、とにかく便利なことにある。また、低消費電流でもある。そのため、近年では殆どの発振回路がこういったＣＭＯＳ回路で構成されている。しかし、実はジッタが非常に多くて、音質的には十分でないことが認識されてきている。つまり、ＣＭＯＳ発振回路はジッタの多さこそが唯一の欠点といえる。また、デジタルオーディオ用のＬＳＩの動作電圧が５Ｖから３．３Ｖに下がってきている傾向にあったり、クロック周波数が４４．１ｋＨｚの２５６倍の１１．２８９６ＭＨｚか、その１．５倍位が多かったが、最近ではその６倍の６７．７３７６ＭＨｚの高い周波数の物さえ出てきている。そのため、低ジッタでありながらも、低電圧、高周波化、波形のエッジの急峻さ、できれば高い対象性に対応する必要性が高まってきている。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
ジッタが音質的に重要だとは気が付かなかったため、ジッタの多いものが一般的であった。この問題を解決するため、先ずは低ジッタ化をし、なおかつ高周波化、低電圧化、波形のエッジの急峻さ、対称性を達成しなくてはならない。
【課題を解決するための手段】
【０００３】
ジッタの根本的な原因は後述するが増幅素子のノイズにある。そこでＣＭＯＳよりもノイズ特性に優れたバイポーラトランジスタを使い、これをコンプリメンタリ接続するなどの工夫をすることで高周波化、低電圧化、高い対象性を得ることができる。
【発明の効果】
【０００４】
低ジッタ化により音質の向上が得られた。
【図面の簡単な説明】
【０００５】
【図１】従来例で、ＣＭＯＳを使った一般的な回路例。
【図２】本発明で、出力段にＣＭＯＳを使った回路例。
【図３】本発明で、出力段にバイポーラトランジスタのコンプリメンタリを使った回路例。
【図４】本発明で、初段はコンプリメンタリではない省略形にしたものの、出力段はバイポーラトランジスタのコンプリメンタリを使った回路例。
【発明を実施するための形態】
【０００６】
発振器は水晶振動子あるいはセラミック振動子あるいはインダクタンスとキャパシタンス素子といった周波数選択素子と増幅器を組み合わせ、これに正帰還を掛けて構成する。ジッタは増幅器のノイズがＦＭ変調をし、これがジッタに化けたものである。したがって、ジッタの周波数成分を分析すると増幅器のノイズ成分そのものになる。そこで、ジッタを少なくするには低周波ノイズの少ない増幅素子で発振をさせなくてはならない。その点ではバイポーラトランジスが適している。ところが、低電圧動作には必ずしも向かないし、特に低周波でローノイズのトランジスタは必ずしも高周波動作に適している訳ではない。
【０００７】
波形もリンギングのない範囲で、パルスのエッジの立ち上がりや立下りは急峻な方が好ましい。また、サイン波の様な滑らかな波形は後段のノイズの影響を受け易くなるので、リンギングが生じない範囲でシャープにするのが好ましい。一般にリンギングはオシロスコープではすぐに収まるように見えるが、拡大すれば次のエッジにまで影響を及ぼしている可能性がある。振幅の中心部の傾斜が緩やかだと、後段のノイズの影響を受け易くなるので、リンギングとエッジの急峻性はバランスを取る必要もある。また、水晶発振器出力の立ち上がりエッジを使うか、立下りエッジを使うかは、回路の都合によるので、どちらのエッジも適度なシャープさを持たせるのが理想である。この点から対称であることは好ましい。そこで本発明は以下の工夫を凝らした。
初段を低ジッタが可能なバイポーラトランジスタを使い、これをコンプリメンタリ接続にすることで低電圧動作と対象性を同時に満たした。これを基本として高速動作をさせるには、後段に高速なＣＭＯＳを組み合わせることで、低ジッタ、低電圧動作、高周波動作、適度な急峻性、波形の対象性を高いレベルで同時に達成した。
【実施例】
【０００８】
図１はＣＭＯＳインバータを使った従来例なので動作の説明は省略する。本発明の基本原理は図１と同じなので動作の説明は省略する。図２から図４は本発明で、機能の記号は共通であるため、重複する部分の説明についても省略する。
図２はＮＰＮ１１０トランジスタとＰＮＰトランジスタ１１１によるエミッター接地がコンプリメンタリ接続されている。トランジスタ１１０と１１１はジッタを少なくするためにノイズ特性がＣＭＯＳに比べて圧倒的に優れているバイポーラトランジスタを用いている。
抵抗１０２と抵抗１０３は回路を能動領域にするためのバイアス抵抗である。コンデンサ１０８トランジスタ１１０と１１１を交流的に並列にするためにある。水晶振動子１０６とコンデンサ１０５、１０７で発振回路が構成されるが、抵抗１０４は安定化のためである。ＣＭＯＳインバータ１１２、１１３を２段追加したので、これにより、増幅とパルスの駆動に寄与し、高い周波数と低電圧と対象性を高いレベルで達成することができる。なお、抵抗１１８は波形を整えるための負荷抵抗である。ＣＭＯＳインバータ１１２、１１３の代りに、高速のオペレーショナルアンプに置き換えることもできる。
【０００９】
図３はＣＭＯＳインバータ２段の変わりに、コンプメンタリーのエミッターフォロア１２０と１２１を追加したものである。ダイオード１１６とコンデンサ１１７はバイアス回路で、抵抗１１８とコンデンサ１２２は波形調整用の負荷である。低電圧にはやや弱いがその他は良好である。なお、エミッターフォロアを構成するトランジスタ１２０と１２１は、ＦＥＴのコンプリメンタリに置き換えソースフォロアとすることもできる。また、周波数や電源電圧によってはトランジスタ１２０と１２１、ダイオード１１６とコンデンサ１１７、抵抗１１８とコンデンサ１２２を省略した１段のみの構成とすることもできる。
図４は図３からトランジスタ１１１を省略したもので初段はコンプリメンタリになってはいないものの、出力はコンプリメンタリのエミッターフォロアアになっていて、高周波化と低電圧性にはやや弱いが、ジッタ性能は良好で対象性も十分ある。なお、エミッターフォロアである１２０と１２１はＦＥＴのコンプリメンタリに置き換え、ソースフォロアとすること、あるいはロジックＩＣや高速オペレーショナルアンプにすることもできる。
いずれも図１と同様に抵抗１０４コンデンサ１０５と１０７、水晶発振子１０６で正帰還を掛けることで発振回路を構成している。本発明の最大の目的は低ジッタ化を達成する回路の提供にあるので、必要に応じて使い分けることができる。図の性能についてまとめると以下のようになる。
【００１０】
図１のＣＭＯＳ
ジッタＮＧ高周波化ＯＫ
低電圧ＯＫ急峻性ＯＫ
対象性ＯＫ
図２の本発明
ジッタＯＫ高周波化ＯＫ
低電圧ＯＫ急峻性ＯＫ
対象性ＯＫ
図３の本発明
ジッタＯＫ高周波化ＯＫ
低電圧ＮＧ急峻性ＯＫ
対象性ＯＫ
図４の本発明
ジッタＯＫ高周波化ＮＧ
低電圧ＮＧ急峻性ＯＫ
対象性ＯＫ
【産業上の利用可能性】
高音質デジタルオーディオ機器
【符号の説明】
抵抗：１００、１０２、１０３、１０４、１１８
コンデンサ：１０１、１０５、１０７、１０８、１１７、１２２
水晶発振子：１０６
トランジスタ：１１０、１１１、１２０、１２１
ＩＣ：１１２、１１３
ダイオード：１１６

【特許請求の範囲】
【請求項１】
水晶振動子もしくはセラミック振動子と、増幅器とを組み合わせ、これに正帰還を掛けることで発振させる発振器において、少なくとも増幅器の初段がバイポーラトランジスタのエミッター接地で、なおかつコンプリメンタリ接続されていることを特徴とする発振器。（図２、３）
【請求項２】
請求項１の発振器において、２段目にロジックＩＣを接続することを特徴とする発振器。（図２）
【請求項３】
請求項１の発振器において、２段目に高速オペレーショナルアンプを接続することを特徴とする発振器。
【請求項４】
請求項１の発振器において、２段目にコンプリメンタリのエミッターフォロアまたはコンプリメンタリのソースフォロアを接続することを特徴とする発振器。（図３）
【請求項５】
水晶振動子もしくはセラミック振動子と、増幅器とを組み合わせ、これに正帰還を掛けることで発振させる発振器において、初段がバイポーラトランジスタで、２段目にコンプリメンタリのエミッターフォロア、またはコンプリメンタリのソースフォロアを接続することを特徴とする発振器。（図４）
【請求項６】
請求項４の発振器において、２段目をロジックＩＣもしくは高速オペレーショナルアンプに変更したことを特徴とする発振器。

【図１】