【課題】少ない電流量で出力電圧の歪みを低減できるトランジスタ回路を提供する。
【解決手段】エミッタまたはソースと、コレクタまたはドレインと、これらエミッタまたはソース及びコレクタまたはドレイン間の電流量を制御する電圧が印加されるベースまたはゲートと、を備え、コレクタまたはドレインが容量性負荷１０３に接続されるバイポーラトランジスタまたはＭＯＳトランジスタと、バイポーラトランジスタまたはＭＯＳトランジスタのコレクタまたはドレインに接続され、電流を供給する機能付電流源１０２と、ベースまたはゲートに入力される電圧の大きさに応じて機能付電流源１０２の電流を制御するコントロール回路１０５と、によってトランジスタ回路を構成する。 （もっと読む）

【課題】電流源によって流れる電流量を増大させることなく、出力信号の立ち上り、立ち下りを高速化することができるダブルソースフォロア回路を提供する。
【解決手段】ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路と、ｎＭＯＳＦＥＴ１０２とは極性が異なるｐＭＯＳＦＥＴ１０１を含むソースフォロア回路と、ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路、ｐＭＯＳＦＥＴ１０１を含むソースフォロア回路に入力信号を入力する入力端子１１１と、ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路、ｐＭＯＳＦＥＴ１０１を含むソースフォロア回路から出力信号を出力する共通の出力端子１１２）と、を含むダブルソースフォロア回路を構成する。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう影響を排除する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】消費電流が小さな駆動回路を提供する。
【解決手段】オフセット補償機能付き駆動回路１９０は、入力電位に応じたレベルの出力電位を出力するプッシュ型駆動回路１６０と、駆動回路１６０のオフセット電圧ＶＯＦを補償するオフセット補償回路とを備える。オフセット補償回路は、キャパシタ１２２およびスイッチＳ１〜Ｓ４を含む。スイッチＳ１，Ｓ２をオンしてキャパシタ１２２をオフセット電圧ＶＯＦに充電し、次にスイッチＳ３をオンしてＶＩ＋ＶＯＦを駆動回路１６０に与え、次いでスイッチＳ４をオンしてＶＯ＝ＶＩとする。したがって、消費電流を低減し、オフセット電圧ＶＯＦを補償できる。 （もっと読む）

【課題】受信した光信号を電流信号に変換する受光素子に接続される信号増幅器において、メインアンプの入力段の入力インピーダンスが無視できないときに設けられるレベル調整抵抗の影響を少なくし、広帯域の周波数特性と高い光受信感度特性とを得る。
【解決手段】信号増幅器は、電流信号を電圧に変換して出力するプリアンプと、少なくとも入力段が差動回路からなりプリアンプから出力された電圧信号を増幅するメインアンプと、プリアンプとメインアンプとの間に設けられ電圧信号が供給される２個以上のフォロワ回路と、プリアンプの出力とメインアンプの各入力との間の経路において各フォロワ回路ごとに設けられる抵抗値が等しい抵抗と、抵抗のうちの１つに対して一端が接続し、他端が接地されたコンデンサと、を備えている。コンデンサとそのコンデンサに接続する抵抗とによって、電圧信号の平均電位を検出するローパスフィルタが構成されている。 （もっと読む）

【課題】消費電力の増加を抑制しつつ、負荷回路からのキックバックを抑制する。
【解決手段】ＭＯＳトランジスタＭ１１と、ゲートおよびドレイン間がダイオード接続されたＭＯＳトランジスタＭ１２と、電流源Ｃ１１とを直列接続してソースフォロア回路１０を構成する。ＭＯＳトランジスタＭ１１のゲートに入力された、ソースフォロア回路１０への入力信号Ｖｉｎは、ＭＯＳトランジスタＭ１１によりほぼ１倍の利得で出力され、さらに、ダイオード接続されたＭＯＳトランジスタＭ１２でほぼ１倍の利得で出力され、これがソースフォロア回路１０の出力信号Ｖｏｕｔとして出力されるため、結果的に、１段構成のソースフォロア回路と同様の動作をするが、その消費電力は少なくてすむ。 （もっと読む）

【課題】回路全体の耐圧を高めることができ、入力側に高い電圧が印加される場合であっても素子破壊を効果的に防止し、正常に動作させ得る電流電圧変換回路を提供する。
【解決手段】電流電圧変換回路１は、検出抵抗１０を流れる電流に応じた信号であって且つ抵抗１１及び抵抗１２の抵抗値に応じた電圧信号を出力するように構成されている。この回路では、第３トランジスタＴｒａ１と第４トランジスタＴｒｂ１とが対をなし、第３トランジスタＴｒａ２と第４トランジスタＴｒｂ２とが対をなしている。そして、駆動電圧生成部２０は、これら複数のトランジスタ対における各第３トランジスタと各第４トランジスタとの各共通接続部に対し、検出抵抗１０の高電位側よりも低くグランドよりも高い駆動電圧を、グランド側のトランジスタ対となるにつれて印加電圧が低くなるように段階的に印加している。 （もっと読む）

【課題】反転入力容量Ｃｓｉｎが異なる場合、帰還容量Ｃｆが小容量の固定値であっても、周波数特性の肩特性の劣化やピークがほとんど生じない増幅回路および帰還回路を提供する。
【解決手段】個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段（帰還回路）とを備え、前記複数の増幅器は奇数個の反転増幅器を含む構成である。 （もっと読む）

【課題】受光回路の消費電流を削減する。
【解決手段】一つの実施形態によれば、受光回路は、トランスインピーダンスアンプと出力回路が設けられる。トランスインピーダンスアンプは、フォトダイオード、帰還抵抗、及び第１のトランジスタが設けられる。フォトダイオードは、光信号を電気信号に変換する。帰還抵抗は、フォトダイオードと内部出力端子の間に設けられる。第１のトランジスタは、ゲートにフォトダイオードで光電変換された電気信号が入力され、ドレインが内部出力端子に接続される。出力回路は、第１のトランジスタと同一チャネル型であり、ゲートが内部出力端子に接続され、電流源負荷が接続されるとともにドレイン側から出力信号を出力する第２のトランジスタを含む。 （もっと読む）

【課題】定電圧発生回路の回路面積及び消費電流を削減しながら、負荷の直流的及び過渡的な変化に対する出力電圧の変化を小さくする。
【解決手段】ＦＥＴ４は、電圧源端子に接続されたドレインと出力端子に接続されたソースとを備える。ＦＥＴ２は、ＦＥＴ４のソースに接続されたゲートと、ＦＥＴ４のゲートに接続されたドレインとを有する。ＦＥＴ１は、ＦＥＴ２のソースと接地端子との間に設けられ、ダイオード接続されている。ＦＥＴ３は、電圧源端子とＦＥＴ２のドレインとの間に接続され、そのドレインとソースとの間に所定の電位差を有し、第１の定電流源として機能する。ＦＥＴ５は、出力端子と接地端子との間に接続される。ＦＥＴ１及びＦＥＴ５によりカレントミラー回路を構成することにより、ＦＥＴ５は第２の定電流源として機能する。 （もっと読む）

【課題】電流源側の駆動能力の大幅な改善を図り、回路の消費電力やエリアの大幅な削減を図るようにしたソースフォロア回路の提供。
【解決手段】この発明は、入力電圧を受けるＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１とカスコード接続される電流源１０とを備えている。電流源１０は、ＭＯＳトランジスタＭ１とカスコード接続されるＭＯＳトランジスタＭ２と、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２との共通接続部と、ＭＯＳトランジスタＭ２のゲートとの間に接続されるコンデンサＣ１と、ＭＯＳトランジスタＭ２のバイアスを印加する経路上に配置される抵抗Ｒ１とを備えている。 （もっと読む）

【課題】光ディスクの高倍速化により高い周波数応答特性が必要な場合においても、ＲＦ信号成分の信号振幅を低下させない受光増幅回路を提供することを目的とする。
【解決手段】入力された光電流を電圧に変換するとともに、変換した電圧のうち第１カットオフ周波数より低い周波数に対応する電圧のみを出力する電流電圧変換アンプ１０２と、電流電圧変換アンプ１０２の後段に接続され、電流電圧変換アンプ１０２から出力された電圧のうち第２カットオフ周波数より低い周波数に対応する電圧のみを出力するＣＲローパスフィルタ回路１０３と、ＣＲローパスフィルタ回路１０３の後段に接続され、ＣＲローパスフィルタ回路１０３から出力された電圧を増幅する電圧増幅アンプ１０４と、少なくとも電圧増幅アンプ１０４と接続され、電圧増幅アンプ１０４から出力された電圧を加算増幅するＲＦ増幅加算アンプ１０５と、を備える。 （もっと読む）

【課題】レールツーレールＤＭＯＳ増幅器の出力ステージにバイアスをかけるための方法及び装置を提供する。
【解決手段】本願発明は、増幅器であって、入力信号を受け取るための入力ステージと、前記入力ステージに連結されると共に、前記入力信号に応答して出力ドライバステージに対して駆動信号を提供する高利得ステージと、前記出力ドライバステージに連結された出力端子とを具備することを特徴とする。前記出力ドライバステージは、前記高利得ステージから第１の駆動信号“ｐｄｒｉｖｅ”を受け取る第１の端子、第１の電圧降下を通じてＶＤＤに連結された第２の端子、及び、前記増幅器の前記出力端子に連結された第３の端子を有する高電位側ドライバ回路を備える。 （もっと読む）

【課題】利得周波数特性の広帯域化と群遅延平坦特性とを両立させる。
【解決手段】ソース接地トランジスタＭ₁、ゲート接地トランジスタＭ₂、および負荷抵抗Ｒ_Lからカスコード接続回路１１を構成し、ソース接地トランジスタＭ₁のドレイン端子とゲート接地トランジスタＭ₂のソース端子と間に第１のインダクタＬ₁を設ける。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶
縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、
しきい値電圧や移動度にバラツキが生じる。
【解決手段】本発明は、容量素子の両電極がある特定のトランジスタのゲート
・ソース間電圧を保持できるように配置した電気回路を提供する。そして本発明
は、容量素子の両電極間の電位差を定電流源を用いて設定できる機能を有する電
気回路を提供する。 （もっと読む）

【課題】雑音特性を改善したソースフォロア回路を提供すること。
【解決手段】このソースフォロア回路は、電界効果型トランジスタ（Ｍ１，Ｍ２）によって構成されるソースフォロア回路部と、電界効果型トランジスタ（Ｍ３，Ｍ４，Ｍ５）によって構成されるカレントミラー回路部と、を備える。電界効果型トランジスタ（Ｍ４，Ｍ５）のゲートにクロスカップルに容量（Ｃ１，Ｃ２）を接続することにより、カレントミラー回路部をアンプとして機能させる。 （もっと読む）

【課題】低ノイズ特性を持つプリアンプ回路を提供すること
【解決手段】プリアンプ回路は、ソースフォロアとして機能するＰＭＯＳトランジスタＭ１Ａ及びＭ１Ｂを備える。さらにプリアンプ回路は、差動増幅器として対となって機能するＰＭＯＳトランジスタＭ２Ａ及びＭ２Ｂを備える。Ｍ１ＡのゲートとＭ２Ｂのゲートとが、可変容量Ｃ２を介して接続される。Ｍ１ＢのゲートとＭ２Ａのゲートとが、可変容量Ｃ１を介して接続される。Ｍ１Ａのソースと、Ｍ２Ａのドレインと、が接続される。Ｍ１Ｂのソースと、Ｍ２Ｂのドレインと、が接続される。Ｍ２Ａのソースと、Ｍ２Ｂのソースと、が接続される。 （もっと読む）

【課題】電力効率の低下を抑制する。
【解決手段】増幅部１は、電力ノードＮ１に供給される電力によって入力信号を増幅する。電源部２は、電力ノードＮ１に固定電圧の電力を供給する。電源部３は、入力信号のエンベロープに基づくエンベロープ信号と、電力ノードＮ１の電圧とに基づいて、電力ノードＮ１に可変電圧の電力を供給する。ＡＳ部４は、電源部２が電力ノードＮ１に電力を供給し、電源部３が電力ノードＮ１に電力を供給しない固定電圧電力モードにおいて、電力ノードＮ１のインピーダンスを下げる。合成部５は、固定電圧電力モードにおいて、電源部３がＡＳ部４による電力ノードＮ１の電圧変化によって、電力ノードＮ１に電力を供給しないように、エンベロープ信号にキャンセル信号を合成する。 （もっと読む）

【課題】正確な出力電圧を得る事ができる位相補償回路を有するボルテージレギュレータを提供する。
【解決手段】位相補償回路を出力トランジスタのゲートに接続される第一の定電流回路と、ドレインが出力トランジスタのゲートに接続された第一のトランジスタと、ドレインが第一のトランジスタのゲート及び第二の定電流回路及び抵抗に接続され、ゲートが抵抗及び第一の容量に接続される第二のトランジスタと、もう一方が出力端子に接続される第一の容量で構成する。こうすることで、差動増幅回路の出力端子から第一のトランジスタのドレインへ電流が流れる事を防止することができ、差動増幅回路の入力トランジスタに発生するオフセット電圧が低減され、正確な出力電圧を得ることできる。 （もっと読む）

【課題】高速シリアルインターフェイスおよび他の用途のために等化器および他の連続時間回路を改善すること。
【解決手段】マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第１の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第１の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループとを備えている、回路。 （もっと読む）