増幅回路および帰還回路
【課題】反転入力容量Ｃｓｉｎが異なる場合、帰還容量Ｃｆが小容量の固定値であっても、周波数特性の肩特性の劣化やピークがほとんど生じない増幅回路および帰還回路を提供する。
【解決手段】個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段（帰還回路）とを備え、前記複数の増幅器は奇数個の反転増幅器を含む構成である。
【解決手段】個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段（帰還回路）とを備え、前記複数の増幅器は奇数個の反転増幅器を含む構成である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流増幅器、電圧増幅器やチャージアンプ、フォトダイオード用のトランスインピーダンスアンプ等の増幅回路、および帰還回路に関するものである。
【背景技術】
【０００２】
演算増幅器（ＯＰアンプ）を用いて電流増幅器（電流−電圧変換器）を構成することが慣用的に行われている。図１５の（ａ）は電流増幅器を示している。
【０００３】
この電流増幅器において、ＯＰアンプの開ループ利得が大きい周波数領域では、電圧出力Ｖｏｕｔ、電流入力Ｉｉｎおよび帰還抵抗Ｒｆに、
【数１】
という関係が有り、電流増幅率は帰還抵抗Ｒｆによって決定される。一例として、帰還抵抗Ｒｆが１〔ＧΩ〕のとき、電流入力Ｉｉｎに＋１〔ｎＡ〕の電流が流れると、電圧出力Ｖｏｕｔには−１〔Ｖ〕の電圧が発生し、また−１〔ｎＡ〕の電流が流れると、電圧出力Ｖｏｕｔには＋１〔Ｖ〕の電圧が発生する。
【０００４】
このような電流増幅器において、電流入力（ＯＰアンプの反転入力＝仮想接地点）Ｉｉｎに反転入力容量Ｃｓｉｎ（入力ケーブルの容量、ＯＰアンプ入力端子容量、浮遊容量等）が存在している場合には、帰還容量Ｃｆを
【数２】
とすれば、平坦な（つまりピークや、中だるみや、肩特性の劣化等が無い）周波数特性で、かつ最も広い帯域幅ｆｃが得られる（非特許文献１の式３）。このときの帯域幅ｆｃは、
【数３】
となる（非特許文献１の式４）。
【０００５】
ここで、ｆｔはＯＰアンプのゲイン帯域幅積（ユニティ・ゲイン帯域幅、ゲイン・バンド幅積）であり、上式の関係は、ＯＰアンプの低周波数領域における開ループ利得が十分に大きいこと（例えば、１０００〔倍〕、すなわち６０〔ｄＢ〕以上）が前提である。
【０００６】
なお、一般的な同軸ケーブルは１〔ｍ〕あたり１００〔ｐＦ〕程度の静電容量を有するので、このような同軸ケーブルで電流信号源から電流増幅器までの間を接続し、接続した同軸ケーブルが１０〔ｍ〕程度であると、反転入力容量Ｃｓｉｎは１０００〔ｐＦ〕程度になる。
【０００７】
電流増幅器等の広帯域化のために、特許文献１に示すような技術が用いられている。この特許文献１に示す増幅器では、電流帰還型ＯＰアンプを用いており、反転入力の前に高入力インピーダンスを有するバッファを設け、非反転入力の前には積分器を設けている。
【０００８】
また、非特許文献２は高増幅率（電流増幅率：１０9〔Ｖ／Ａ〕＝１〔ＧΩ〕）でしかも低ノイズである電流増幅器のデータシートを示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−０６４９０３号公報
【非特許文献】
【００１０】
【非特許文献１】National Semiconductor社 アプリケーションノート ＡＮ−１８０３ 「Design Considerations for a Transimpedance Amplifier」 （ｈｔｔｐ：／／ｗｗｗ．ｎａｔｉｏｎａｌ．ｃｏｍ／ａｎ／ＡＮ／ＡＮ−１８０３．ｐｄｆ）
【非特許文献２】ＦＥＭＴＯ Ｍｅｓｓｔｅｃｈｎｉｋ ＧｍｂＨ社 ＬＣＡ−４Ｋ−１Ｇ データシート （ｈｔｔｐ：／／ｗｗｗ．ｆｅｍｔｏ．ｄｅ／ｄａｔａｓｈｅｅｔ／ＤＥ−ＬＣＡ−４Ｋ−１Ｇ＿５．ｐｄｆ）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来の増幅器には、次のような課題があった。
【００１２】
（１）増幅器の特性が、反転入力容量Ｃｓｉｎの影響を受ける。
【００１３】
（１−１）平坦な周波数特性が得られない。
【００１４】
図１５の（ａ）に示す電流増幅器では、入力信号ケーブルの長さ等によって、反転入力容量Ｃｓｉｎが異なる場合、帰還容量Ｃｆを固定すると、平坦な周波数特性が得られない。この様子を図１６の（ａ）〜図１６の（ｄ）および図１７の（ａ）〜図１７の（ｄ）に示す。図１６の（ａ）は、小さな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが大きいとき、周波数特性にピークが生じることを示している。また、図１７の（ａ）は、大きな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが小さいとき、周波数特性の肩特性が劣化する様子を示している。また図１６の（ｂ）〜図１６の（ｄ）では、小さな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが大きいとき、パルス応答波形にオーバシュートが生じることを示している。図１７の（ｂ）〜図１７の（ｄ）では逆に、大きな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが小さいとき、パルス応答波形の立ち上がりが、なまってしまう様子を示している。
【００１５】
また、非特許文献１に示すように、フォトダイオード用のトランスインピーダンスアンプとして用いる場合の回路構成では同様の課題がある。また、電流を積分して電荷を知るために慣用されているチャージアンプにおいても、既述の電流増幅器と同様の課題を有する。
【００１６】
このような課題は電圧増幅器の場合にも同様に、反転入力容量Ｃｓｉｎが大きい場合に生じる。例えば、多くの入力信号を反転加算する回路では、図１９に示すように仮想接地点の配線が長くなるため浮遊容量が大きくなるので、同様の課題を有する場合がある。
【００１７】
（１−２）帯域幅ｆｃが劣化する。
【００１８】
図１５の（ａ）に示す電流増幅器において、異なった反転入力容量Ｃｓｉｎが設定される度、その都度、帰還容量Ｃｆを調整する場合であっても、反転入力容量Ｃｓｉｎが大きくなるにつれて、帯域幅ｆｃが狭くなる（既述の式（３）、および非特許文献１の式４参照、帯域幅ｆｃは反転入力容量Ｃｓｉｎの平方根と反比例する。）という不都合がある。この様子を、図１８の（ａ）〜図１８の（ｄ）に示す。
【００１９】
なお、図１６の（ａ）〜図１６の（ｄ）、図１７の（ａ）〜図１７の（ｄ）、図１８の（ａ）〜図１８の（ｄ）の周波数特性やパルス応答波形は、図１５の（ｂ）に示すように構成された電圧増幅器を用いて測定した。この測定に用いた測定回路では、帰還回路８によって等価的に端子間容量をゼロとした抵抗値１〔ＧΩ〕の帰還抵抗Ｒｆや利得抵抗Ｒｇを使用し、帰還回路１２によって可変の帰還容量を実現している。この測定回路は、利得：−１〔倍〕の反転増幅器であるが、１〔ＧΩ〕の利得抵抗Ｒｇによって、入力電圧をインピーダンス１〔ＧΩ〕の電流源に変換して印加した電流増幅器と見なすこともできるので、電流増幅器としての性能を知ることができる。
【００２０】
（２）帰還抵抗Ｒｆの端子間容量ＣｓRfの影響で、帯域幅ｆｃが劣化する。
【００２１】
反転入力容量Ｃｓｉｎが十分に小さく、帰還容量Ｃｆが不要の場合であっても、帰還抵抗Ｒｆの端子間には浮遊容量によって、図２０に示すように、端子間容量ＣｓRfが存在する。この場合、帯域幅ｆｃは、
【数４】
となる。このため、特に帰還抵抗Ｒｆが大きい場合には、帯域幅ｆｃが大幅に劣化する。例えば、帰還抵抗Ｒｆ＝１〔ＧΩ〕の場合は、帰還抵抗Ｒｆの端子間容量ＣｓRfが０．１〔ｐＦ〕程度の小さい値であっても、帯域幅ｆｃ≒１．５９〔ｋＨｚ〕に劣化してしまう。なお一般的なチップ抵抗器の端子間容量ＣｓRfは、０．１〔ｐＦ〕程度である。
【００２２】
増幅器には構成上、増幅素子の入力容量や配線容量等が存在し、反転入力容量Ｃｓｉｎをゼロにすることはできないので、既述の（１−２）や（２）の要因によって帯域幅ｆｃが劣化する。ここで、既述の（１−２）では帯域幅ｆｃが帰還抵抗Ｒｆの平方根に反比例するので、帰還抵抗Ｒｆの影響は比較的少ない。既述の（２）では帯域幅ｆｃは帰還抵抗Ｒｆに反比例するため、帰還抵抗Ｒｆが大きいことによる帯域幅ｆｃの劣化の影響が比較的大きい。
【００２３】
（３）電流帰還型ＯＰアンプを使用できない。
【００２４】
図１５の（ａ）に示す電流増幅器では、電流帰還型ＯＰアンプが以下の理由（ａ）ないし（ｃ）により使用できない。
【００２５】
（ａ）電流帰還型ＯＰアンプには、帰還抵抗Ｒｆに推奨値（一例として数百〔Ω〕〜数〔ｋΩ〕）が用いられる。一方、電流増幅器として使用する場合、帰還抵抗Ｒｆに数十〔ｋΩ〕〜数〔ＧΩ〕（電流増幅率：数万〜数十億）を用いるのが一般的である。このため、電流帰還型ＯＰアンプでは性能、特に高速性を発揮できない。（図２１の（ｅ）を参照。なお帰還抵抗Ｒｆは、フォトダイオード用のトランスインピーダンスアンプでは例えば、１〔ＧΩ〕程度、チャージアンプでは例えば、１〔ＭΩ〕程度が用いられている。）
【００２６】
（ｂ）帰還容量Ｃｆによって電流帰還型ＯＰアンプの動作が不安定となる場合がある。反転入力容量Ｃｓｉｎに合わせて帰還容量Ｃｆを選択する場合、電流帰還型ＯＰアンプでは、帰還容量Ｃｆがある容量以上（一例として十ｐＦ程度以上）になると動作が不安定になり、大きな帰還容量Ｃｆでは発振してしまう性質を有している。
【００２７】
（ｃ）電流帰還型ＯＰアンプの反転入力は、入力バイアス電流や入力雑音電流が大きく入力インピーダンスが低いため、特に電流増幅率の大きい電流増幅器を構成する場合に、これが大きな誤差要因になる。
【００２８】
（４）大きな帰還抵抗Ｒｆを使用できない。
【００２９】
特許文献１ではＯＰアンプの反転入力に積分器が接続されている。ここで積分器の入力抵抗は、その入力に接続されている積分抵抗の値そのものとなる。電流増幅器の電流増幅率は、帰還抵抗Ｒｆによって決まる。積分器が接続されている場合、積分器の入力抵抗に入力電流が分流するため、電流増幅率が低下するという課題がある。このため、積分器の積分抵抗の値は、帰還抵抗Ｒｆに対して十分に大きい必要がある。
【００３０】
しかし電流増幅率が高い、すなわち帰還抵抗Ｒｆが大きい場合には、積分器の積分抵抗としてこの値を超える抵抗が必要となる。しかしながら、帰還抵抗Ｒｆが１〔ＧΩ〕では、この抵抗値より大きい値の抵抗値として１００〔ＧΩ〕を想定すると、このような抵抗値は一般的なプリント基板の絶縁抵抗を超える値となる。これは現実的ではない。
【００３１】
このため、特許文献１に示す増幅器等では、帰還抵抗Ｒｆに対して積分器の積分抵抗の値を十分に大きくする必要がある。このため、帰還抵抗Ｒｆの値には、自ずと制限を生じるという課題がある。
【００３２】
そこで、本発明の目的は、上記の課題（１）〜（４）のいずれか一つ以上を解決できる、増幅回路および帰還回路を提供することである。
【課題を解決するための手段】
【００３３】
上記課題を解決した本発明の増幅回路および帰還回路の構成は、以下の通りである。
【００３４】
（１）個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段とを含み、前記複数の増幅器は奇数個の反転増幅器を含むことを特徴とする、増幅回路。
【００３５】
（２）前記複数の増幅器は、非反転増幅器である前記入力側の増幅器と、反転増幅器である前記出力側の増幅器の、２個の増幅器で構成されることを特徴とする、（１）に記載の増幅回路。
【００３６】
（３）前記入力側の増幅器は増幅素子を用いたフォロア回路または増幅素子による増幅器であることを特徴とする、（１）または（２）に記載の増幅回路。
【００３７】
（４）前記入力側の増幅器の入力電圧をバッファ増幅器と積分器を介して反転加算して、前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、（３）に記載の増幅回路。
【００３８】
なお上記の「増幅素子による増幅器」は、ＦＥＴによるソース接地増幅器、ＦＥＴによるゲート接地増幅器、バイポーラトランジスタによるエミッタ接地増幅器やベース接地増幅器、真空管によるカソード接地増幅器やグリッド接地増幅器、その他の増幅素子による増幅器を含むものとする。基本的には増幅素子による、利得の絶対値が１を超える増幅器である。増幅器単体では負帰還をかけていないもの（局部負帰還を除く）を意味し、必要に応じて高速化等のための回路を付加したり、複数段の増幅器を用いて一つの増幅器を構成することも可能である。この「増幅素子による増幅器」の用語の定義は、第４の実施の形態における「増幅素子による増幅器」の用語定義に通じている。
【００３９】
（５）回路構成が前記入力側の増幅器と同じであり、入力電位が固定された他の回路をさらに備え、前記入力側の増幅器の前記増幅素子の出力から前記他の回路の増幅素子の出力を差し引くことにより、または前記他の回路の前記増幅素子の出力から前記入力側の増幅器の前記増幅素子の出力を差し引くことにより、前記入力側の増幅器の前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、（３）に記載の増幅回路。
【００４０】
（６）前記出力側の増幅器の出力側に出力バッファを備えることを特徴とする、（１）ないし（５）のいずれかに記載の増幅回路。
【００４１】
（７）増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、バッファ増幅器と、第２の抵抗と第２のコンデンサの並列回路と、を備え、前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端とバッファ増幅器の入力側が接続され、前記第１のコンデンサの他端が交流的に接地され、前記バッファ増幅器の出力側に、前記並列回路の一端が接続され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、帰還回路。
【００４２】
（８）増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、第２の抵抗と第２のコンデンサの並列回路と、を備え、前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端と前記並列回路の一端が接続され、前記第１のコンデンサの他端が交流的に接地され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、帰還回路。
【００４３】
（９）増幅器とともに用いられる帰還回路であって、減衰器と、バッファ増幅器と、コンデンサと、を備え、前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記バッファ増幅器の入力側が接続され、前記バッファ増幅器の出力側に前記コンデンサの一端が接続され、前記コンデンサの他端が前記増幅器の入力側に接続され、前記帰還回路は、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量の容量素子と等価的に動作することを特徴とする、帰還回路。
【００４４】
（１０）増幅器とともに用いられる帰還回路であって、第１の抵抗と第２の抵抗を含む減衰器と、コンデンサと、を備え、前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記コンデンサの一端が接続され、前記増幅器の入力側に前記コンデンサの他端が接続され、前記帰還回路は、所望の周波数における、該コンデンサの示すインピーダンスが前記第１の抵抗と前記第２の抵抗の並列抵抗値に対して大きいとき、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量を持つ容量素子と等価的に動作することを特徴とする、帰還回路。
【００４５】
（１１）帰還手段として、（７）ないし（１０）のいずれかに記載の前記帰還回路、または、（７）もしくは（８）に記載の前記帰還回路および（９）もしくは（１０）に記載の前記帰還回路を備えることを特徴とする、増幅回路。
【００４６】
（１２）前記増幅回路は、電流増幅器、電圧増幅器、チャージアンプ、フォトダイオード用のトランスインピーダンスアンプを構成することを特徴とする、
（１）ないし（６）のいずれかに記載、または（１１）に記載の増幅回路。
【発明の効果】
【００４７】
本発明の増幅回路または帰還回路によれば、下記のいずれか一以上の効果が得られる。
【００４８】
（１）増幅回路の性能が、反転入力容量Ｃｓｉｎの影響を受けない。
【００４９】
（１−１）帰還容量Ｃｆが小容量の固定値であっても、反転入力容量Ｃｓｉｎが異なることによる周波数特性の肩特性の劣化やピークがほとんど生じない。つまり、反転入力容量Ｃｓｉｎが異なることによる周波数特性の平坦性の変化が小さく、最適な周波数特性を維持できる。
【００５０】
（１−２）反転入力容量Ｃｓｉｎを補償するための帰還容量Ｃｆを小さくでき、または省略でき、反転入力容量Ｃｓｉｎが増加した場合であっても帯域幅ｆｃの低下を抑制できる。これにより、広い帯域幅ｆｃを実現できる。特に反転入力容量Ｃｓｉｎが小さい場合に、その効果が顕著となる。
【００５１】
（２）本発明の帰還回路によれば、帰還抵抗Ｒｆの端子間容量ＣｓRfの影響による帯域幅ｆｃの劣化を防止でき、広い帯域幅ｆｃを実現できる。特に帰還抵抗Ｒｆが大きい場合には、その効果が顕著である。さらにもう一種類の本発明の帰還回路では、端子間容量ＣｓRfよりもかなり小さい静電容量を帰還抵抗Ｒｆに並列に接続することもでき、周波数特性やパルス応答波形をより最適化できる。また、従来技術では実現困難な小さな容量を実現でき、容量を容易に連続可変できる。
【００５２】
（３）増幅回路の一部に電流帰還型ＯＰアンプを使用することが可能であり、電流帰還型ＯＰアンプが持つ広帯域という特徴を活かすことができる。
【００５３】
（４）帰還抵抗Ｒｆの大きさに制限を受けることがない。
【図面の簡単な説明】
【００５４】
【図１】第１の実施の形態に係る増幅回路を示す図である。
【図２】図１の（ｂ）の帰還抵抗Ｒｆ＝１〔ＧΩ〕時の周波数特性例・パルス応答波形例、反転入力容量Ｃｓｉｎの影響を示す図である。
【図３】第２の実施の形態に係る増幅回路を示す図である。
【図４】第２の実施の形態に係る増幅回路の代表的な特性を示す図である。
【図５】第３の実施の形態に係る増幅回路を示す図である。
【図６】第３の実施の形態に係る増幅回路の代表的な特性を示す図である。
【図７】第４の実施の形態に係る増幅回路を示す図である。
【図８】第４の実施の形態に係る増幅回路の代表的な特性を示す図である。
【図９】第５の実施の形態に係る増幅回路を示す図である。
【図１０】第６の実施の形態に係る帰還回路を示す図である。
【図１１】第６の実施の形態に係る帰還回路の代表的な特性や周波数特性測定回路を示す図である。
【図１２】第７の実施の形態に係る帰還回路を示す図である。
【図１３】第８の実施の形態に係る増幅回路および特性を示す図である。
【図１４】第９の実施の形態に係る増幅回路の応用例を示す図である。
【図１５】従来の電流増幅器を示す図である。
【図１６】従来の電流増幅器における反転入力容量Ｃｓｉｎの影響を示す図である。
【図１７】従来の電流増幅器における反転入力容量Ｃｓｉｎの影響を示す図である。
【図１８】従来の電流増幅器における反転入力容量Ｃｓｉｎの影響を示す図である。
【図１９】従来の電圧増幅器における反転入力容量Ｃｓｉｎの例を示す図である。
【図２０】従来の電流増幅器における帰還抵抗Ｒｆの端子間容量ＣｓRfを示す図である。
【図２１】従来の電流増幅器の課題、帯域幅と利得の関係や開ループ利得例を示す図である。
【発明を実施するための形態】
【００５５】
〔第１の実施の形態〕
【００５６】
第１の実施の形態は、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さくかつ広帯域な増幅回路を示している。
【００５７】
図１の（ａ）および図１の（ｂ）は第１の実施の形態に係る増幅回路を示している。図１の（ａ）は、その原理を示す電流増幅器であり、図１の（ｂ）は、周波数特性・パルス応答測定のために電圧増幅器を構成している。
【００５８】
図１の（ａ）に示す電流増幅器２は本発明の増幅回路の一例であり、複数の増幅器の一例として第１および第２の増幅器を備えている。第１の増幅器として、個別に負帰還をかけた入力側の非反転増幅器Ｕ１が備えられ、第２の増幅器として、個別に負帰還をかけた出力側の反転増幅器Ｕ２が備えられ、これらは直列に接続されている。そして、帰還回路４が設けられ、この帰還回路４は帰還手段の一例であって、出力側の増幅器Ｕ２の出力から入力側の増幅器Ｕ１の入力に、帰還抵抗Ｒｆによって負帰還をかけている。なお、Ｒｆ１は増幅器Ｕ１に個別の負帰還をかける帰還抵抗、Ｒｆ２は増幅器Ｕ２に個別の負帰還をかける帰還抵抗、Ｒｆは帰還回路４の帰還抵抗である。
【００５９】
高抵抗の帰還抵抗Ｒｆを使用して電流増幅器２の電流増幅率を大きくする場合には、入力側の増幅器Ｕ１にはＦＥＴ入力のＯＰアンプを用いて、入力インピーダンスを高くすることが好ましい。
【００６０】
良好な周波数特性を得るためには、直列的に接続する増幅器Ｕ１、Ｕ２の帯域幅は、ある程度（一例として１０〔倍〕程度）以上の比（スタガ比）を有していることが好ましい。ここでは一例として、出力側の増幅器Ｕ２に電流帰還型ＯＰアンプを用いることにより、入力側の増幅器Ｕ１よりも広い帯域幅を実現する例を示している。なお、スタガ比以外にも良好な周波数特性を得るための手法は種々存在する。
【００６１】
またここでは一例として、入力側の増幅器Ｕ１の低周波数領域における利得は４０〔ｄＢ〕（１００〔倍〕）、出力側の増幅器Ｕ２の低周波数領域における利得は６０〔ｄＢ〕（１０００〔倍〕）として、直列的に接続された増幅器からなる電流増幅器２全体の低周波数領域における利得を１００〔ｄＢ〕（１０万〔倍〕）とした例を示すが、当然、これに限定するものではない。
【００６２】
なお、ＯＰアンプは、市販されているＯＰアンプＩＣが代表的なものであるが、ハイブリッドＩＣでもよいし、ディスクリート増幅素子による増幅器等の組み合わせ、あるいはさらにディスクリート増幅素子と市販されているＯＰアンプＩＣとの組み合わせ回路等でもよく、帰還抵抗Ｒｆと利得抵抗Ｒｇを用いて利得を制限することによって、広帯域化できる増幅器を含むものとする。
【００６３】
図１の（ｂ）は電圧増幅器を構成した特性測定回路であり、この周波数特性を図２の（ａ）に示し、パルス応答波形を図２の（ｂ）〜図２の（ｄ）に示す。（なおパルス応答波形は、図１６の（ｂ）〜図１６の（ｄ）、図１７の（ｂ）〜図１７の（ｄ）、図１８の（ｂ）〜図１８の（ｄ）との比較のために同じ横軸：２００μｓ／ｄｉｖとしたものと、立ち上がり時間の違いがわかりやすい横軸：５μｓ／ｄｉｖの、２通りを示している。）この測定回路では、電流増幅器２の入力に利得抵抗Ｒｇを追加することによって電圧増幅器を構成している。
【００６４】
この利得抵抗Ｒｇは、後述する第６の実施の形態の帰還回路８と同一または類似の回路８’によって等価的に端子間容量をゼロとした、抵抗値１〔ＧΩ〕の回路によって構成されている。また、後述する第６の実施の形態の帰還回路８によって等価的に端子間容量をゼロとした、抵抗値１〔ＧΩ〕の帰還抵抗Ｒｆを使用し、後述する第７の実施の形態の帰還回路１２によってパルス応答波形を最適化するための小容量の帰還容量Ｃｆを実現している。
【００６５】
ここではパルス応答波形を最適化するための小容量の帰還容量Ｃｆは、その容量を一定のままとして、反転入力容量Ｃｓｉｎ（増幅器Ｕ１の入力容量や配線等の浮遊容量を含む）が、約３５〔ｐＦ〕／約１２５〔ｐＦ〕／約１０２５〔ｐＦ〕／約１００２５〔ｐＦ〕の各々について測定を行った。まず図２の （ａ）では、異なる反転入力容量Ｃｓｉｎに対しても、周波数特性の変化が小さい様子がわかる。また帯域幅ｆｃは、反転入力容量Ｃｓｉｎに反比例していることがわかる。次に図２の（ｂ）〜図２の（ｄ）では、帯域幅ｆｃに応じた立ち上がり時間の変化は当然あるが、いずれもオーバシュート等がない良好なパルス応答波形が得られていることがわかる。
【００６６】
従来の増幅器（図１５の（ｂ））において、異なる反転入力容量Ｃｓｉｎについて各々帰還容量Ｃｆを調整して得た最適の周波数特性（図１８の（ａ））と、第１の実施の形態に係る周波数特性（図２の（ａ））を比較すると、反転入力容量Ｃｓｉｎが約３５〔ｐＦ〕時の帯域幅ｆｃは約４０〔倍〕、約１０２５〔ｐＦ〕時でも１０〔倍〕以上の帯域幅ｆｃが得られている。
【００６７】
第１の実施の形態の増幅器が、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さく、かつ広帯域化を実現できる理由を説明する前に、従来技術における反転入力容量Ｃｓｉｎによる周波数特性の変化について、およびその変化を生じる理由を説明する。
【００６８】
図２１の（ａ）は、図１５の（ａ）と同様の構成である。図２１の（ａ）中のＯＰアンプＵの開ループ利得の周波数特性の例を、図２１の（ｃ）に示す。低周波数領域における利得はＡｖでほぼ一定であり、後述の式（６）により、電流増幅器の入力インピーダンスＺｉｎもまた一定である。従って、低周波数領域では入力インピーダンスＺｉｎは周波数によらず一定であり、抵抗に見える。他方、ある周波数以上においては、ＯＰアンプＵの開ループ利得は、周波数上昇に従って、−６〔ｄＢ／ｏｃｔ〕（正確には−２０〔ｄＢ／ｄｅｃ〕、以下同様）の傾斜により低下する。この領域においては、後述の式（６）により、利得が低下するに従って入力インピーダンスＺｉｎが上昇する。従って、ある周波数以上では、入力インピーダンスＺｉｎは周波数に比例して上昇するので、インダクタンスに見える。
【００６９】
このため、図２１の（ａ）において、点線の位置から電流増幅器の入力インピーダンスＺｉｎを見ると、図２１の（ｂ）の等価回路のように見える。この等価回路の各定数は、下記のようになる。なおｆｔは、ＯＰアンプＵのゲイン帯域幅積である。
【数５】
【数６】
【数７】
【００７０】
このように、低周波数領域では抵抗Ｒｚが支配的になるため入力インピーダンスＺｉｎが抵抗に見え、ある周波数以上ではインダクタンスＬｚが支配的になるためインダクタンスに見える。ここで、反転入力容量Ｃｓｉｎが存在する場合は、インダクタンスＬｚと並列共振回路を構成し、この共振回路の共振周波数で周波数特性にピークを生じる。
【００７１】
しかし、帰還容量Ｃｆが存在する場合は、式（７）のように、等価的なダンピング抵抗ＲDMPによって共振がダンピング（抑制）されることになる。そして、帰還容量Ｃｆに式（２）の容量が選択されると、平坦な周波数特性（ピークや中だるみ等が生じない）かつ最も広い帯域幅ｆｃを得られる。つまり、クリティカルダンピング（臨界制動）が実現される。
【００７２】
ここで、小さな反転入力容量Ｃｓｉｎに合わせて帰還容量Ｃｆを選択した場合には、等価的なダンピング抵抗ＲDMPは大きくなるので、より大きな反転入力容量Ｃｓｉｎを接続した場合にはダンピング不足となって、周波数特性にピークが生じる。（図１６の（ａ））一方、大きな反転入力容量Ｃｓｉｎに合わせて帰還容量Ｃｆを選択した場合には、ダンピング抵抗ＲDMPが小さくなるので、より小さな反転入力容量Ｃｓｉｎを接続した場合にはダンピング過剰となって、周波数特性が劣化することになる。（図１７の（ａ））
【００７３】
以上が、従来技術による場合に、反転入力容量Ｃｓｉｎの大小によって周波数特性が変化する理由である。
【００７４】
このような課題を解決するには、低周波数領域における開ループ利得を維持しつつより広帯域として、実際に使用する周波数領域においても十分な利得を維持し、実際に使用する周波数領域において入力インピーダンスＺｉｎが抵抗に見えればよいことを見出した。つまり、入力インピーダンスＺｉｎがインダクタンスに見えず抵抗に見えれば、反転入力容量Ｃｓｉｎと並列共振回路が構成されないからである。
【００７５】
しかし、低周波数領域において十分な開ループ利得を有することと、その利得を維持しつつ広帯域を得ることは相反する条件であり、ＯＰアンプ等の１つの増幅器でこれらを両立させることは極めて困難である。そこで、個別に負帰還をかけた増幅器を複数、直列的に接続する構成を取ることにより、既述の相反条件を両立させている。以下これを説明する。
【００７６】
図２１の（ｄ）は、電圧帰還型ＯＰアンプの開ループ利得の周波数特性と、負帰還をかけた場合の周波数特性を示している。ここで、帰還抵抗Ｒｆと利得抵抗Ｒｇの図示は省略している。必要であれば、図３の（ａ）に示す非反転増幅器や、図３の（ｂ）に示す反転増幅器等に記載の通りである。そして、開ループ利得の周波数特性は、図２１の（ｃ）にも示す通り、−６〔ｄＢ／ｏｃｔ〕の傾斜を持って低下する。
【００７７】
負帰還によって利得を制限した場合は、それにしたがって帯域幅が広くなる。帰還抵抗Ｒｆと利得抵抗Ｒｇによって利得を１／１０に制限すれば、帯域幅は１０〔倍〕だけ広くなる。例えば低周波数領域における利得が１２０〔ｄＢ〕（＝１００万〔倍〕）の電圧帰還型ＯＰアンプの場合、帰還抵抗Ｒｆと利得抵抗Ｒｇによって利得を４０〔ｄＢ〕（＝１００〔倍〕）に制限した時の帯域幅は、開ループ時の帯域幅の１万〔倍〕となる。
【００７８】
次に、図２１の（ｅ）は、電流帰還型ＯＰアンプの開ループ利得の周波数特性と、負帰還をかけた場合の周波数特性を示している。
【００７９】
帰還抵抗Ｒｆを無限大にして（Ｒｆ÷Ｒｇ）を無限大にした場合には開ループ状態となるが、低周波数領域における利得は利得抵抗Ｒｇの大小によって変化する。図２１の（ｅ）の点線で示した部分は、開ループトランスインピーダンスと利得抵抗Ｒｇによって決まる限界利得である。しかし、開ループ状態での帯域幅は利得抵抗Ｒｇの大小によらず、ほぼ一定である。
【００８０】
開ループ状態では、利得抵抗Ｒｇが大きいと低周波数領域における利得が小さくなり、
逆に利得抵抗Ｒｇが小さいと低周波数領域における利得は大きくなる。しかし、利得抵抗Ｒｇがある限界以下（一例として５０〔Ω〕以下）にまで小さくなると、低周波数領域における利得はそれ以上大きくなることができなくなる。
【００８１】
ここで、例えば、図２１の（ｅ）において利得抵抗Ｒｇが小さい方から２番目の場合、帰還抵抗Ｒｆを無限大にしたときの低周波数領域における利得は９０〔ｄＢ〕となっている。この利得抵抗Ｒｇの値において、帰還抵抗Ｒｆを選択して利得を６０〔ｄＢ〕（＝１０００〔倍〕）に制限したとき、帯域幅は、開ループ時の帯域幅の約３１．６〔倍〕（９０〔ｄＢ〕と６０〔ｄＢ〕の差：３０〔ｄＢ〕に相当）となる。
【００８２】
なお、電流帰還型ＯＰアンプが電圧帰還型ＯＰアンプよりも原理的に広帯域であることや、帰還抵抗Ｒｆ一定で利得抵抗Ｒｇを変化させても帯域幅があまり変化しないこと等は技術的に周知である。
【００８３】
以上述べた通り、図２１の（ｄ）と図２１の（ｅ）に示したように負帰還をかけて利得を制限すれば、ＯＰアンプが広帯域化できることを示した。
【００８４】
以上の説明を前提にして、再度、図１の（ａ）を参照する。まず、個別に負帰還をかけた入力側の非反転増幅器Ｕ１には、一例として利得を４０〔ｄＢ〕に制限することによって帯域幅を広げた電圧帰還型ＯＰアンプを使用している。また、個別に負帰還をかけた出力側の反転増幅器Ｕ２には、一例として利得を６０〔ｄＢ〕に制限することによって帯域幅を広げた電流帰還型ＯＰアンプを使用している。電流帰還型ＯＰアンプは電圧帰還型ＯＰアンプよりも広帯域であるため、より大きな利得を負担しているにも関わらず、より広帯域を実現でき、十分なスタガ比を確保することができる。
【００８５】
このように個別に負帰還をかけた２つの増幅器Ｕ１、Ｕ２を直列に接続した結果、低周波数領域における利得が一例として１００〔ｄＢ〕の、一つのＯＰアンプと等価な特性を実現できる。その上で大幅な広帯域化を実現しているので、実際に使用する周波数領域において入力インピーダンスＺｉｎは純抵抗に見える。このため、反転入力容量Ｃｓｉｎの大小による周波数特性の変化が小さいという効果を実現することができる。
【００８６】
図１の（ａ）に示した増幅器の広帯域化の一例を、開ループ利得の周波数特性として、図２１の（ｆ）に示す。
【００８７】
図２１の（ｆ）中の図１５部分では、図１５の（ａ）のＯＰアンプＵの開ループ利得が、１００〔Ｈｚ〕未満から１〔ＭＨｚ〕超まで、周波数上昇に従って−６〔ｄＢ／ｏｃｔ〕の傾斜を持って利得が低下していることがわかる。つまり、この領域では既述した通り、入力インピーダンスＺｉｎがインダクタンスに見える。実際には、およそ十数〔Ｈｚ〕以下では１２０〔ｄＢ〕となり、およそ十数〔ＭＨｚ〕で０〔ｄＢ〕となっている。
【００８８】
一方、図２１の（ｆ）中の図１（ａ）部分では、図１の（ａ）の個別に負帰還をかけた２つの増幅器Ｕ１とＵ２を直列的に接続した増幅回路全体の利得が、１００〔ｋＨｚ〕近辺までほぼ平坦な開ループ利得を維持しており、帯域幅（−３〔ｄＢ〕点）は３００〔ｋＨｚ〕を超える値となっている。図２１の（ｆ）中の図１５部分の十数〔Ｈｚ〕に対して、およそ２万〔倍〕もの広帯域化を実現できることがわかる。そして、１００〔ｋＨｚ〕前後までは入力インピーダンスＺｉｎが抵抗に見えることにより、反転入力容量Ｃｓｉｎの大小による周波数特性の変化が小さいという特性を実現することができる。
【００８９】
なお、電流増幅器の低周波数領域における入力インピーダンスＺｉｎは、直列的に接続された増幅器Ｕ１、Ｕ２で得られる全体の低周波数領域における利得をＡｖとすると、
【数８】
となる。例示している低周波数領域における利得Ａｖ＝１００〔ｄＢ〕、帰還抵抗Ｒｆ＝１〔ＧΩ〕の場合、低周波数領域における入力インピーダンスＺｉｎは約１０〔ｋΩ〕となる。
【００９０】
またこの場合の電流増幅器の帯域幅ｆｃは、
【数９】
となる。
【００９１】
式（９）から、入力インピーダンスＺｉｎが抵抗に見える領域においては、帯域幅ｆｃは反転入力容量Ｃｓｉｎに反比例することがわかる。これに対して従来技術の、入力インピーダンスＺｉｎがインダクタンスに見える領域においては、既述の式（３）のように、帯域幅ｆｃは反転入力容量Ｃｓｉｎの平方根に反比例する。
【００９２】
反転入力容量Ｃｓｉｎが約１００２５〔ｐＦ〕／約１０２５〔ｐＦ〕時の帯域幅ｆｃは、各々計算上、約１．５９〔ｋＨｚ〕／約１５．５〔ｋＨｚ〕となり、図２の（ａ）と一致している。一方図２１の（ｆ）に示すように、利得Ａｖは１００〔ｋＨｚ〕付近から徐々に下降を始めており、入力インピーダンスＺｉｎが抵抗性からインダクタンス性に変化しつつあるため、反転入力容量Ｃｓｉｎが約１２５〔ｐＦ〕／約３５〔ｐＦ〕では、式（９）よりも帯域幅ｆｃが狭くなっている。
【００９３】
〔第２の実施の形態〕
【００９４】
第２の実施の形態は、第１の実施の形態（個別に負帰還をかけた非反転増幅器Ｕ１と、個別に負帰還をかけた反転増幅器Ｕ２とを直列的に接続し、出力側の増幅器Ｕ２の出力から入力側の増幅器Ｕ１の入力に負帰還をかける構成を以て、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さくかつ広帯域な増幅回路を実現）に対する変形例であって、複数の増幅器を直列に接続している。
【００９５】
第２の実施の形態では、図３の（ａ）に示すように、非反転増幅器を慣用されている三角形のシンボルで表現することとする。非反転増幅器は、ＯＰアンプによる非反転増幅器、ボルテージフォロア、バッファ増幅器、ＦＥＴを用いたソースフォロア等の増幅素子を用いたフォロア回路等を含む。
【００９６】
また反転増幅器は、図３の（ｂ）に示すように、出力に丸を付けた三角形のシンボルで表現することとする。反転増幅器は、ＯＰアンプによる反転増幅器、ＦＥＴによるソース接地増幅器等の増幅素子による増幅器等を含む。
【００９７】
この表現を用いると、図１の（ａ）（ただし反転入力容量Ｃｓｉｎは省略）の電流増幅器は、図３の（ｃ１）のように表現できる。非反転増幅器と反転増幅器を入れ替えると、図３の（ｃ２）となる。負帰還をかけたＯＰアンプの場合は、反転増幅器の入力抵抗はその利得抵抗Ｒｇと等しくなる。このため、例えば電流増幅率の大きい電流増幅器に適用する場合のように、入力インピーダンスが高い必要がある場合には、利得抵抗Ｒｇはさらに大きい値が必要となってしまうので、図３の（ｃ２）の構成は採用し難い場合がある。しかし、一例として図３の（ｂ）中のＦＥＴによるソース接地増幅器のように、ＯＰアンプを用いずに高い入力インピーダンスを実現できる反転増幅器を用いる場合は、電流増幅率の大きい電流増幅器でも、図３の（ｃ２）の構成とすることが可能である。
【００９８】
図３の（ｄ１）〜図３の（ｄ４）には、３個の増幅器を直列的に接続し、出力から入力に負帰還をかける構成を例示している。直列的に接続した３個の増幅器は、全体として反転増幅回路である必要があるため、３個の増幅器がすべて反転増幅器（図３の（ｄ１））、または反転増幅器１個と非反転増幅器２個の組み合わせ（図３の（ｄ２）〜図３の（ｄ４））のいずれかとなる。図３の（ｄ１）と図３の（ｄ２）は、入力側に反転増幅器を用いているため、負帰還をかけたＯＰアンプを用いることが困難な場合もあるので、高い入力インピーダンスを実現できる反転増幅器を用いることが好ましい。
【００９９】
図３の（ｅ１）〜図３の（ｅ８）には、４個の増幅器を直列的に接続し、出力から入力に負帰還をかける構成を例示している。直列的に接続した４個の増幅器は、全体として反転増幅回路である必要があるため、３個の反転増幅器と１個の非反転増幅器の組み合わせ（図３の（ｅ１）〜図３の（ｅ４））、または１個の反転増幅器と３個の非反転増幅器の組み合わせ（図３の（ｅ５）〜図３の（ｅ８））のいずれかとなる。
【０１００】
以上の例示により、５個以上の増幅器を直列に接続する例は自明なので、省略する。直列的に接続した複数の増幅器を全体として反転増幅回路とするためには、増幅器をいくつ接続する場合であっても、反転増幅器の個数を奇数とする必要があり、非反転増幅器の数は任意である。
【０１０１】
直列的に接続した複数の増幅器は、各々が独立した増幅器ＩＣや増幅器モジュール等でもよいし、いくつかの増幅器を用いて一つの増幅器ＩＣや一つの増幅器モジュール等を構成してもよい。
【０１０２】
ディスクリートの増幅素子等で構成したＦＥＴ入力のＯＰアンプによる非反転増幅器（低周波数領域における利得：４０〔ｄＢ〕）、電流帰還型ＯＰアンプによる非反転増幅器（低周波数領域における利得：３０〔ｄＢ〕）、電流帰還型ＯＰアンプによる反転増幅器（低周波数領域における利得：３０〔ｄＢ〕）の３段構成（図３の（ｄ４）相当）による周波数特性例を、図４の（ａ）に示す。図４の（ｂ）中の図４（ａ）部分には、この回路の開ループ利得の周波数特性例を示しているが、１〔ＭＨｚ〕以上までほぼ平坦であることがわかる。図２の（ａ）や、図２１の（ｆ）中の図１部分の特性と比較すると、より高い周波数に至るまで入力インピーダンスＺｉｎが抵抗に見えるので、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さくかつ広帯域な増幅回路を実現できていることがわかる。
【０１０３】
なお実際には、図４の（ｂ）中の図４（ａ）部分の開ループ利得の帯域幅はおよそ１０．２〔ＭＨｚ〕であり、また図４の（ｂ）中の図４（ａ）部分に示すように、１〔ＭＨｚ〕未満における開ループ利得は約１００〔ｄＢ〕である。これを慣用されているゲイン帯域幅積で表現すると、およそ１０２０〔ＧＨｚ〕となる。これに対して、市販されているＯＰアンプＩＣではゲイン帯域幅積が１〔ＧＨｚ〕を超えるものは稀であり、発明者が知る範囲では４〔ＧＨｚ〕が最高である。このことから、本発明によれば、市販されている最高性能のＯＰアンプＩＣの性能を２桁以上も上回るゲイン帯域幅積を実現できていると言うこともできる。
【０１０４】
この電流増幅器において、反転入力容量Ｃｓｉｎを追加しない場合（増幅器の入力容量や配線等の浮遊容量のみ）の性能と、発明者が認識している範囲において最も優れた性能を有している、高増幅率（電流増幅率：１０9＝１〔ＧΩ〕）でしかも低ノイズである電流増幅器（非特許文献２参照、ＦＥＭＴＯ社、ＬＣＡ−４Ｋ−１Ｇ）との性能との比較を、表１に示す。他ではほとんど同等の性能・機能を維持しながら、より低ノイズを実現し、さらに２００〔倍〕以上の帯域幅を実現していることがわかる。
【０１０５】
【表１】
【０１０６】
〔第３の実施の形態〕
【０１０７】
第３の実施の形態は、入力側の増幅器として、フォロア回路を用いた変形例である。
【０１０８】
このフォロア回路には、以下に具体例として示しているＦＥＴによるソースフォロアに加えて、バイポーラトランジスタによるエミッタフォロア、真空管によるカソードフォロアや、ＯＰアンプによるボルテージフォロアのほか、他の増幅素子によるフォロア回路を含み、利得＝１または１近傍の利得を持つ非反転増幅器を含むものである。
【０１０９】
前述の第２の実施の形態において、入力側に非反転増幅器を用いているものは、２段構成では図３の（ｃ１）、３段構成では図３の（ｄ３）と図３の（ｄ４）、４段構成では図３の（ｅ１）と図３の（ｅ６）〜図３の（ｅ８）があった。第３の実施の形態はこれらにおいて、入力側の増幅器としてのフォロア回路の一例として、ＦＥＴによるソースフォロアを用いたものである。なお、５段構成以上についても同様に、入力側の増幅器としてフォロア回路を用いることができる。
【０１１０】
ＦＥＴによるソースフォロアは、利得は１弱と小さいが、入力インピーダンスが高いという特徴を有する。特に、電流増幅率の大きい電流増幅器では、入力側の増幅器は、入力インピーダンスを高くする必要があるが、ＦＥＴによるソースフォロアは斯かる用途に有益である。
【０１１１】
ＦＥＴによるソースフォロアにおける入力電位（ゲート電圧）と出力電位（ソース電圧）の電位差は、流れる電流によっても異なるが、一例として０．３〔Ｖ〕〜１〔Ｖ〕程度となる。第３の実施の形態でＦＥＴによるソースフォロアを用いる場合はゲート−ソース間電圧ＶGSを補償することが必要であり、このための様々な変形例が考えられる。しかし、直列接続した複数の増幅器のうち入力側の非反転増幅器としてＦＥＴによるソースフォロアを用いているという点においては、すべて同様である。
【０１１２】
図５の（ａ）は、積分器Ｕｉを用いてゲート−ソース間電圧ＶGSを補償した例であり、積分器Ｕｉによる補償部分は特許文献１とほぼ同様の構成である。ＦＥＴによるソースフォロアの入力インピーダンスが高くても、積分器Ｕｉの入力インピーダンスは積分抵抗Ｒｉの値によって決まるので、入力電流が積分抵抗Ｒｉに分流し、これによる誤差が生じる。この誤差を小さくするには、積分抵抗Ｒｉ≫帰還抵抗Ｒｆとする必要がある。
【０１１３】
この場合、積分器Ｕｉの前に入力インピーダンスの高いバッファ増幅器Ｕｂを追加すれば、積分抵抗Ｒｉによらず、積分器Ｕｉの入力インピーダンスを高くすることができる。このバッファ増幅器Ｕｂの一例として、ＯＰアンプによるボルテージフォロアを用いたものを、図５の（ｂ）に例示する。この図５の（ｂ）の例では、ＦＥＴ Ｑ１の信号の出力は出力側のＯＰアンプＵ２で反転増幅され、積分器Ｕｉの出力は出力側のＯＰアンプＵ２で非反転増幅される。この結果、ＦＥＴ Ｑ１の信号と積分器Ｕｉの出力、すなわち補償電圧は逆極性で加算される。
【０１１４】
なお、特許文献１では、出力側の電流帰還増幅器（特許文献１の図１や図２の、（Ａ２）の部分）は開ループとなっている。このため、第３の実施の形態の技術的思想とは異なるものである。つまり、特許文献１では、図５の（ａ）のＲｆ２に相当するものがなく、出力側の増幅器に個別に負帰還がかかっていない。
【０１１５】
ＦＥＴによるソースフォロアの出力インピーダンスはゼロではなく、ある有限の値を有している。図５の（ａ）や図５の（ｂ）においては、出力側の反転増幅器Ｕ２の利得抵抗Ｒｇ２には、ＦＥＴによるソースフォロアの出力インピーダンスが加算されることになる。このことを利用すれば、利得抵抗Ｒｇ２の値の一部として、ＦＥＴによるソースフォロアの出力インピーダンスを用いる変形も可能である。さらに、利得抵抗Ｒｇ２の代わりにＦＥＴによるソースフォロアの出力インピーダンスを用いて、利得抵抗Ｒｇ２を省略する変形も可能である。
【０１１６】
図５の（ｃ）〜図５の（ｈ）では、ＦＥＴによるソースフォロアと、このＦＥＴによるソースフォロアと同じ回路構成の回路とを使用して入力電位を固定し、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを差し引いて補償する構成を例示している。ＦＥＴ Ｑ１によるソースフォロアは、入力側の増幅器として機能し、ＦＥＴ Ｑ１’によるソースフォロアは、他の回路であって、補償電圧を発生させる回路として機能する。この際、２個使用するＦＥＴには、可能なかぎり同一特性を有するものを使用し、さらに２個のＦＥＴは熱結合して使用することにより、オフセット誤差やドリフトを抑制することができる。
【０１１７】
図５の（ｃ）〜図５の（ｈ）では、ＦＥＴ Ｑ１のゲート端子（入力）とＦＥＴ Ｑ１のソース端子（出力）間には電圧ＶGSが生じる。また、ＦＥＴ Ｑ１’において、基準電位に接続されたゲート端子（入力）と、ソース端子（出力）との間には、ＦＥＴ Ｑ１の電圧ＶGSと同じ電圧ＶGSが生じる。ＦＥＴ Ｑ１とＦＥＴ Ｑ１’の出力を差動増幅器に与える等の方法を用いてＱ１の電圧ＶGSが差し引かれ、Ｑ１の電圧ＶGSの影響が補償（キャンセル）される。なお、図５の（ｃ）〜図５の（ｉ）ではデュアルＦＥＴを例示しているが、これに限定されるものではない。
【０１１８】
図５の（ｃ）は、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを、出力側のＯＰアンプＵ２による反転増幅器を差動増幅器とすることによって補償する例を示す。
【０１１９】
図５の（ｄ）ではさらに、帰還抵抗Ｒｆ２に直列に容量Ｃｆ２を接続することによって、出力側のＯＰアンプＵ２による反転増幅器を、低周波数領域のみで開ループの差動増幅器とする例を示している。図５の（ｃ）と比較すると、開ループ状態で動作する低周波数領域においては、より大きな利得が得られるので、低周波数領域においては電流増幅器としての入力インピーダンスをより低くすることができる。
【０１２０】
図５の（ｅ）〜図５の（ｉ）は、３段構成を例示している。
【０１２１】
図５の（ｅ）は、２段目の増幅器としてＯＰアンプＵ２による非反転増幅器を使用、利得抵抗Ｒｇ２に直列に容量Ｃｇ２を接続することによって、低周波数領域、たとえば直流に近い周波数領域における非反転入力から見た利得は１、それ以上の周波数における利得は利得抵抗Ｒｇ２と帰還抵抗Ｒｆ２で決まる利得としている。これにより、低周波数領域、たとえば直流に近い周波数領域ではゲート−ソース間電圧ＶGSを差し引いて補償すると共に、交流成分については必要な利得を確保している。
【０１２２】
図５の（ｆ）は、２段目の増幅器と３段目の増幅器によってインスツルメンテーションアンプ型の差動増幅器を構成し、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを補償している。なお、他の実施の形態で差動増幅器を使用している部分は、必要に応じてインスツルメンテーションアンプ型の差動増幅器としてもよい。
【０１２３】
図５の（ｇ）と図５の（ｈ）はいずれも、２段目を差動増幅器とすることによって、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを補償している。図５の（ｇ）は２段目が入力信号に対して非反転増幅器、３段目が入力信号に対して反転増幅器になっているのに対して、図５の（ｈ）では２段目を入力信号に対して反転増幅器、３段目を入力信号に対して非反転増幅器としている。この考え方は他にも適用可能であり、例えば図５の（ｉ）において、２段目を反転増幅器、３段目を非反転増幅器とすることもできる。
【０１２４】
図５の（ｉ）は、図５の（ｇ）を基本としているが、さらに図５の（ｂ）と同様のバッファ増幅器Ｕｂと積分器Ｕｉを追加することによって、より優れたオフセット電圧やドリフト特性を得ている。バッファ増幅器や積分器を追加してより優れたオフセット電圧やドリフト特性を得る方法は、図５の（ｇ）に限らず、他の変形例に対しても適用可能である。
【０１２５】
ＦＥＴによるソースフォロアの出力インピーダンスはゼロではなく、ある有限の値を有している。図５の（ｇ）〜図５の（ｉ）においては、反転増幅器Ｕ２の利得抵抗Ｒｇ２、Ｒｇ２’には、ＦＥＴによるソースフォロアの出力インピーダンスが加算されることになる。このことを利用すれば、利得抵抗Ｒｇ２、Ｒｇ２’の値の一部として、ＦＥＴによるソースフォロアの出力インピーダンスを用いる変形も可能である。さらに、利得抵抗Ｒｇ２、Ｒｇ２’の代わりにＦＥＴによるソースフォロアの出力インピーダンスを用いて、利得抵抗Ｒｇ２、Ｒｇ２’を省略してしまうという変形も、可能である。
【０１２６】
図６には、図５の（ｉ）の一例の周波数特性例を示す。図５の（ｉ）の一例の開ループ利得の周波数特性は、図４の（ｂ）中の図６部分である。
【０１２７】
〔第４の実施の形態〕
【０１２８】
第４の実施の形態は入力側の増幅器として、増幅素子による増幅器を用いた変形例を示す。
【０１２９】
なお、増幅素子による増幅器は、以下に具体例として示しているＦＥＴによるソース接地増幅器に加え、ＦＥＴによるゲート接地増幅器、バイポーラトランジスタによるエミッタ接地増幅器やベース接地増幅器、真空管によるカソード接地増幅器やグリッド接地増幅器、その他の増幅素子による増幅器を含むものとする。基本的には増幅素子による、利得の絶対値が１を超える増幅器である。増幅器単体では負帰還をかけていないもの（局部負帰還を除く）を意味し、必要に応じて高速化等のための回路を付加したり、複数段の増幅器を用いて一つの増幅器を構成することも可能である。増幅素子による反転増幅器を偶数個直列接続することによって、一つの非反転増幅器を構成することもできる。なお、増幅器単体で個別に負帰還をかけて使用する増幅器は、ＯＰアンプと考えることとする。
【０１３０】
第２の実施の形態において、入力側に反転増幅器を用いているものは、２段構成では図３の（ｃ２）、３段構成では図３の（ｄ１）と図３の（ｄ２）、４段構成では図３の（ｅ２）〜図３の（ｅ５）がある。第４の実施の形態はこれらにおいて、入力側の反転増幅器として、増幅素子による増幅器を用いたものであり、ＦＥＴによるソース接地増幅器を例示している。なお、５段構成以上についても同様に、入力側の反転増幅器として増幅素子による増幅器を用いることができる。
【０１３１】
ＦＥＴによるソース接地増幅器は、利得は一例として数十倍（３０〜４０ｄＢ）が得られ、かつ入力インピーダンスが高いという特徴を有している。特に、電流増幅率の大きい電流増幅器の場合、入力側の増幅器は入力インピーダンスが高い必要があるが、斯かる特徴が有効である。
【０１３２】
図７の（ａ）〜図７の（ｄ）では、ＦＥＴによるソース接地増幅器のソース端子は負電圧（−ＶB）に接続している例を示しているが、ディプレッション型ＦＥＴの場合にはソース端子を接地することも可能である。
【０１３３】
ＦＥＴによるソース接地増幅器における入力電位（ゲート電圧）と出力電位（ドレイン電圧）の電位差は、一例として数〔Ｖ〕程度に設計される。第４の実施の形態においてＦＥＴによるソース接地増幅器を用いる場合はこのゲート−ドレイン間電圧ＶGDを補償することが必要であり、このための様々な変形例が考えられる。しかし、直列接続した複数の増幅器のうち入力側の反転増幅器としてＦＥＴによるソース接地増幅器を用いる点において同様である。
【０１３４】
図７の（ａ）は、積分器を用いてゲート−ドレイン間電圧ＶGDを補償した例である。ＦＥＴによるソース接地増幅器の高い入力インピーダンスを活かすために、積分器Ｕｉの前には入力インピーダンスの高いバッファ増幅器Ｕｂの一例としてＯＰアンプによるボルテージフォロアを追加している。積分器の後に反転増幅器を追加する構成も考えられるが、ここでは積分器を差動積分器とする構成を例示している。この図７の（ａ）の例では、ＦＥＴ Ｑ１の信号の出力は出力側のＯＰアンプＵ２で非反転増幅され、積分器Ｕｉの出力は出力側のＯＰアンプＵ２で反転増幅される。この結果、ＦＥＴ Ｑ１の信号と積分器Ｕｉの出力、すなわち補償電圧は逆極性で加算される。
【０１３５】
図７の（ｂ）は、帰還抵抗Ｒｆ２に直列に容量Ｃｆ２を接続することにより、出力側の増幅器Ｕ２を低周波数領域では開ループとし、入力側の増幅器のＦＥＴ Ｑ１のドレイン電圧が直流電圧源ＢＴと一致するように負帰還をかけてゲート−ドレイン間電圧ＶGDを補償しており、さらに直流オフセットやドリフトを完全に除去するために、容量Ｃｉｎや容量Ｃｏｕｔによって入出力を交流結合する構成を例示している。交流結合は、必要に応じて他の変形例を使用することも可能である。
【０１３６】
図７の（ｃ）は、ＦＥＴによるソース接地増幅器のゲート−ドレイン間電圧ＶGDを、出力側の非反転増幅器Ｕ２を差動増幅器とすることによって補償する例を示しており、図５の（ｃ）と同様の方法によって電圧を補償している。他の補償方法として、図５の（ｄ）〜図５の（ｉ）と同様の方法をとることもできる。
【０１３７】
図７の（ｄ）は、ＦＥＴによるソース接地増幅器のゲート−ドレイン間電圧ＶGDを、２段目のバイポーラトランジスタによるベース接地増幅器で補償して、カレントミラーによってシングルエンドとして、さらに出力側にＯＰアンプによる反転増幅器を設けた例を示す。
【０１３８】
図７の（ｃ）および図７の（ｄ）では、ＦＥＴによるソース接地増幅器と、このＦＥＴによるソース接地増幅器と同じ回路構成で入力電位を固定した他の回路とを使用している。ＦＥＴ Ｑ１による増幅器は、入力側の増幅器として機能し、ＦＥＴ Ｑ１’による増幅器は、他の回路であって、補償電圧を発生させる回路として機能する。図７の（ｃ）および図７の（ｄ）では、ＦＥＴ Ｑ１のゲート端子（入力）とＦＥＴ Ｑ１のドレイン端子（出力）間には電圧ＶGDが生じる。また、ＦＥＴ Ｑ１’において、基準電位に接続されたゲート端子（入力）と、ドレイン端子（出力）との間には、ＦＥＴ Ｑ１の入力が基準電位のときの電圧ＶGDと同じ電圧ＶGDが生じる。ＦＥＴ Ｑ１とＦＥＴ Ｑ１’の出力を差動増幅器に与える等の方法を用いてＱ１の電圧ＶGDが差し引かれ、Ｑ１の電圧ＶGDの影響が補償（キャンセル）される。
【０１３９】
図８は、図７の（ｄ）の周波数特性例を示す。図７の（ｄ）の開ループ利得の周波数特性は、図４の（ｂ）に示す図８部分の特性である。数十〔ｋＨｚ〕未満の開ループ利得は、およそ８７〔ｄＢ〕であり、他の実施の形態で例示した１００〔ｄＢ〕よりも低くなっている。式（９）に示すように、帯域幅ｆｃは低周波数領域における利得Ａｖの影響を受けるため、同じ反転入力容量Ｃｓｉｎにおいては、他の実施の形態よりも帯域幅ｆｃが狭くなっている。
【０１４０】
〔第５の実施の形態〕
【０１４１】
第５の実施の形態は、出力側の増幅器の後にさらに出力バッファＵｏｂを追加した変形例を示す。
【０１４２】
出力バッファは、利得が１の近傍にある非反転増幅器の一種であり、出力が駆動できる電流を大きくしたり、出力インピーダンスを下げたりする効果を有する。前出のフォロア回路と機能的にはほぼ同様である。バッファ専用のＩＣ等もあるが、この出力バッファにはＯＰアンプによるボルテージフォロアや、ＦＥＴやバイポーラトランジスタ等で構成したディスクリート増幅器を用いることもできる。
【０１４３】
なお、直列的に接続した複数の増幅器を全体として反転増幅回路とするには、反転増幅器の個数を奇数とすればよい。しかし非反転増幅器の数は任意であり、出力バッファも非反転増幅器の一種であるため、他の増幅器の種類や個数に影響を及ぼすものではない。
【０１４４】
図９には、図１の（ａ）に出力バッファＵｏｂを追加した例を示すが、他のすべての実施の形態において、出力バッファＵｏｂを追加することができる。
【０１４５】
〔第６の実施の形態〕
【０１４６】
第６の実施の形態は、等価的に端子間容量をゼロとした抵抗を実現する帰還回路の例を示す。
【０１４７】
既述した実施の形態では、帰還抵抗Ｒｆに並列に帰還容量Ｃｆを追加することは不要であるのみならず、帰還抵抗Ｒｆが大きい場合（一例として１〔ＧΩ〕）には、その端子間容量ＣｓRf（一例として０．１〔ｐＦ〕弱）だけでも帰還容量Ｃｆとしては容量が大きすぎてその性能を十分に発揮できない場合がある。第６の実施の形態では、このような不都合を回避するために、等価的に端子間容量をゼロとした抵抗を実現する帰還回路を構成している。
【０１４８】
図１０の（ａ）は、この帰還回路６を適用した電流増幅器を例示している。なお、図１０の（ａ）中の「Ｕ」は、一つの増幅器を表し、または個別に負帰還をかけた複数の増幅器の全体を略記して表している。入力電流をＩｉｎ（図中の矢印方向を正方向とする）、出力電圧をＶｏｕｔとする。図１０の（ａ）および図１０の（ｂ）中の「×１」は、バッファ増幅器を示しており、この入出力電圧は共にｅであるとする。
【０１４９】
このときの帰還回路６の伝達関数は、
【数１０】
【数１１】
となる。よって、電流増幅器の利得は
【数１２】
と表すことができる。ここで、
【数１３】
とし、すなわち、
【数１４】
とすれば、電流増幅器の利得は周波数依存性がなくなることがわかる。そしてこの場合、式（１２）の通り、この帰還回路６は端子間容量がゼロ、抵抗値がＲｆBの、純粋な抵抗に見えることになる。
【０１５０】
図１０の（ａ）の帰還回路６部を図１０の（ｂ）に示す。図１０の（ｃ）の帰還回路８では、バッファ増幅器を用いずに、抵抗ＲｆAと容量ＣｆAの一端を抵抗ＲｆBと容量ＣｆBの並列回路に接続している。この場合、ＲｆB≫ＲｆAであれば、バッファ増幅器が無くても電圧ｅは影響を受けないため、式（１４）の条件の下で、図１０の（ｃ）のような回路によっても、端子間容量をゼロとした抵抗ＲｆBと等価である帰還回路８が実現できる。さらに、ＲｆB≫ＲｆAでない場合であっても、式（１４）の条件の下で、図１０の（ｃ）の帰還回路８は、ＲｆA＋ＲｆBの純粋な抵抗として機能する。
【０１５１】
図１１の（ｂ）のように抵抗ＲｆAに代えて抵抗ＲｆA’と可変抵抗ＲｆA”の直列回路が用いられる帰還回路８では、式（１４）が満たされるように、ＲｆA”の抵抗値が変更される。この場合、ＲｆA”の変化による帰還回路８の抵抗値の変化を許容される限度内に抑制するためには、ＲｆBがＲｆA’＋ＲｆA”よりも十分に大きい、すなわち、ＲｆB≫ＲｆA’＋ＲｆA”に設定することが好ましい。ＲｆBがＲｆA’＋ＲｆA”よりも十分に大きい場合であれば、帰還回路８の抵抗値の変化を、許容される限度内に抑制できる。たとえば、ＲｆBがＲｆA’＋ＲｆA”の１００倍以上大きい場合、ＲｆA”の変化による抵抗値の変化は、ほぼ問題にならない。
【０１５２】
なお、式（１４）を満たすようにＣｆAを変更する場合には、ＲｆB≫ＲｆAでなくてもよい。
【０１５３】
なお、図１の（ｂ）や図１５の（ｂ）に示すように、抵抗ＲｆAの一部、もしくは全部を可変抵抗として、式（１４）を満たすように調整することも可能である。ＣｆAやＣｆBを可変容量（トリマコンデンサ等）とすることも可能であるが、実際には可変抵抗が可変範囲や市場性等の点で有利である。
【０１５４】
また図１０の（ａ）〜図１０の（ｃ）等ではＣｆAの一端は接地しているが、これは交流的に接地していればよく、例えば適当な直流電圧源等に接続することも可能である。
【０１５５】
第６の実施の形態の回路は、増幅器に用いる帰還抵抗や利得抵抗、電流増幅器の周波数特性を測定するための基準抵抗や、その他の用途のために、端子間容量が等価的にゼロである抵抗として、広く使用することが可能である。
【０１５６】
第６の実施の形態の効果を確認するため、図１１の（ａ）に帰還回路等の周波数特性を示す。
【０１５７】
この周波数特性は、図１１の（ｂ）のような、チャージアンプを基本とした測定回路によって測定したものであり、ＤＵＴに１〔ｐＦ〕の基準コンデンサを接続したときに平坦な周波数特性を示すように、イコライザによって周波数特性を補正している。
【０１５８】
この測定回路によれば、コンデンサは周波数特性によらず一定値を示し、容量が１／１０になれば出力は２０〔ｄＢ〕低下する。抵抗は周波数上昇に伴って−６〔ｄＢ／ｏｃｔ〕で低下する値を示し、抵抗が１０〔倍〕になれば出力は２０〔ｄＢ〕低下する。
【０１５９】
まず参照用として、１〔ｐＦ〕のチップセラミックコンデンサ（シールドケース中に実装）は、測定した全周波数範囲にわたって０〔ｄＢ〕を維持していることが確認できる。
【０１６０】
１〔ＧΩ〕のチップ抵抗は、およそ１〔ｋＨｚ〕未満では周波数上昇に伴って−６〔ｄＢ／ｏｃｔ〕で低下しているが、およそ１０〔ｋＨｚ〕以上では−２１〔ｄＢ〕程度を維持している。このことから、この１〔ＧΩ〕のチップ抵抗の端子間容量ＣｓRfが、約０．０９〔ｐＦ〕であることがわかる。
【０１６１】
ここで、図１０の（ｃ）の回路によって等価的に端子間容量をゼロとした１〔ＧΩ〕の抵抗では、およそ１〔ｋＨｚ〕未満では１〔ＧΩ〕のチップ抵抗とほとんど同じ値を示しており、さらに測定した全周波数範囲にわたって−６〔ｄＢ／ｏｃｔ〕で低下する値を示している。すなわち、測定した全周波数範囲において、等価的に端子間容量がゼロの抵抗を実現できていることを示している。また、図１０の（ｃ）の回路によって等価的に端子間容量をゼロとした１０〔ＧΩ〕の抵抗でも、１〔ＭＨｚ〕未満では−６〔ｄＢ／ｏｃｔ〕で低下する値を示しているが、１〔ＭＨｚ〕以上ではわずかにずれている。すなわち、１〔ＭＨｚ〕未満においては、等価的に端子間容量がゼロの抵抗を実現できることを示している。
【０１６２】
第６の実施の形態の帰還回路によれば、帰還抵抗Ｒｆの端子間容量ＣｓRfの影響による帯域幅ｆｃの劣化を防止でき、広い帯域幅ｆｃを実現できる。特に帰還抵抗Ｒｆが大きい場合には、その効果が顕著である。
【０１６３】
〔第７の実施の形態〕
【０１６４】
第７の実施の形態は、等価的により小容量とすることができ、かつ調整可能な容量を実現する帰還回路の例を示す。
【０１６５】
既述の実施の形態においては、帰還抵抗Ｒｆに並列に帰還容量Ｃｆを追加することが不要であり等価的に端子間容量をゼロとした抵抗を実現する第６の実施の形態の帰還回路によって性能を発揮させる場合がある。しかし、このような場合であっても、周波数特性やパルス応答波形を所望の性能に仕上げるため、ごく小容量の帰還容量を追加したい場合が生じる。しかしながら、既存のチップセラミックコンデンサでは、０．１〔ｐＦ〕未満のものを入手することは困難である。また調整可能な容量においても、市販されているトリマコンデンサやピストントリマ等では、０．１〔ｐＦ〕未満のものを入手することは困難である。そこで第７の実施の形態では、より小容量の帰還容量を実現するために、等価的により小さい容量とすることができ、かつ調整可能な容量を実現する帰還回路を構成している。
【０１６６】
図１２の（ａ）には、図１２の（ｂ）の帰還回路１０を適用した電流増幅器を例示している。なお、図１２の（ａ）中の「Ｕ」は、一つの増幅器を表し、または個別に負帰還をかけた複数の増幅器の全体を略記して表している。
【０１６７】
図１２の（ａ）および図１２の（ｂ）中、「×１」はバッファ増幅器を示しており、電流増幅器の出力を抵抗Ｒ１と抵抗Ｒ２によって分割した電圧が与えられている。このため、容量Ｃｃを通って増幅器の入力に与えられる信号量もまた、Ｒ２÷（Ｒ１＋Ｒ２）となるので、Ｃｃ×Ｒ２÷（Ｒ１＋Ｒ２）に等価の、より小さい容量として動作する。
【０１６８】
ここで、容量Ｃｃが位相補償等として有効に動作している周波数範囲内において、容量Ｃｃのインピーダンスが抵抗Ｒ１とＲ２の並列抵抗値よりも十分に大きければ、バッファ増幅器が無くても同様の動作となる。（図１２の（ｃ）。）
【０１６９】
即ち、図１２の（ｃ）のようにバッファ増幅器を用いずに、容量Ｃｃの一端を抵抗Ｒ１と抵抗Ｒ２の一端に接続した場合にも、容量Ｃｃの容量が、減衰器の減衰率に従い等価的に小さい帰還回路１２を実現できる。ただしこの帰還回路１２は、等価的に小さい容量に、抵抗Ｒ１と抵抗Ｒ２の並列抵抗が直列に接続された回路に等価な回路である。
【０１７０】
この場合、容量Ｃｃのインピーダンスと抵抗Ｒ１と抵抗Ｒ２の並列抵抗値との関係が問題となる。位相補償等として有効に動作している周波数範囲において、容量Ｃｃのインピーダンスが並列抵抗値に対して十分に大きいとは言えない場合には、この帰還回路１２において純粋な容量としての機能が損なわれ、必要な位相補償効果が得られなくなる場合がある。この場合は、増幅回路の周波数特性にピークやディップを生じるという問題が生じることがある。
【０１７１】
従って、容量Ｃｃの容量値に、次の様な値を選択する必要がある。
【０１７２】
（１）容量Ｃｃの容量値と抵抗Ｒ１、Ｒ２の並列抵抗値の関係が、増幅回路の周波数特性に仕様の許容限度を超えるようなピークやディップを生じさせない関係であることが必要である。
【０１７３】
（２）つまり、位相補償等として有効に動作している周波数範囲内において、容量Ｃｃのインピーダンスが抵抗Ｒ１、Ｒ２の並列抵抗値に対して大きくなるような容量値を選択する必要がある。
【０１７４】
なお、図１の（ｂ）や図１５の（ｂ）に例示したように、抵抗Ｒ１・抵抗Ｒ２のいずれかの、一部もしくは全部を可変抵抗とすれば、容量Ｃｃよりも小容量で、かつ調整可能な容量として使用することが可能である。
【０１７５】
図１２の（ａ）〜図１２の（ｃ）等では、抵抗Ｒ１と抵抗Ｒ２によって減衰器を構成した例を示しているが、減衰器であればどのような形式でもよく、Ｃｃ×（減衰器の減衰率）に等価の、より小さい容量として動作する。減衰器としては例えば、２つのコンデンサによるもの、２つのインダクタによるもの、トランスによるもの、抵抗とコンデンサの並列回路２組によるもの等、様々な形式が存在する。インダクタやトランスを用いる場合はさらに、必要に応じて増幅器の出力との間を容量結合とすることも可能である。
【０１７６】
第７の実施の形態の回路は、本発明の増幅回路に限定することなく、増幅器の帰還容量やその他の用途のために、可変容量としても広く使用することが可能である。
【０１７７】
さらに第７の実施の形態の帰還回路によれば、端子間容量ＣｓRfよりもかなり小さい静電容量を帰還抵抗Ｒｆに並列に接続することもでき、周波数特性やパルス応答波形をより最適化できる。また、従来技術では実現困難な小さな容量を実現でき、容量を容易に連続可変できる。
【０１７８】
〔第８の実施の形態〕
【０１７９】
第８の実施の形態では、第６の実施の形態と第７の実施の形態の効果を例示する。
【０１８０】
まず図１３の（ａ）に示す従来技術においては、１〔ＧΩ〕のチップ抵抗による帰還抵抗Ｒｆの端子間容量ＣｓRf（約０．０９〔ｐＦ〕）だけで十分な帰還容量が得られるので、個別の帰還容量Ｃｆは使用していない。
【０１８１】
図１３の（ｂ）は、第６の実施の形態と第７の実施の形態を適用したものであり、第６の実施の形態において可変抵抗としたＲｆA”を調整することによって等価的に端子間容量がゼロの１〔ＧΩ〕の抵抗を実現し、さらに第７の実施の形態において可変抵抗としたＲ２を調整することによってパルス応答波形を最適化している。
【０１８２】
なお、図１３の（ａ）と図１３の（ｂ）に使用しているＯＰアンプＵは、同一品種のものである。
【０１８３】
図１３の（ａ）と図１３の（ｂ）の周波数応答を図１３の（ｃ）に示す。図１３の（ｃ）中の図１３（ａ）部分の帯域幅ｆｃは、約１．７６〔ｋＨｚ〕であることがわかる。前出の式（４）によって逆算すると、図１３の（ａ）で帰還抵抗Ｒｆとして使用している１〔ＧΩ〕のチップ抵抗の端子間容量ＣｓRfは、約０．０９〔ｐＦ〕となる。これは、図１１の（ａ）に示した１〔ＧΩ〕のチップ抵抗の特性から読み取ることができる値とも一致している。
【０１８４】
これに対して図１３の（ｃ）中の図１３（ｂ）部分の帯域幅ｆｃは、約４．９２〔ｋＨｚ〕となっている。すなわち、図１３の（ａ）と比較して、３倍近い広帯域となっており、第６の実施の形態と第７の実施の形態の帰還回路の有効性を明示している。
【０１８５】
図１３の（ａ）と図１３の（ｂ）のパルス応答波形を、図１３の（ｄ）と図１３の（ｅ）に示す。いずれもオーバシュート等のない良好な応答波形であるが、立ち上がり時間が明らかに異なっていることがわかる。
【０１８６】
〔第９の実施の形態〕
【０１８７】
第９の実施の形態では、本発明の他の実施の形態を、電流増幅器、電圧増幅器、チャージアンプや、フォトダイオード用のトランスインピーダンスアンプに適用した例を示す。
【０１８８】
図１４の（ａ）には、第１の実施の形態に係る図１の（ａ）と同様の構成とした、電流増幅器を例示している。
【０１８９】
図１４の（ｂ）には、図１４の（ａ）に利得抵抗Ｒｇを追加することによって、電圧増幅器としたものを例示している。
【０１９０】
図１４の（ｃ）には、図１４の（ａ）の帰還抵抗Ｒｆを容量Ｃｉと抵抗Ｒｉに置き換え、またゼロリセット用のスイッチや放電抵抗Ｒｚを追加することによってチャージアンプとしたものを例示している。ただし、個別に負帰還をかけた２個以上の増幅器を直列的に接続する構成では、容量Ｃｉによっては発振を生じやすくなる。そこで、位相補償や、直列的に接続した２個以上の増幅器の利得配分等の工夫が必要である。第３の実施の形態は、このような問題は生じない。
【０１９１】
図１４の（ｄ）には、図１４の（ａ）の入力にフォトダイオードを接続して、フォトダイオード用のトランスインピーダンスアンプとして使用する例を示す。この場合、図不示のフォトダイオード用のバイアス回路を追加して使用する場合もある。特に、この用途においては、第６の実施の形態や第７の実施の形態が、有効である。
【０１９２】
図１４の（ａ）〜図１４の（ｄ）のすべてにおいて、非反転増幅器と反転増幅器を直列接続している部分については、第２の実施の形態〜第５の実施の形態を自由に適用することができる。また図１４の（ａ）〜図１４の（ｄ）のすべてにおいて、帰還抵抗Ｒｆの部分については、第６の実施の形態の適用や、第７の実施の形態の併用等の構成が可能である。
【産業上の利用可能性】
【０１９３】
本発明は、ＯＰアンプを代表とする負帰還増幅器において、反転入力容量Ｃｓｉｎや、帰還抵抗Ｒｆの浮遊容量ＣｓRf等によって発生する問題を解決し、周波数特性の平坦性と広い帯域幅を持つ優れた特性を実現でき、多様な増幅回路に適用可能である。
【０１９４】
特に、電流増幅器（電流−電圧変換器）に適用すれば、高い電流増幅率（＝帰還抵抗Ｒｆが大きい）でありながら、周波数特性の平坦性と広い帯域幅を実現しつつ、しかも反転入力容量Ｃｓｉｎの大小による影響を受けにくい等、優れた特性を得ることができる。
【０１９５】
また、フォトダイオード用のトランスインピーダンスアンプや、チャージアンプのような、電流入力の用途に適し、周波数特性の平坦性向上や帯域幅拡張に効果的である。
【０１９６】
さらに電圧増幅器等の一般的な増幅器に利用する場合においても、また仮想接地点の容量等が問題になる用途等においても、効果的に利用できる。
【符号の説明】
【０１９７】
２ 電流増幅器
４、６、８、１０、１２ 帰還回路
【技術分野】
【０００１】
本発明は、電流増幅器、電圧増幅器やチャージアンプ、フォトダイオード用のトランスインピーダンスアンプ等の増幅回路、および帰還回路に関するものである。
【背景技術】
【０００２】
演算増幅器（ＯＰアンプ）を用いて電流増幅器（電流−電圧変換器）を構成することが慣用的に行われている。図１５の（ａ）は電流増幅器を示している。
【０００３】
この電流増幅器において、ＯＰアンプの開ループ利得が大きい周波数領域では、電圧出力Ｖｏｕｔ、電流入力Ｉｉｎおよび帰還抵抗Ｒｆに、
【数１】
という関係が有り、電流増幅率は帰還抵抗Ｒｆによって決定される。一例として、帰還抵抗Ｒｆが１〔ＧΩ〕のとき、電流入力Ｉｉｎに＋１〔ｎＡ〕の電流が流れると、電圧出力Ｖｏｕｔには−１〔Ｖ〕の電圧が発生し、また−１〔ｎＡ〕の電流が流れると、電圧出力Ｖｏｕｔには＋１〔Ｖ〕の電圧が発生する。
【０００４】
このような電流増幅器において、電流入力（ＯＰアンプの反転入力＝仮想接地点）Ｉｉｎに反転入力容量Ｃｓｉｎ（入力ケーブルの容量、ＯＰアンプ入力端子容量、浮遊容量等）が存在している場合には、帰還容量Ｃｆを
【数２】
とすれば、平坦な（つまりピークや、中だるみや、肩特性の劣化等が無い）周波数特性で、かつ最も広い帯域幅ｆｃが得られる（非特許文献１の式３）。このときの帯域幅ｆｃは、
【数３】
となる（非特許文献１の式４）。
【０００５】
ここで、ｆｔはＯＰアンプのゲイン帯域幅積（ユニティ・ゲイン帯域幅、ゲイン・バンド幅積）であり、上式の関係は、ＯＰアンプの低周波数領域における開ループ利得が十分に大きいこと（例えば、１０００〔倍〕、すなわち６０〔ｄＢ〕以上）が前提である。
【０００６】
なお、一般的な同軸ケーブルは１〔ｍ〕あたり１００〔ｐＦ〕程度の静電容量を有するので、このような同軸ケーブルで電流信号源から電流増幅器までの間を接続し、接続した同軸ケーブルが１０〔ｍ〕程度であると、反転入力容量Ｃｓｉｎは１０００〔ｐＦ〕程度になる。
【０００７】
電流増幅器等の広帯域化のために、特許文献１に示すような技術が用いられている。この特許文献１に示す増幅器では、電流帰還型ＯＰアンプを用いており、反転入力の前に高入力インピーダンスを有するバッファを設け、非反転入力の前には積分器を設けている。
【０００８】
また、非特許文献２は高増幅率（電流増幅率：１０9〔Ｖ／Ａ〕＝１〔ＧΩ〕）でしかも低ノイズである電流増幅器のデータシートを示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−０６４９０３号公報
【非特許文献】
【００１０】
【非特許文献１】National Semiconductor社 アプリケーションノート ＡＮ−１８０３ 「Design Considerations for a Transimpedance Amplifier」 （ｈｔｔｐ：／／ｗｗｗ．ｎａｔｉｏｎａｌ．ｃｏｍ／ａｎ／ＡＮ／ＡＮ−１８０３．ｐｄｆ）
【非特許文献２】ＦＥＭＴＯ Ｍｅｓｓｔｅｃｈｎｉｋ ＧｍｂＨ社 ＬＣＡ−４Ｋ−１Ｇ データシート （ｈｔｔｐ：／／ｗｗｗ．ｆｅｍｔｏ．ｄｅ／ｄａｔａｓｈｅｅｔ／ＤＥ−ＬＣＡ−４Ｋ−１Ｇ＿５．ｐｄｆ）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来の増幅器には、次のような課題があった。
【００１２】
（１）増幅器の特性が、反転入力容量Ｃｓｉｎの影響を受ける。
【００１３】
（１−１）平坦な周波数特性が得られない。
【００１４】
図１５の（ａ）に示す電流増幅器では、入力信号ケーブルの長さ等によって、反転入力容量Ｃｓｉｎが異なる場合、帰還容量Ｃｆを固定すると、平坦な周波数特性が得られない。この様子を図１６の（ａ）〜図１６の（ｄ）および図１７の（ａ）〜図１７の（ｄ）に示す。図１６の（ａ）は、小さな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが大きいとき、周波数特性にピークが生じることを示している。また、図１７の（ａ）は、大きな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが小さいとき、周波数特性の肩特性が劣化する様子を示している。また図１６の（ｂ）〜図１６の（ｄ）では、小さな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが大きいとき、パルス応答波形にオーバシュートが生じることを示している。図１７の（ｂ）〜図１７の（ｄ）では逆に、大きな反転入力容量Ｃｓｉｎに適する帰還容量Ｃｆにすると、反転入力容量Ｃｓｉｎが小さいとき、パルス応答波形の立ち上がりが、なまってしまう様子を示している。
【００１５】
また、非特許文献１に示すように、フォトダイオード用のトランスインピーダンスアンプとして用いる場合の回路構成では同様の課題がある。また、電流を積分して電荷を知るために慣用されているチャージアンプにおいても、既述の電流増幅器と同様の課題を有する。
【００１６】
このような課題は電圧増幅器の場合にも同様に、反転入力容量Ｃｓｉｎが大きい場合に生じる。例えば、多くの入力信号を反転加算する回路では、図１９に示すように仮想接地点の配線が長くなるため浮遊容量が大きくなるので、同様の課題を有する場合がある。
【００１７】
（１−２）帯域幅ｆｃが劣化する。
【００１８】
図１５の（ａ）に示す電流増幅器において、異なった反転入力容量Ｃｓｉｎが設定される度、その都度、帰還容量Ｃｆを調整する場合であっても、反転入力容量Ｃｓｉｎが大きくなるにつれて、帯域幅ｆｃが狭くなる（既述の式（３）、および非特許文献１の式４参照、帯域幅ｆｃは反転入力容量Ｃｓｉｎの平方根と反比例する。）という不都合がある。この様子を、図１８の（ａ）〜図１８の（ｄ）に示す。
【００１９】
なお、図１６の（ａ）〜図１６の（ｄ）、図１７の（ａ）〜図１７の（ｄ）、図１８の（ａ）〜図１８の（ｄ）の周波数特性やパルス応答波形は、図１５の（ｂ）に示すように構成された電圧増幅器を用いて測定した。この測定に用いた測定回路では、帰還回路８によって等価的に端子間容量をゼロとした抵抗値１〔ＧΩ〕の帰還抵抗Ｒｆや利得抵抗Ｒｇを使用し、帰還回路１２によって可変の帰還容量を実現している。この測定回路は、利得：−１〔倍〕の反転増幅器であるが、１〔ＧΩ〕の利得抵抗Ｒｇによって、入力電圧をインピーダンス１〔ＧΩ〕の電流源に変換して印加した電流増幅器と見なすこともできるので、電流増幅器としての性能を知ることができる。
【００２０】
（２）帰還抵抗Ｒｆの端子間容量ＣｓRfの影響で、帯域幅ｆｃが劣化する。
【００２１】
反転入力容量Ｃｓｉｎが十分に小さく、帰還容量Ｃｆが不要の場合であっても、帰還抵抗Ｒｆの端子間には浮遊容量によって、図２０に示すように、端子間容量ＣｓRfが存在する。この場合、帯域幅ｆｃは、
【数４】
となる。このため、特に帰還抵抗Ｒｆが大きい場合には、帯域幅ｆｃが大幅に劣化する。例えば、帰還抵抗Ｒｆ＝１〔ＧΩ〕の場合は、帰還抵抗Ｒｆの端子間容量ＣｓRfが０．１〔ｐＦ〕程度の小さい値であっても、帯域幅ｆｃ≒１．５９〔ｋＨｚ〕に劣化してしまう。なお一般的なチップ抵抗器の端子間容量ＣｓRfは、０．１〔ｐＦ〕程度である。
【００２２】
増幅器には構成上、増幅素子の入力容量や配線容量等が存在し、反転入力容量Ｃｓｉｎをゼロにすることはできないので、既述の（１−２）や（２）の要因によって帯域幅ｆｃが劣化する。ここで、既述の（１−２）では帯域幅ｆｃが帰還抵抗Ｒｆの平方根に反比例するので、帰還抵抗Ｒｆの影響は比較的少ない。既述の（２）では帯域幅ｆｃは帰還抵抗Ｒｆに反比例するため、帰還抵抗Ｒｆが大きいことによる帯域幅ｆｃの劣化の影響が比較的大きい。
【００２３】
（３）電流帰還型ＯＰアンプを使用できない。
【００２４】
図１５の（ａ）に示す電流増幅器では、電流帰還型ＯＰアンプが以下の理由（ａ）ないし（ｃ）により使用できない。
【００２５】
（ａ）電流帰還型ＯＰアンプには、帰還抵抗Ｒｆに推奨値（一例として数百〔Ω〕〜数〔ｋΩ〕）が用いられる。一方、電流増幅器として使用する場合、帰還抵抗Ｒｆに数十〔ｋΩ〕〜数〔ＧΩ〕（電流増幅率：数万〜数十億）を用いるのが一般的である。このため、電流帰還型ＯＰアンプでは性能、特に高速性を発揮できない。（図２１の（ｅ）を参照。なお帰還抵抗Ｒｆは、フォトダイオード用のトランスインピーダンスアンプでは例えば、１〔ＧΩ〕程度、チャージアンプでは例えば、１〔ＭΩ〕程度が用いられている。）
【００２６】
（ｂ）帰還容量Ｃｆによって電流帰還型ＯＰアンプの動作が不安定となる場合がある。反転入力容量Ｃｓｉｎに合わせて帰還容量Ｃｆを選択する場合、電流帰還型ＯＰアンプでは、帰還容量Ｃｆがある容量以上（一例として十ｐＦ程度以上）になると動作が不安定になり、大きな帰還容量Ｃｆでは発振してしまう性質を有している。
【００２７】
（ｃ）電流帰還型ＯＰアンプの反転入力は、入力バイアス電流や入力雑音電流が大きく入力インピーダンスが低いため、特に電流増幅率の大きい電流増幅器を構成する場合に、これが大きな誤差要因になる。
【００２８】
（４）大きな帰還抵抗Ｒｆを使用できない。
【００２９】
特許文献１ではＯＰアンプの反転入力に積分器が接続されている。ここで積分器の入力抵抗は、その入力に接続されている積分抵抗の値そのものとなる。電流増幅器の電流増幅率は、帰還抵抗Ｒｆによって決まる。積分器が接続されている場合、積分器の入力抵抗に入力電流が分流するため、電流増幅率が低下するという課題がある。このため、積分器の積分抵抗の値は、帰還抵抗Ｒｆに対して十分に大きい必要がある。
【００３０】
しかし電流増幅率が高い、すなわち帰還抵抗Ｒｆが大きい場合には、積分器の積分抵抗としてこの値を超える抵抗が必要となる。しかしながら、帰還抵抗Ｒｆが１〔ＧΩ〕では、この抵抗値より大きい値の抵抗値として１００〔ＧΩ〕を想定すると、このような抵抗値は一般的なプリント基板の絶縁抵抗を超える値となる。これは現実的ではない。
【００３１】
このため、特許文献１に示す増幅器等では、帰還抵抗Ｒｆに対して積分器の積分抵抗の値を十分に大きくする必要がある。このため、帰還抵抗Ｒｆの値には、自ずと制限を生じるという課題がある。
【００３２】
そこで、本発明の目的は、上記の課題（１）〜（４）のいずれか一つ以上を解決できる、増幅回路および帰還回路を提供することである。
【課題を解決するための手段】
【００３３】
上記課題を解決した本発明の増幅回路および帰還回路の構成は、以下の通りである。
【００３４】
（１）個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段とを含み、前記複数の増幅器は奇数個の反転増幅器を含むことを特徴とする、増幅回路。
【００３５】
（２）前記複数の増幅器は、非反転増幅器である前記入力側の増幅器と、反転増幅器である前記出力側の増幅器の、２個の増幅器で構成されることを特徴とする、（１）に記載の増幅回路。
【００３６】
（３）前記入力側の増幅器は増幅素子を用いたフォロア回路または増幅素子による増幅器であることを特徴とする、（１）または（２）に記載の増幅回路。
【００３７】
（４）前記入力側の増幅器の入力電圧をバッファ増幅器と積分器を介して反転加算して、前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、（３）に記載の増幅回路。
【００３８】
なお上記の「増幅素子による増幅器」は、ＦＥＴによるソース接地増幅器、ＦＥＴによるゲート接地増幅器、バイポーラトランジスタによるエミッタ接地増幅器やベース接地増幅器、真空管によるカソード接地増幅器やグリッド接地増幅器、その他の増幅素子による増幅器を含むものとする。基本的には増幅素子による、利得の絶対値が１を超える増幅器である。増幅器単体では負帰還をかけていないもの（局部負帰還を除く）を意味し、必要に応じて高速化等のための回路を付加したり、複数段の増幅器を用いて一つの増幅器を構成することも可能である。この「増幅素子による増幅器」の用語の定義は、第４の実施の形態における「増幅素子による増幅器」の用語定義に通じている。
【００３９】
（５）回路構成が前記入力側の増幅器と同じであり、入力電位が固定された他の回路をさらに備え、前記入力側の増幅器の前記増幅素子の出力から前記他の回路の増幅素子の出力を差し引くことにより、または前記他の回路の前記増幅素子の出力から前記入力側の増幅器の前記増幅素子の出力を差し引くことにより、前記入力側の増幅器の前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、（３）に記載の増幅回路。
【００４０】
（６）前記出力側の増幅器の出力側に出力バッファを備えることを特徴とする、（１）ないし（５）のいずれかに記載の増幅回路。
【００４１】
（７）増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、バッファ増幅器と、第２の抵抗と第２のコンデンサの並列回路と、を備え、前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端とバッファ増幅器の入力側が接続され、前記第１のコンデンサの他端が交流的に接地され、前記バッファ増幅器の出力側に、前記並列回路の一端が接続され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、帰還回路。
【００４２】
（８）増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、第２の抵抗と第２のコンデンサの並列回路と、を備え、前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端と前記並列回路の一端が接続され、前記第１のコンデンサの他端が交流的に接地され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、帰還回路。
【００４３】
（９）増幅器とともに用いられる帰還回路であって、減衰器と、バッファ増幅器と、コンデンサと、を備え、前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記バッファ増幅器の入力側が接続され、前記バッファ増幅器の出力側に前記コンデンサの一端が接続され、前記コンデンサの他端が前記増幅器の入力側に接続され、前記帰還回路は、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量の容量素子と等価的に動作することを特徴とする、帰還回路。
【００４４】
（１０）増幅器とともに用いられる帰還回路であって、第１の抵抗と第２の抵抗を含む減衰器と、コンデンサと、を備え、前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記コンデンサの一端が接続され、前記増幅器の入力側に前記コンデンサの他端が接続され、前記帰還回路は、所望の周波数における、該コンデンサの示すインピーダンスが前記第１の抵抗と前記第２の抵抗の並列抵抗値に対して大きいとき、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量を持つ容量素子と等価的に動作することを特徴とする、帰還回路。
【００４５】
（１１）帰還手段として、（７）ないし（１０）のいずれかに記載の前記帰還回路、または、（７）もしくは（８）に記載の前記帰還回路および（９）もしくは（１０）に記載の前記帰還回路を備えることを特徴とする、増幅回路。
【００４６】
（１２）前記増幅回路は、電流増幅器、電圧増幅器、チャージアンプ、フォトダイオード用のトランスインピーダンスアンプを構成することを特徴とする、
（１）ないし（６）のいずれかに記載、または（１１）に記載の増幅回路。
【発明の効果】
【００４７】
本発明の増幅回路または帰還回路によれば、下記のいずれか一以上の効果が得られる。
【００４８】
（１）増幅回路の性能が、反転入力容量Ｃｓｉｎの影響を受けない。
【００４９】
（１−１）帰還容量Ｃｆが小容量の固定値であっても、反転入力容量Ｃｓｉｎが異なることによる周波数特性の肩特性の劣化やピークがほとんど生じない。つまり、反転入力容量Ｃｓｉｎが異なることによる周波数特性の平坦性の変化が小さく、最適な周波数特性を維持できる。
【００５０】
（１−２）反転入力容量Ｃｓｉｎを補償するための帰還容量Ｃｆを小さくでき、または省略でき、反転入力容量Ｃｓｉｎが増加した場合であっても帯域幅ｆｃの低下を抑制できる。これにより、広い帯域幅ｆｃを実現できる。特に反転入力容量Ｃｓｉｎが小さい場合に、その効果が顕著となる。
【００５１】
（２）本発明の帰還回路によれば、帰還抵抗Ｒｆの端子間容量ＣｓRfの影響による帯域幅ｆｃの劣化を防止でき、広い帯域幅ｆｃを実現できる。特に帰還抵抗Ｒｆが大きい場合には、その効果が顕著である。さらにもう一種類の本発明の帰還回路では、端子間容量ＣｓRfよりもかなり小さい静電容量を帰還抵抗Ｒｆに並列に接続することもでき、周波数特性やパルス応答波形をより最適化できる。また、従来技術では実現困難な小さな容量を実現でき、容量を容易に連続可変できる。
【００５２】
（３）増幅回路の一部に電流帰還型ＯＰアンプを使用することが可能であり、電流帰還型ＯＰアンプが持つ広帯域という特徴を活かすことができる。
【００５３】
（４）帰還抵抗Ｒｆの大きさに制限を受けることがない。
【図面の簡単な説明】
【００５４】
【図１】第１の実施の形態に係る増幅回路を示す図である。
【図２】図１の（ｂ）の帰還抵抗Ｒｆ＝１〔ＧΩ〕時の周波数特性例・パルス応答波形例、反転入力容量Ｃｓｉｎの影響を示す図である。
【図３】第２の実施の形態に係る増幅回路を示す図である。
【図４】第２の実施の形態に係る増幅回路の代表的な特性を示す図である。
【図５】第３の実施の形態に係る増幅回路を示す図である。
【図６】第３の実施の形態に係る増幅回路の代表的な特性を示す図である。
【図７】第４の実施の形態に係る増幅回路を示す図である。
【図８】第４の実施の形態に係る増幅回路の代表的な特性を示す図である。
【図９】第５の実施の形態に係る増幅回路を示す図である。
【図１０】第６の実施の形態に係る帰還回路を示す図である。
【図１１】第６の実施の形態に係る帰還回路の代表的な特性や周波数特性測定回路を示す図である。
【図１２】第７の実施の形態に係る帰還回路を示す図である。
【図１３】第８の実施の形態に係る増幅回路および特性を示す図である。
【図１４】第９の実施の形態に係る増幅回路の応用例を示す図である。
【図１５】従来の電流増幅器を示す図である。
【図１６】従来の電流増幅器における反転入力容量Ｃｓｉｎの影響を示す図である。
【図１７】従来の電流増幅器における反転入力容量Ｃｓｉｎの影響を示す図である。
【図１８】従来の電流増幅器における反転入力容量Ｃｓｉｎの影響を示す図である。
【図１９】従来の電圧増幅器における反転入力容量Ｃｓｉｎの例を示す図である。
【図２０】従来の電流増幅器における帰還抵抗Ｒｆの端子間容量ＣｓRfを示す図である。
【図２１】従来の電流増幅器の課題、帯域幅と利得の関係や開ループ利得例を示す図である。
【発明を実施するための形態】
【００５５】
〔第１の実施の形態〕
【００５６】
第１の実施の形態は、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さくかつ広帯域な増幅回路を示している。
【００５７】
図１の（ａ）および図１の（ｂ）は第１の実施の形態に係る増幅回路を示している。図１の（ａ）は、その原理を示す電流増幅器であり、図１の（ｂ）は、周波数特性・パルス応答測定のために電圧増幅器を構成している。
【００５８】
図１の（ａ）に示す電流増幅器２は本発明の増幅回路の一例であり、複数の増幅器の一例として第１および第２の増幅器を備えている。第１の増幅器として、個別に負帰還をかけた入力側の非反転増幅器Ｕ１が備えられ、第２の増幅器として、個別に負帰還をかけた出力側の反転増幅器Ｕ２が備えられ、これらは直列に接続されている。そして、帰還回路４が設けられ、この帰還回路４は帰還手段の一例であって、出力側の増幅器Ｕ２の出力から入力側の増幅器Ｕ１の入力に、帰還抵抗Ｒｆによって負帰還をかけている。なお、Ｒｆ１は増幅器Ｕ１に個別の負帰還をかける帰還抵抗、Ｒｆ２は増幅器Ｕ２に個別の負帰還をかける帰還抵抗、Ｒｆは帰還回路４の帰還抵抗である。
【００５９】
高抵抗の帰還抵抗Ｒｆを使用して電流増幅器２の電流増幅率を大きくする場合には、入力側の増幅器Ｕ１にはＦＥＴ入力のＯＰアンプを用いて、入力インピーダンスを高くすることが好ましい。
【００６０】
良好な周波数特性を得るためには、直列的に接続する増幅器Ｕ１、Ｕ２の帯域幅は、ある程度（一例として１０〔倍〕程度）以上の比（スタガ比）を有していることが好ましい。ここでは一例として、出力側の増幅器Ｕ２に電流帰還型ＯＰアンプを用いることにより、入力側の増幅器Ｕ１よりも広い帯域幅を実現する例を示している。なお、スタガ比以外にも良好な周波数特性を得るための手法は種々存在する。
【００６１】
またここでは一例として、入力側の増幅器Ｕ１の低周波数領域における利得は４０〔ｄＢ〕（１００〔倍〕）、出力側の増幅器Ｕ２の低周波数領域における利得は６０〔ｄＢ〕（１０００〔倍〕）として、直列的に接続された増幅器からなる電流増幅器２全体の低周波数領域における利得を１００〔ｄＢ〕（１０万〔倍〕）とした例を示すが、当然、これに限定するものではない。
【００６２】
なお、ＯＰアンプは、市販されているＯＰアンプＩＣが代表的なものであるが、ハイブリッドＩＣでもよいし、ディスクリート増幅素子による増幅器等の組み合わせ、あるいはさらにディスクリート増幅素子と市販されているＯＰアンプＩＣとの組み合わせ回路等でもよく、帰還抵抗Ｒｆと利得抵抗Ｒｇを用いて利得を制限することによって、広帯域化できる増幅器を含むものとする。
【００６３】
図１の（ｂ）は電圧増幅器を構成した特性測定回路であり、この周波数特性を図２の（ａ）に示し、パルス応答波形を図２の（ｂ）〜図２の（ｄ）に示す。（なおパルス応答波形は、図１６の（ｂ）〜図１６の（ｄ）、図１７の（ｂ）〜図１７の（ｄ）、図１８の（ｂ）〜図１８の（ｄ）との比較のために同じ横軸：２００μｓ／ｄｉｖとしたものと、立ち上がり時間の違いがわかりやすい横軸：５μｓ／ｄｉｖの、２通りを示している。）この測定回路では、電流増幅器２の入力に利得抵抗Ｒｇを追加することによって電圧増幅器を構成している。
【００６４】
この利得抵抗Ｒｇは、後述する第６の実施の形態の帰還回路８と同一または類似の回路８’によって等価的に端子間容量をゼロとした、抵抗値１〔ＧΩ〕の回路によって構成されている。また、後述する第６の実施の形態の帰還回路８によって等価的に端子間容量をゼロとした、抵抗値１〔ＧΩ〕の帰還抵抗Ｒｆを使用し、後述する第７の実施の形態の帰還回路１２によってパルス応答波形を最適化するための小容量の帰還容量Ｃｆを実現している。
【００６５】
ここではパルス応答波形を最適化するための小容量の帰還容量Ｃｆは、その容量を一定のままとして、反転入力容量Ｃｓｉｎ（増幅器Ｕ１の入力容量や配線等の浮遊容量を含む）が、約３５〔ｐＦ〕／約１２５〔ｐＦ〕／約１０２５〔ｐＦ〕／約１００２５〔ｐＦ〕の各々について測定を行った。まず図２の （ａ）では、異なる反転入力容量Ｃｓｉｎに対しても、周波数特性の変化が小さい様子がわかる。また帯域幅ｆｃは、反転入力容量Ｃｓｉｎに反比例していることがわかる。次に図２の（ｂ）〜図２の（ｄ）では、帯域幅ｆｃに応じた立ち上がり時間の変化は当然あるが、いずれもオーバシュート等がない良好なパルス応答波形が得られていることがわかる。
【００６６】
従来の増幅器（図１５の（ｂ））において、異なる反転入力容量Ｃｓｉｎについて各々帰還容量Ｃｆを調整して得た最適の周波数特性（図１８の（ａ））と、第１の実施の形態に係る周波数特性（図２の（ａ））を比較すると、反転入力容量Ｃｓｉｎが約３５〔ｐＦ〕時の帯域幅ｆｃは約４０〔倍〕、約１０２５〔ｐＦ〕時でも１０〔倍〕以上の帯域幅ｆｃが得られている。
【００６７】
第１の実施の形態の増幅器が、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さく、かつ広帯域化を実現できる理由を説明する前に、従来技術における反転入力容量Ｃｓｉｎによる周波数特性の変化について、およびその変化を生じる理由を説明する。
【００６８】
図２１の（ａ）は、図１５の（ａ）と同様の構成である。図２１の（ａ）中のＯＰアンプＵの開ループ利得の周波数特性の例を、図２１の（ｃ）に示す。低周波数領域における利得はＡｖでほぼ一定であり、後述の式（６）により、電流増幅器の入力インピーダンスＺｉｎもまた一定である。従って、低周波数領域では入力インピーダンスＺｉｎは周波数によらず一定であり、抵抗に見える。他方、ある周波数以上においては、ＯＰアンプＵの開ループ利得は、周波数上昇に従って、−６〔ｄＢ／ｏｃｔ〕（正確には−２０〔ｄＢ／ｄｅｃ〕、以下同様）の傾斜により低下する。この領域においては、後述の式（６）により、利得が低下するに従って入力インピーダンスＺｉｎが上昇する。従って、ある周波数以上では、入力インピーダンスＺｉｎは周波数に比例して上昇するので、インダクタンスに見える。
【００６９】
このため、図２１の（ａ）において、点線の位置から電流増幅器の入力インピーダンスＺｉｎを見ると、図２１の（ｂ）の等価回路のように見える。この等価回路の各定数は、下記のようになる。なおｆｔは、ＯＰアンプＵのゲイン帯域幅積である。
【数５】
【数６】
【数７】
【００７０】
このように、低周波数領域では抵抗Ｒｚが支配的になるため入力インピーダンスＺｉｎが抵抗に見え、ある周波数以上ではインダクタンスＬｚが支配的になるためインダクタンスに見える。ここで、反転入力容量Ｃｓｉｎが存在する場合は、インダクタンスＬｚと並列共振回路を構成し、この共振回路の共振周波数で周波数特性にピークを生じる。
【００７１】
しかし、帰還容量Ｃｆが存在する場合は、式（７）のように、等価的なダンピング抵抗ＲDMPによって共振がダンピング（抑制）されることになる。そして、帰還容量Ｃｆに式（２）の容量が選択されると、平坦な周波数特性（ピークや中だるみ等が生じない）かつ最も広い帯域幅ｆｃを得られる。つまり、クリティカルダンピング（臨界制動）が実現される。
【００７２】
ここで、小さな反転入力容量Ｃｓｉｎに合わせて帰還容量Ｃｆを選択した場合には、等価的なダンピング抵抗ＲDMPは大きくなるので、より大きな反転入力容量Ｃｓｉｎを接続した場合にはダンピング不足となって、周波数特性にピークが生じる。（図１６の（ａ））一方、大きな反転入力容量Ｃｓｉｎに合わせて帰還容量Ｃｆを選択した場合には、ダンピング抵抗ＲDMPが小さくなるので、より小さな反転入力容量Ｃｓｉｎを接続した場合にはダンピング過剰となって、周波数特性が劣化することになる。（図１７の（ａ））
【００７３】
以上が、従来技術による場合に、反転入力容量Ｃｓｉｎの大小によって周波数特性が変化する理由である。
【００７４】
このような課題を解決するには、低周波数領域における開ループ利得を維持しつつより広帯域として、実際に使用する周波数領域においても十分な利得を維持し、実際に使用する周波数領域において入力インピーダンスＺｉｎが抵抗に見えればよいことを見出した。つまり、入力インピーダンスＺｉｎがインダクタンスに見えず抵抗に見えれば、反転入力容量Ｃｓｉｎと並列共振回路が構成されないからである。
【００７５】
しかし、低周波数領域において十分な開ループ利得を有することと、その利得を維持しつつ広帯域を得ることは相反する条件であり、ＯＰアンプ等の１つの増幅器でこれらを両立させることは極めて困難である。そこで、個別に負帰還をかけた増幅器を複数、直列的に接続する構成を取ることにより、既述の相反条件を両立させている。以下これを説明する。
【００７６】
図２１の（ｄ）は、電圧帰還型ＯＰアンプの開ループ利得の周波数特性と、負帰還をかけた場合の周波数特性を示している。ここで、帰還抵抗Ｒｆと利得抵抗Ｒｇの図示は省略している。必要であれば、図３の（ａ）に示す非反転増幅器や、図３の（ｂ）に示す反転増幅器等に記載の通りである。そして、開ループ利得の周波数特性は、図２１の（ｃ）にも示す通り、−６〔ｄＢ／ｏｃｔ〕の傾斜を持って低下する。
【００７７】
負帰還によって利得を制限した場合は、それにしたがって帯域幅が広くなる。帰還抵抗Ｒｆと利得抵抗Ｒｇによって利得を１／１０に制限すれば、帯域幅は１０〔倍〕だけ広くなる。例えば低周波数領域における利得が１２０〔ｄＢ〕（＝１００万〔倍〕）の電圧帰還型ＯＰアンプの場合、帰還抵抗Ｒｆと利得抵抗Ｒｇによって利得を４０〔ｄＢ〕（＝１００〔倍〕）に制限した時の帯域幅は、開ループ時の帯域幅の１万〔倍〕となる。
【００７８】
次に、図２１の（ｅ）は、電流帰還型ＯＰアンプの開ループ利得の周波数特性と、負帰還をかけた場合の周波数特性を示している。
【００７９】
帰還抵抗Ｒｆを無限大にして（Ｒｆ÷Ｒｇ）を無限大にした場合には開ループ状態となるが、低周波数領域における利得は利得抵抗Ｒｇの大小によって変化する。図２１の（ｅ）の点線で示した部分は、開ループトランスインピーダンスと利得抵抗Ｒｇによって決まる限界利得である。しかし、開ループ状態での帯域幅は利得抵抗Ｒｇの大小によらず、ほぼ一定である。
【００８０】
開ループ状態では、利得抵抗Ｒｇが大きいと低周波数領域における利得が小さくなり、
逆に利得抵抗Ｒｇが小さいと低周波数領域における利得は大きくなる。しかし、利得抵抗Ｒｇがある限界以下（一例として５０〔Ω〕以下）にまで小さくなると、低周波数領域における利得はそれ以上大きくなることができなくなる。
【００８１】
ここで、例えば、図２１の（ｅ）において利得抵抗Ｒｇが小さい方から２番目の場合、帰還抵抗Ｒｆを無限大にしたときの低周波数領域における利得は９０〔ｄＢ〕となっている。この利得抵抗Ｒｇの値において、帰還抵抗Ｒｆを選択して利得を６０〔ｄＢ〕（＝１０００〔倍〕）に制限したとき、帯域幅は、開ループ時の帯域幅の約３１．６〔倍〕（９０〔ｄＢ〕と６０〔ｄＢ〕の差：３０〔ｄＢ〕に相当）となる。
【００８２】
なお、電流帰還型ＯＰアンプが電圧帰還型ＯＰアンプよりも原理的に広帯域であることや、帰還抵抗Ｒｆ一定で利得抵抗Ｒｇを変化させても帯域幅があまり変化しないこと等は技術的に周知である。
【００８３】
以上述べた通り、図２１の（ｄ）と図２１の（ｅ）に示したように負帰還をかけて利得を制限すれば、ＯＰアンプが広帯域化できることを示した。
【００８４】
以上の説明を前提にして、再度、図１の（ａ）を参照する。まず、個別に負帰還をかけた入力側の非反転増幅器Ｕ１には、一例として利得を４０〔ｄＢ〕に制限することによって帯域幅を広げた電圧帰還型ＯＰアンプを使用している。また、個別に負帰還をかけた出力側の反転増幅器Ｕ２には、一例として利得を６０〔ｄＢ〕に制限することによって帯域幅を広げた電流帰還型ＯＰアンプを使用している。電流帰還型ＯＰアンプは電圧帰還型ＯＰアンプよりも広帯域であるため、より大きな利得を負担しているにも関わらず、より広帯域を実現でき、十分なスタガ比を確保することができる。
【００８５】
このように個別に負帰還をかけた２つの増幅器Ｕ１、Ｕ２を直列に接続した結果、低周波数領域における利得が一例として１００〔ｄＢ〕の、一つのＯＰアンプと等価な特性を実現できる。その上で大幅な広帯域化を実現しているので、実際に使用する周波数領域において入力インピーダンスＺｉｎは純抵抗に見える。このため、反転入力容量Ｃｓｉｎの大小による周波数特性の変化が小さいという効果を実現することができる。
【００８６】
図１の（ａ）に示した増幅器の広帯域化の一例を、開ループ利得の周波数特性として、図２１の（ｆ）に示す。
【００８７】
図２１の（ｆ）中の図１５部分では、図１５の（ａ）のＯＰアンプＵの開ループ利得が、１００〔Ｈｚ〕未満から１〔ＭＨｚ〕超まで、周波数上昇に従って−６〔ｄＢ／ｏｃｔ〕の傾斜を持って利得が低下していることがわかる。つまり、この領域では既述した通り、入力インピーダンスＺｉｎがインダクタンスに見える。実際には、およそ十数〔Ｈｚ〕以下では１２０〔ｄＢ〕となり、およそ十数〔ＭＨｚ〕で０〔ｄＢ〕となっている。
【００８８】
一方、図２１の（ｆ）中の図１（ａ）部分では、図１の（ａ）の個別に負帰還をかけた２つの増幅器Ｕ１とＵ２を直列的に接続した増幅回路全体の利得が、１００〔ｋＨｚ〕近辺までほぼ平坦な開ループ利得を維持しており、帯域幅（−３〔ｄＢ〕点）は３００〔ｋＨｚ〕を超える値となっている。図２１の（ｆ）中の図１５部分の十数〔Ｈｚ〕に対して、およそ２万〔倍〕もの広帯域化を実現できることがわかる。そして、１００〔ｋＨｚ〕前後までは入力インピーダンスＺｉｎが抵抗に見えることにより、反転入力容量Ｃｓｉｎの大小による周波数特性の変化が小さいという特性を実現することができる。
【００８９】
なお、電流増幅器の低周波数領域における入力インピーダンスＺｉｎは、直列的に接続された増幅器Ｕ１、Ｕ２で得られる全体の低周波数領域における利得をＡｖとすると、
【数８】
となる。例示している低周波数領域における利得Ａｖ＝１００〔ｄＢ〕、帰還抵抗Ｒｆ＝１〔ＧΩ〕の場合、低周波数領域における入力インピーダンスＺｉｎは約１０〔ｋΩ〕となる。
【００９０】
またこの場合の電流増幅器の帯域幅ｆｃは、
【数９】
となる。
【００９１】
式（９）から、入力インピーダンスＺｉｎが抵抗に見える領域においては、帯域幅ｆｃは反転入力容量Ｃｓｉｎに反比例することがわかる。これに対して従来技術の、入力インピーダンスＺｉｎがインダクタンスに見える領域においては、既述の式（３）のように、帯域幅ｆｃは反転入力容量Ｃｓｉｎの平方根に反比例する。
【００９２】
反転入力容量Ｃｓｉｎが約１００２５〔ｐＦ〕／約１０２５〔ｐＦ〕時の帯域幅ｆｃは、各々計算上、約１．５９〔ｋＨｚ〕／約１５．５〔ｋＨｚ〕となり、図２の（ａ）と一致している。一方図２１の（ｆ）に示すように、利得Ａｖは１００〔ｋＨｚ〕付近から徐々に下降を始めており、入力インピーダンスＺｉｎが抵抗性からインダクタンス性に変化しつつあるため、反転入力容量Ｃｓｉｎが約１２５〔ｐＦ〕／約３５〔ｐＦ〕では、式（９）よりも帯域幅ｆｃが狭くなっている。
【００９３】
〔第２の実施の形態〕
【００９４】
第２の実施の形態は、第１の実施の形態（個別に負帰還をかけた非反転増幅器Ｕ１と、個別に負帰還をかけた反転増幅器Ｕ２とを直列的に接続し、出力側の増幅器Ｕ２の出力から入力側の増幅器Ｕ１の入力に負帰還をかける構成を以て、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さくかつ広帯域な増幅回路を実現）に対する変形例であって、複数の増幅器を直列に接続している。
【００９５】
第２の実施の形態では、図３の（ａ）に示すように、非反転増幅器を慣用されている三角形のシンボルで表現することとする。非反転増幅器は、ＯＰアンプによる非反転増幅器、ボルテージフォロア、バッファ増幅器、ＦＥＴを用いたソースフォロア等の増幅素子を用いたフォロア回路等を含む。
【００９６】
また反転増幅器は、図３の（ｂ）に示すように、出力に丸を付けた三角形のシンボルで表現することとする。反転増幅器は、ＯＰアンプによる反転増幅器、ＦＥＴによるソース接地増幅器等の増幅素子による増幅器等を含む。
【００９７】
この表現を用いると、図１の（ａ）（ただし反転入力容量Ｃｓｉｎは省略）の電流増幅器は、図３の（ｃ１）のように表現できる。非反転増幅器と反転増幅器を入れ替えると、図３の（ｃ２）となる。負帰還をかけたＯＰアンプの場合は、反転増幅器の入力抵抗はその利得抵抗Ｒｇと等しくなる。このため、例えば電流増幅率の大きい電流増幅器に適用する場合のように、入力インピーダンスが高い必要がある場合には、利得抵抗Ｒｇはさらに大きい値が必要となってしまうので、図３の（ｃ２）の構成は採用し難い場合がある。しかし、一例として図３の（ｂ）中のＦＥＴによるソース接地増幅器のように、ＯＰアンプを用いずに高い入力インピーダンスを実現できる反転増幅器を用いる場合は、電流増幅率の大きい電流増幅器でも、図３の（ｃ２）の構成とすることが可能である。
【００９８】
図３の（ｄ１）〜図３の（ｄ４）には、３個の増幅器を直列的に接続し、出力から入力に負帰還をかける構成を例示している。直列的に接続した３個の増幅器は、全体として反転増幅回路である必要があるため、３個の増幅器がすべて反転増幅器（図３の（ｄ１））、または反転増幅器１個と非反転増幅器２個の組み合わせ（図３の（ｄ２）〜図３の（ｄ４））のいずれかとなる。図３の（ｄ１）と図３の（ｄ２）は、入力側に反転増幅器を用いているため、負帰還をかけたＯＰアンプを用いることが困難な場合もあるので、高い入力インピーダンスを実現できる反転増幅器を用いることが好ましい。
【００９９】
図３の（ｅ１）〜図３の（ｅ８）には、４個の増幅器を直列的に接続し、出力から入力に負帰還をかける構成を例示している。直列的に接続した４個の増幅器は、全体として反転増幅回路である必要があるため、３個の反転増幅器と１個の非反転増幅器の組み合わせ（図３の（ｅ１）〜図３の（ｅ４））、または１個の反転増幅器と３個の非反転増幅器の組み合わせ（図３の（ｅ５）〜図３の（ｅ８））のいずれかとなる。
【０１００】
以上の例示により、５個以上の増幅器を直列に接続する例は自明なので、省略する。直列的に接続した複数の増幅器を全体として反転増幅回路とするためには、増幅器をいくつ接続する場合であっても、反転増幅器の個数を奇数とする必要があり、非反転増幅器の数は任意である。
【０１０１】
直列的に接続した複数の増幅器は、各々が独立した増幅器ＩＣや増幅器モジュール等でもよいし、いくつかの増幅器を用いて一つの増幅器ＩＣや一つの増幅器モジュール等を構成してもよい。
【０１０２】
ディスクリートの増幅素子等で構成したＦＥＴ入力のＯＰアンプによる非反転増幅器（低周波数領域における利得：４０〔ｄＢ〕）、電流帰還型ＯＰアンプによる非反転増幅器（低周波数領域における利得：３０〔ｄＢ〕）、電流帰還型ＯＰアンプによる反転増幅器（低周波数領域における利得：３０〔ｄＢ〕）の３段構成（図３の（ｄ４）相当）による周波数特性例を、図４の（ａ）に示す。図４の（ｂ）中の図４（ａ）部分には、この回路の開ループ利得の周波数特性例を示しているが、１〔ＭＨｚ〕以上までほぼ平坦であることがわかる。図２の（ａ）や、図２１の（ｆ）中の図１部分の特性と比較すると、より高い周波数に至るまで入力インピーダンスＺｉｎが抵抗に見えるので、反転入力容量Ｃｓｉｎによる周波数特性の変化が小さくかつ広帯域な増幅回路を実現できていることがわかる。
【０１０３】
なお実際には、図４の（ｂ）中の図４（ａ）部分の開ループ利得の帯域幅はおよそ１０．２〔ＭＨｚ〕であり、また図４の（ｂ）中の図４（ａ）部分に示すように、１〔ＭＨｚ〕未満における開ループ利得は約１００〔ｄＢ〕である。これを慣用されているゲイン帯域幅積で表現すると、およそ１０２０〔ＧＨｚ〕となる。これに対して、市販されているＯＰアンプＩＣではゲイン帯域幅積が１〔ＧＨｚ〕を超えるものは稀であり、発明者が知る範囲では４〔ＧＨｚ〕が最高である。このことから、本発明によれば、市販されている最高性能のＯＰアンプＩＣの性能を２桁以上も上回るゲイン帯域幅積を実現できていると言うこともできる。
【０１０４】
この電流増幅器において、反転入力容量Ｃｓｉｎを追加しない場合（増幅器の入力容量や配線等の浮遊容量のみ）の性能と、発明者が認識している範囲において最も優れた性能を有している、高増幅率（電流増幅率：１０9＝１〔ＧΩ〕）でしかも低ノイズである電流増幅器（非特許文献２参照、ＦＥＭＴＯ社、ＬＣＡ−４Ｋ−１Ｇ）との性能との比較を、表１に示す。他ではほとんど同等の性能・機能を維持しながら、より低ノイズを実現し、さらに２００〔倍〕以上の帯域幅を実現していることがわかる。
【０１０５】
【表１】
【０１０６】
〔第３の実施の形態〕
【０１０７】
第３の実施の形態は、入力側の増幅器として、フォロア回路を用いた変形例である。
【０１０８】
このフォロア回路には、以下に具体例として示しているＦＥＴによるソースフォロアに加えて、バイポーラトランジスタによるエミッタフォロア、真空管によるカソードフォロアや、ＯＰアンプによるボルテージフォロアのほか、他の増幅素子によるフォロア回路を含み、利得＝１または１近傍の利得を持つ非反転増幅器を含むものである。
【０１０９】
前述の第２の実施の形態において、入力側に非反転増幅器を用いているものは、２段構成では図３の（ｃ１）、３段構成では図３の（ｄ３）と図３の（ｄ４）、４段構成では図３の（ｅ１）と図３の（ｅ６）〜図３の（ｅ８）があった。第３の実施の形態はこれらにおいて、入力側の増幅器としてのフォロア回路の一例として、ＦＥＴによるソースフォロアを用いたものである。なお、５段構成以上についても同様に、入力側の増幅器としてフォロア回路を用いることができる。
【０１１０】
ＦＥＴによるソースフォロアは、利得は１弱と小さいが、入力インピーダンスが高いという特徴を有する。特に、電流増幅率の大きい電流増幅器では、入力側の増幅器は、入力インピーダンスを高くする必要があるが、ＦＥＴによるソースフォロアは斯かる用途に有益である。
【０１１１】
ＦＥＴによるソースフォロアにおける入力電位（ゲート電圧）と出力電位（ソース電圧）の電位差は、流れる電流によっても異なるが、一例として０．３〔Ｖ〕〜１〔Ｖ〕程度となる。第３の実施の形態でＦＥＴによるソースフォロアを用いる場合はゲート−ソース間電圧ＶGSを補償することが必要であり、このための様々な変形例が考えられる。しかし、直列接続した複数の増幅器のうち入力側の非反転増幅器としてＦＥＴによるソースフォロアを用いているという点においては、すべて同様である。
【０１１２】
図５の（ａ）は、積分器Ｕｉを用いてゲート−ソース間電圧ＶGSを補償した例であり、積分器Ｕｉによる補償部分は特許文献１とほぼ同様の構成である。ＦＥＴによるソースフォロアの入力インピーダンスが高くても、積分器Ｕｉの入力インピーダンスは積分抵抗Ｒｉの値によって決まるので、入力電流が積分抵抗Ｒｉに分流し、これによる誤差が生じる。この誤差を小さくするには、積分抵抗Ｒｉ≫帰還抵抗Ｒｆとする必要がある。
【０１１３】
この場合、積分器Ｕｉの前に入力インピーダンスの高いバッファ増幅器Ｕｂを追加すれば、積分抵抗Ｒｉによらず、積分器Ｕｉの入力インピーダンスを高くすることができる。このバッファ増幅器Ｕｂの一例として、ＯＰアンプによるボルテージフォロアを用いたものを、図５の（ｂ）に例示する。この図５の（ｂ）の例では、ＦＥＴ Ｑ１の信号の出力は出力側のＯＰアンプＵ２で反転増幅され、積分器Ｕｉの出力は出力側のＯＰアンプＵ２で非反転増幅される。この結果、ＦＥＴ Ｑ１の信号と積分器Ｕｉの出力、すなわち補償電圧は逆極性で加算される。
【０１１４】
なお、特許文献１では、出力側の電流帰還増幅器（特許文献１の図１や図２の、（Ａ２）の部分）は開ループとなっている。このため、第３の実施の形態の技術的思想とは異なるものである。つまり、特許文献１では、図５の（ａ）のＲｆ２に相当するものがなく、出力側の増幅器に個別に負帰還がかかっていない。
【０１１５】
ＦＥＴによるソースフォロアの出力インピーダンスはゼロではなく、ある有限の値を有している。図５の（ａ）や図５の（ｂ）においては、出力側の反転増幅器Ｕ２の利得抵抗Ｒｇ２には、ＦＥＴによるソースフォロアの出力インピーダンスが加算されることになる。このことを利用すれば、利得抵抗Ｒｇ２の値の一部として、ＦＥＴによるソースフォロアの出力インピーダンスを用いる変形も可能である。さらに、利得抵抗Ｒｇ２の代わりにＦＥＴによるソースフォロアの出力インピーダンスを用いて、利得抵抗Ｒｇ２を省略する変形も可能である。
【０１１６】
図５の（ｃ）〜図５の（ｈ）では、ＦＥＴによるソースフォロアと、このＦＥＴによるソースフォロアと同じ回路構成の回路とを使用して入力電位を固定し、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを差し引いて補償する構成を例示している。ＦＥＴ Ｑ１によるソースフォロアは、入力側の増幅器として機能し、ＦＥＴ Ｑ１’によるソースフォロアは、他の回路であって、補償電圧を発生させる回路として機能する。この際、２個使用するＦＥＴには、可能なかぎり同一特性を有するものを使用し、さらに２個のＦＥＴは熱結合して使用することにより、オフセット誤差やドリフトを抑制することができる。
【０１１７】
図５の（ｃ）〜図５の（ｈ）では、ＦＥＴ Ｑ１のゲート端子（入力）とＦＥＴ Ｑ１のソース端子（出力）間には電圧ＶGSが生じる。また、ＦＥＴ Ｑ１’において、基準電位に接続されたゲート端子（入力）と、ソース端子（出力）との間には、ＦＥＴ Ｑ１の電圧ＶGSと同じ電圧ＶGSが生じる。ＦＥＴ Ｑ１とＦＥＴ Ｑ１’の出力を差動増幅器に与える等の方法を用いてＱ１の電圧ＶGSが差し引かれ、Ｑ１の電圧ＶGSの影響が補償（キャンセル）される。なお、図５の（ｃ）〜図５の（ｉ）ではデュアルＦＥＴを例示しているが、これに限定されるものではない。
【０１１８】
図５の（ｃ）は、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを、出力側のＯＰアンプＵ２による反転増幅器を差動増幅器とすることによって補償する例を示す。
【０１１９】
図５の（ｄ）ではさらに、帰還抵抗Ｒｆ２に直列に容量Ｃｆ２を接続することによって、出力側のＯＰアンプＵ２による反転増幅器を、低周波数領域のみで開ループの差動増幅器とする例を示している。図５の（ｃ）と比較すると、開ループ状態で動作する低周波数領域においては、より大きな利得が得られるので、低周波数領域においては電流増幅器としての入力インピーダンスをより低くすることができる。
【０１２０】
図５の（ｅ）〜図５の（ｉ）は、３段構成を例示している。
【０１２１】
図５の（ｅ）は、２段目の増幅器としてＯＰアンプＵ２による非反転増幅器を使用、利得抵抗Ｒｇ２に直列に容量Ｃｇ２を接続することによって、低周波数領域、たとえば直流に近い周波数領域における非反転入力から見た利得は１、それ以上の周波数における利得は利得抵抗Ｒｇ２と帰還抵抗Ｒｆ２で決まる利得としている。これにより、低周波数領域、たとえば直流に近い周波数領域ではゲート−ソース間電圧ＶGSを差し引いて補償すると共に、交流成分については必要な利得を確保している。
【０１２２】
図５の（ｆ）は、２段目の増幅器と３段目の増幅器によってインスツルメンテーションアンプ型の差動増幅器を構成し、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを補償している。なお、他の実施の形態で差動増幅器を使用している部分は、必要に応じてインスツルメンテーションアンプ型の差動増幅器としてもよい。
【０１２３】
図５の（ｇ）と図５の（ｈ）はいずれも、２段目を差動増幅器とすることによって、ＦＥＴによるソースフォロアのゲート−ソース間電圧ＶGSを補償している。図５の（ｇ）は２段目が入力信号に対して非反転増幅器、３段目が入力信号に対して反転増幅器になっているのに対して、図５の（ｈ）では２段目を入力信号に対して反転増幅器、３段目を入力信号に対して非反転増幅器としている。この考え方は他にも適用可能であり、例えば図５の（ｉ）において、２段目を反転増幅器、３段目を非反転増幅器とすることもできる。
【０１２４】
図５の（ｉ）は、図５の（ｇ）を基本としているが、さらに図５の（ｂ）と同様のバッファ増幅器Ｕｂと積分器Ｕｉを追加することによって、より優れたオフセット電圧やドリフト特性を得ている。バッファ増幅器や積分器を追加してより優れたオフセット電圧やドリフト特性を得る方法は、図５の（ｇ）に限らず、他の変形例に対しても適用可能である。
【０１２５】
ＦＥＴによるソースフォロアの出力インピーダンスはゼロではなく、ある有限の値を有している。図５の（ｇ）〜図５の（ｉ）においては、反転増幅器Ｕ２の利得抵抗Ｒｇ２、Ｒｇ２’には、ＦＥＴによるソースフォロアの出力インピーダンスが加算されることになる。このことを利用すれば、利得抵抗Ｒｇ２、Ｒｇ２’の値の一部として、ＦＥＴによるソースフォロアの出力インピーダンスを用いる変形も可能である。さらに、利得抵抗Ｒｇ２、Ｒｇ２’の代わりにＦＥＴによるソースフォロアの出力インピーダンスを用いて、利得抵抗Ｒｇ２、Ｒｇ２’を省略してしまうという変形も、可能である。
【０１２６】
図６には、図５の（ｉ）の一例の周波数特性例を示す。図５の（ｉ）の一例の開ループ利得の周波数特性は、図４の（ｂ）中の図６部分である。
【０１２７】
〔第４の実施の形態〕
【０１２８】
第４の実施の形態は入力側の増幅器として、増幅素子による増幅器を用いた変形例を示す。
【０１２９】
なお、増幅素子による増幅器は、以下に具体例として示しているＦＥＴによるソース接地増幅器に加え、ＦＥＴによるゲート接地増幅器、バイポーラトランジスタによるエミッタ接地増幅器やベース接地増幅器、真空管によるカソード接地増幅器やグリッド接地増幅器、その他の増幅素子による増幅器を含むものとする。基本的には増幅素子による、利得の絶対値が１を超える増幅器である。増幅器単体では負帰還をかけていないもの（局部負帰還を除く）を意味し、必要に応じて高速化等のための回路を付加したり、複数段の増幅器を用いて一つの増幅器を構成することも可能である。増幅素子による反転増幅器を偶数個直列接続することによって、一つの非反転増幅器を構成することもできる。なお、増幅器単体で個別に負帰還をかけて使用する増幅器は、ＯＰアンプと考えることとする。
【０１３０】
第２の実施の形態において、入力側に反転増幅器を用いているものは、２段構成では図３の（ｃ２）、３段構成では図３の（ｄ１）と図３の（ｄ２）、４段構成では図３の（ｅ２）〜図３の（ｅ５）がある。第４の実施の形態はこれらにおいて、入力側の反転増幅器として、増幅素子による増幅器を用いたものであり、ＦＥＴによるソース接地増幅器を例示している。なお、５段構成以上についても同様に、入力側の反転増幅器として増幅素子による増幅器を用いることができる。
【０１３１】
ＦＥＴによるソース接地増幅器は、利得は一例として数十倍（３０〜４０ｄＢ）が得られ、かつ入力インピーダンスが高いという特徴を有している。特に、電流増幅率の大きい電流増幅器の場合、入力側の増幅器は入力インピーダンスが高い必要があるが、斯かる特徴が有効である。
【０１３２】
図７の（ａ）〜図７の（ｄ）では、ＦＥＴによるソース接地増幅器のソース端子は負電圧（−ＶB）に接続している例を示しているが、ディプレッション型ＦＥＴの場合にはソース端子を接地することも可能である。
【０１３３】
ＦＥＴによるソース接地増幅器における入力電位（ゲート電圧）と出力電位（ドレイン電圧）の電位差は、一例として数〔Ｖ〕程度に設計される。第４の実施の形態においてＦＥＴによるソース接地増幅器を用いる場合はこのゲート−ドレイン間電圧ＶGDを補償することが必要であり、このための様々な変形例が考えられる。しかし、直列接続した複数の増幅器のうち入力側の反転増幅器としてＦＥＴによるソース接地増幅器を用いる点において同様である。
【０１３４】
図７の（ａ）は、積分器を用いてゲート−ドレイン間電圧ＶGDを補償した例である。ＦＥＴによるソース接地増幅器の高い入力インピーダンスを活かすために、積分器Ｕｉの前には入力インピーダンスの高いバッファ増幅器Ｕｂの一例としてＯＰアンプによるボルテージフォロアを追加している。積分器の後に反転増幅器を追加する構成も考えられるが、ここでは積分器を差動積分器とする構成を例示している。この図７の（ａ）の例では、ＦＥＴ Ｑ１の信号の出力は出力側のＯＰアンプＵ２で非反転増幅され、積分器Ｕｉの出力は出力側のＯＰアンプＵ２で反転増幅される。この結果、ＦＥＴ Ｑ１の信号と積分器Ｕｉの出力、すなわち補償電圧は逆極性で加算される。
【０１３５】
図７の（ｂ）は、帰還抵抗Ｒｆ２に直列に容量Ｃｆ２を接続することにより、出力側の増幅器Ｕ２を低周波数領域では開ループとし、入力側の増幅器のＦＥＴ Ｑ１のドレイン電圧が直流電圧源ＢＴと一致するように負帰還をかけてゲート−ドレイン間電圧ＶGDを補償しており、さらに直流オフセットやドリフトを完全に除去するために、容量Ｃｉｎや容量Ｃｏｕｔによって入出力を交流結合する構成を例示している。交流結合は、必要に応じて他の変形例を使用することも可能である。
【０１３６】
図７の（ｃ）は、ＦＥＴによるソース接地増幅器のゲート−ドレイン間電圧ＶGDを、出力側の非反転増幅器Ｕ２を差動増幅器とすることによって補償する例を示しており、図５の（ｃ）と同様の方法によって電圧を補償している。他の補償方法として、図５の（ｄ）〜図５の（ｉ）と同様の方法をとることもできる。
【０１３７】
図７の（ｄ）は、ＦＥＴによるソース接地増幅器のゲート−ドレイン間電圧ＶGDを、２段目のバイポーラトランジスタによるベース接地増幅器で補償して、カレントミラーによってシングルエンドとして、さらに出力側にＯＰアンプによる反転増幅器を設けた例を示す。
【０１３８】
図７の（ｃ）および図７の（ｄ）では、ＦＥＴによるソース接地増幅器と、このＦＥＴによるソース接地増幅器と同じ回路構成で入力電位を固定した他の回路とを使用している。ＦＥＴ Ｑ１による増幅器は、入力側の増幅器として機能し、ＦＥＴ Ｑ１’による増幅器は、他の回路であって、補償電圧を発生させる回路として機能する。図７の（ｃ）および図７の（ｄ）では、ＦＥＴ Ｑ１のゲート端子（入力）とＦＥＴ Ｑ１のドレイン端子（出力）間には電圧ＶGDが生じる。また、ＦＥＴ Ｑ１’において、基準電位に接続されたゲート端子（入力）と、ドレイン端子（出力）との間には、ＦＥＴ Ｑ１の入力が基準電位のときの電圧ＶGDと同じ電圧ＶGDが生じる。ＦＥＴ Ｑ１とＦＥＴ Ｑ１’の出力を差動増幅器に与える等の方法を用いてＱ１の電圧ＶGDが差し引かれ、Ｑ１の電圧ＶGDの影響が補償（キャンセル）される。
【０１３９】
図８は、図７の（ｄ）の周波数特性例を示す。図７の（ｄ）の開ループ利得の周波数特性は、図４の（ｂ）に示す図８部分の特性である。数十〔ｋＨｚ〕未満の開ループ利得は、およそ８７〔ｄＢ〕であり、他の実施の形態で例示した１００〔ｄＢ〕よりも低くなっている。式（９）に示すように、帯域幅ｆｃは低周波数領域における利得Ａｖの影響を受けるため、同じ反転入力容量Ｃｓｉｎにおいては、他の実施の形態よりも帯域幅ｆｃが狭くなっている。
【０１４０】
〔第５の実施の形態〕
【０１４１】
第５の実施の形態は、出力側の増幅器の後にさらに出力バッファＵｏｂを追加した変形例を示す。
【０１４２】
出力バッファは、利得が１の近傍にある非反転増幅器の一種であり、出力が駆動できる電流を大きくしたり、出力インピーダンスを下げたりする効果を有する。前出のフォロア回路と機能的にはほぼ同様である。バッファ専用のＩＣ等もあるが、この出力バッファにはＯＰアンプによるボルテージフォロアや、ＦＥＴやバイポーラトランジスタ等で構成したディスクリート増幅器を用いることもできる。
【０１４３】
なお、直列的に接続した複数の増幅器を全体として反転増幅回路とするには、反転増幅器の個数を奇数とすればよい。しかし非反転増幅器の数は任意であり、出力バッファも非反転増幅器の一種であるため、他の増幅器の種類や個数に影響を及ぼすものではない。
【０１４４】
図９には、図１の（ａ）に出力バッファＵｏｂを追加した例を示すが、他のすべての実施の形態において、出力バッファＵｏｂを追加することができる。
【０１４５】
〔第６の実施の形態〕
【０１４６】
第６の実施の形態は、等価的に端子間容量をゼロとした抵抗を実現する帰還回路の例を示す。
【０１４７】
既述した実施の形態では、帰還抵抗Ｒｆに並列に帰還容量Ｃｆを追加することは不要であるのみならず、帰還抵抗Ｒｆが大きい場合（一例として１〔ＧΩ〕）には、その端子間容量ＣｓRf（一例として０．１〔ｐＦ〕弱）だけでも帰還容量Ｃｆとしては容量が大きすぎてその性能を十分に発揮できない場合がある。第６の実施の形態では、このような不都合を回避するために、等価的に端子間容量をゼロとした抵抗を実現する帰還回路を構成している。
【０１４８】
図１０の（ａ）は、この帰還回路６を適用した電流増幅器を例示している。なお、図１０の（ａ）中の「Ｕ」は、一つの増幅器を表し、または個別に負帰還をかけた複数の増幅器の全体を略記して表している。入力電流をＩｉｎ（図中の矢印方向を正方向とする）、出力電圧をＶｏｕｔとする。図１０の（ａ）および図１０の（ｂ）中の「×１」は、バッファ増幅器を示しており、この入出力電圧は共にｅであるとする。
【０１４９】
このときの帰還回路６の伝達関数は、
【数１０】
【数１１】
となる。よって、電流増幅器の利得は
【数１２】
と表すことができる。ここで、
【数１３】
とし、すなわち、
【数１４】
とすれば、電流増幅器の利得は周波数依存性がなくなることがわかる。そしてこの場合、式（１２）の通り、この帰還回路６は端子間容量がゼロ、抵抗値がＲｆBの、純粋な抵抗に見えることになる。
【０１５０】
図１０の（ａ）の帰還回路６部を図１０の（ｂ）に示す。図１０の（ｃ）の帰還回路８では、バッファ増幅器を用いずに、抵抗ＲｆAと容量ＣｆAの一端を抵抗ＲｆBと容量ＣｆBの並列回路に接続している。この場合、ＲｆB≫ＲｆAであれば、バッファ増幅器が無くても電圧ｅは影響を受けないため、式（１４）の条件の下で、図１０の（ｃ）のような回路によっても、端子間容量をゼロとした抵抗ＲｆBと等価である帰還回路８が実現できる。さらに、ＲｆB≫ＲｆAでない場合であっても、式（１４）の条件の下で、図１０の（ｃ）の帰還回路８は、ＲｆA＋ＲｆBの純粋な抵抗として機能する。
【０１５１】
図１１の（ｂ）のように抵抗ＲｆAに代えて抵抗ＲｆA’と可変抵抗ＲｆA”の直列回路が用いられる帰還回路８では、式（１４）が満たされるように、ＲｆA”の抵抗値が変更される。この場合、ＲｆA”の変化による帰還回路８の抵抗値の変化を許容される限度内に抑制するためには、ＲｆBがＲｆA’＋ＲｆA”よりも十分に大きい、すなわち、ＲｆB≫ＲｆA’＋ＲｆA”に設定することが好ましい。ＲｆBがＲｆA’＋ＲｆA”よりも十分に大きい場合であれば、帰還回路８の抵抗値の変化を、許容される限度内に抑制できる。たとえば、ＲｆBがＲｆA’＋ＲｆA”の１００倍以上大きい場合、ＲｆA”の変化による抵抗値の変化は、ほぼ問題にならない。
【０１５２】
なお、式（１４）を満たすようにＣｆAを変更する場合には、ＲｆB≫ＲｆAでなくてもよい。
【０１５３】
なお、図１の（ｂ）や図１５の（ｂ）に示すように、抵抗ＲｆAの一部、もしくは全部を可変抵抗として、式（１４）を満たすように調整することも可能である。ＣｆAやＣｆBを可変容量（トリマコンデンサ等）とすることも可能であるが、実際には可変抵抗が可変範囲や市場性等の点で有利である。
【０１５４】
また図１０の（ａ）〜図１０の（ｃ）等ではＣｆAの一端は接地しているが、これは交流的に接地していればよく、例えば適当な直流電圧源等に接続することも可能である。
【０１５５】
第６の実施の形態の回路は、増幅器に用いる帰還抵抗や利得抵抗、電流増幅器の周波数特性を測定するための基準抵抗や、その他の用途のために、端子間容量が等価的にゼロである抵抗として、広く使用することが可能である。
【０１５６】
第６の実施の形態の効果を確認するため、図１１の（ａ）に帰還回路等の周波数特性を示す。
【０１５７】
この周波数特性は、図１１の（ｂ）のような、チャージアンプを基本とした測定回路によって測定したものであり、ＤＵＴに１〔ｐＦ〕の基準コンデンサを接続したときに平坦な周波数特性を示すように、イコライザによって周波数特性を補正している。
【０１５８】
この測定回路によれば、コンデンサは周波数特性によらず一定値を示し、容量が１／１０になれば出力は２０〔ｄＢ〕低下する。抵抗は周波数上昇に伴って−６〔ｄＢ／ｏｃｔ〕で低下する値を示し、抵抗が１０〔倍〕になれば出力は２０〔ｄＢ〕低下する。
【０１５９】
まず参照用として、１〔ｐＦ〕のチップセラミックコンデンサ（シールドケース中に実装）は、測定した全周波数範囲にわたって０〔ｄＢ〕を維持していることが確認できる。
【０１６０】
１〔ＧΩ〕のチップ抵抗は、およそ１〔ｋＨｚ〕未満では周波数上昇に伴って−６〔ｄＢ／ｏｃｔ〕で低下しているが、およそ１０〔ｋＨｚ〕以上では−２１〔ｄＢ〕程度を維持している。このことから、この１〔ＧΩ〕のチップ抵抗の端子間容量ＣｓRfが、約０．０９〔ｐＦ〕であることがわかる。
【０１６１】
ここで、図１０の（ｃ）の回路によって等価的に端子間容量をゼロとした１〔ＧΩ〕の抵抗では、およそ１〔ｋＨｚ〕未満では１〔ＧΩ〕のチップ抵抗とほとんど同じ値を示しており、さらに測定した全周波数範囲にわたって−６〔ｄＢ／ｏｃｔ〕で低下する値を示している。すなわち、測定した全周波数範囲において、等価的に端子間容量がゼロの抵抗を実現できていることを示している。また、図１０の（ｃ）の回路によって等価的に端子間容量をゼロとした１０〔ＧΩ〕の抵抗でも、１〔ＭＨｚ〕未満では−６〔ｄＢ／ｏｃｔ〕で低下する値を示しているが、１〔ＭＨｚ〕以上ではわずかにずれている。すなわち、１〔ＭＨｚ〕未満においては、等価的に端子間容量がゼロの抵抗を実現できることを示している。
【０１６２】
第６の実施の形態の帰還回路によれば、帰還抵抗Ｒｆの端子間容量ＣｓRfの影響による帯域幅ｆｃの劣化を防止でき、広い帯域幅ｆｃを実現できる。特に帰還抵抗Ｒｆが大きい場合には、その効果が顕著である。
【０１６３】
〔第７の実施の形態〕
【０１６４】
第７の実施の形態は、等価的により小容量とすることができ、かつ調整可能な容量を実現する帰還回路の例を示す。
【０１６５】
既述の実施の形態においては、帰還抵抗Ｒｆに並列に帰還容量Ｃｆを追加することが不要であり等価的に端子間容量をゼロとした抵抗を実現する第６の実施の形態の帰還回路によって性能を発揮させる場合がある。しかし、このような場合であっても、周波数特性やパルス応答波形を所望の性能に仕上げるため、ごく小容量の帰還容量を追加したい場合が生じる。しかしながら、既存のチップセラミックコンデンサでは、０．１〔ｐＦ〕未満のものを入手することは困難である。また調整可能な容量においても、市販されているトリマコンデンサやピストントリマ等では、０．１〔ｐＦ〕未満のものを入手することは困難である。そこで第７の実施の形態では、より小容量の帰還容量を実現するために、等価的により小さい容量とすることができ、かつ調整可能な容量を実現する帰還回路を構成している。
【０１６６】
図１２の（ａ）には、図１２の（ｂ）の帰還回路１０を適用した電流増幅器を例示している。なお、図１２の（ａ）中の「Ｕ」は、一つの増幅器を表し、または個別に負帰還をかけた複数の増幅器の全体を略記して表している。
【０１６７】
図１２の（ａ）および図１２の（ｂ）中、「×１」はバッファ増幅器を示しており、電流増幅器の出力を抵抗Ｒ１と抵抗Ｒ２によって分割した電圧が与えられている。このため、容量Ｃｃを通って増幅器の入力に与えられる信号量もまた、Ｒ２÷（Ｒ１＋Ｒ２）となるので、Ｃｃ×Ｒ２÷（Ｒ１＋Ｒ２）に等価の、より小さい容量として動作する。
【０１６８】
ここで、容量Ｃｃが位相補償等として有効に動作している周波数範囲内において、容量Ｃｃのインピーダンスが抵抗Ｒ１とＲ２の並列抵抗値よりも十分に大きければ、バッファ増幅器が無くても同様の動作となる。（図１２の（ｃ）。）
【０１６９】
即ち、図１２の（ｃ）のようにバッファ増幅器を用いずに、容量Ｃｃの一端を抵抗Ｒ１と抵抗Ｒ２の一端に接続した場合にも、容量Ｃｃの容量が、減衰器の減衰率に従い等価的に小さい帰還回路１２を実現できる。ただしこの帰還回路１２は、等価的に小さい容量に、抵抗Ｒ１と抵抗Ｒ２の並列抵抗が直列に接続された回路に等価な回路である。
【０１７０】
この場合、容量Ｃｃのインピーダンスと抵抗Ｒ１と抵抗Ｒ２の並列抵抗値との関係が問題となる。位相補償等として有効に動作している周波数範囲において、容量Ｃｃのインピーダンスが並列抵抗値に対して十分に大きいとは言えない場合には、この帰還回路１２において純粋な容量としての機能が損なわれ、必要な位相補償効果が得られなくなる場合がある。この場合は、増幅回路の周波数特性にピークやディップを生じるという問題が生じることがある。
【０１７１】
従って、容量Ｃｃの容量値に、次の様な値を選択する必要がある。
【０１７２】
（１）容量Ｃｃの容量値と抵抗Ｒ１、Ｒ２の並列抵抗値の関係が、増幅回路の周波数特性に仕様の許容限度を超えるようなピークやディップを生じさせない関係であることが必要である。
【０１７３】
（２）つまり、位相補償等として有効に動作している周波数範囲内において、容量Ｃｃのインピーダンスが抵抗Ｒ１、Ｒ２の並列抵抗値に対して大きくなるような容量値を選択する必要がある。
【０１７４】
なお、図１の（ｂ）や図１５の（ｂ）に例示したように、抵抗Ｒ１・抵抗Ｒ２のいずれかの、一部もしくは全部を可変抵抗とすれば、容量Ｃｃよりも小容量で、かつ調整可能な容量として使用することが可能である。
【０１７５】
図１２の（ａ）〜図１２の（ｃ）等では、抵抗Ｒ１と抵抗Ｒ２によって減衰器を構成した例を示しているが、減衰器であればどのような形式でもよく、Ｃｃ×（減衰器の減衰率）に等価の、より小さい容量として動作する。減衰器としては例えば、２つのコンデンサによるもの、２つのインダクタによるもの、トランスによるもの、抵抗とコンデンサの並列回路２組によるもの等、様々な形式が存在する。インダクタやトランスを用いる場合はさらに、必要に応じて増幅器の出力との間を容量結合とすることも可能である。
【０１７６】
第７の実施の形態の回路は、本発明の増幅回路に限定することなく、増幅器の帰還容量やその他の用途のために、可変容量としても広く使用することが可能である。
【０１７７】
さらに第７の実施の形態の帰還回路によれば、端子間容量ＣｓRfよりもかなり小さい静電容量を帰還抵抗Ｒｆに並列に接続することもでき、周波数特性やパルス応答波形をより最適化できる。また、従来技術では実現困難な小さな容量を実現でき、容量を容易に連続可変できる。
【０１７８】
〔第８の実施の形態〕
【０１７９】
第８の実施の形態では、第６の実施の形態と第７の実施の形態の効果を例示する。
【０１８０】
まず図１３の（ａ）に示す従来技術においては、１〔ＧΩ〕のチップ抵抗による帰還抵抗Ｒｆの端子間容量ＣｓRf（約０．０９〔ｐＦ〕）だけで十分な帰還容量が得られるので、個別の帰還容量Ｃｆは使用していない。
【０１８１】
図１３の（ｂ）は、第６の実施の形態と第７の実施の形態を適用したものであり、第６の実施の形態において可変抵抗としたＲｆA”を調整することによって等価的に端子間容量がゼロの１〔ＧΩ〕の抵抗を実現し、さらに第７の実施の形態において可変抵抗としたＲ２を調整することによってパルス応答波形を最適化している。
【０１８２】
なお、図１３の（ａ）と図１３の（ｂ）に使用しているＯＰアンプＵは、同一品種のものである。
【０１８３】
図１３の（ａ）と図１３の（ｂ）の周波数応答を図１３の（ｃ）に示す。図１３の（ｃ）中の図１３（ａ）部分の帯域幅ｆｃは、約１．７６〔ｋＨｚ〕であることがわかる。前出の式（４）によって逆算すると、図１３の（ａ）で帰還抵抗Ｒｆとして使用している１〔ＧΩ〕のチップ抵抗の端子間容量ＣｓRfは、約０．０９〔ｐＦ〕となる。これは、図１１の（ａ）に示した１〔ＧΩ〕のチップ抵抗の特性から読み取ることができる値とも一致している。
【０１８４】
これに対して図１３の（ｃ）中の図１３（ｂ）部分の帯域幅ｆｃは、約４．９２〔ｋＨｚ〕となっている。すなわち、図１３の（ａ）と比較して、３倍近い広帯域となっており、第６の実施の形態と第７の実施の形態の帰還回路の有効性を明示している。
【０１８５】
図１３の（ａ）と図１３の（ｂ）のパルス応答波形を、図１３の（ｄ）と図１３の（ｅ）に示す。いずれもオーバシュート等のない良好な応答波形であるが、立ち上がり時間が明らかに異なっていることがわかる。
【０１８６】
〔第９の実施の形態〕
【０１８７】
第９の実施の形態では、本発明の他の実施の形態を、電流増幅器、電圧増幅器、チャージアンプや、フォトダイオード用のトランスインピーダンスアンプに適用した例を示す。
【０１８８】
図１４の（ａ）には、第１の実施の形態に係る図１の（ａ）と同様の構成とした、電流増幅器を例示している。
【０１８９】
図１４の（ｂ）には、図１４の（ａ）に利得抵抗Ｒｇを追加することによって、電圧増幅器としたものを例示している。
【０１９０】
図１４の（ｃ）には、図１４の（ａ）の帰還抵抗Ｒｆを容量Ｃｉと抵抗Ｒｉに置き換え、またゼロリセット用のスイッチや放電抵抗Ｒｚを追加することによってチャージアンプとしたものを例示している。ただし、個別に負帰還をかけた２個以上の増幅器を直列的に接続する構成では、容量Ｃｉによっては発振を生じやすくなる。そこで、位相補償や、直列的に接続した２個以上の増幅器の利得配分等の工夫が必要である。第３の実施の形態は、このような問題は生じない。
【０１９１】
図１４の（ｄ）には、図１４の（ａ）の入力にフォトダイオードを接続して、フォトダイオード用のトランスインピーダンスアンプとして使用する例を示す。この場合、図不示のフォトダイオード用のバイアス回路を追加して使用する場合もある。特に、この用途においては、第６の実施の形態や第７の実施の形態が、有効である。
【０１９２】
図１４の（ａ）〜図１４の（ｄ）のすべてにおいて、非反転増幅器と反転増幅器を直列接続している部分については、第２の実施の形態〜第５の実施の形態を自由に適用することができる。また図１４の（ａ）〜図１４の（ｄ）のすべてにおいて、帰還抵抗Ｒｆの部分については、第６の実施の形態の適用や、第７の実施の形態の併用等の構成が可能である。
【産業上の利用可能性】
【０１９３】
本発明は、ＯＰアンプを代表とする負帰還増幅器において、反転入力容量Ｃｓｉｎや、帰還抵抗Ｒｆの浮遊容量ＣｓRf等によって発生する問題を解決し、周波数特性の平坦性と広い帯域幅を持つ優れた特性を実現でき、多様な増幅回路に適用可能である。
【０１９４】
特に、電流増幅器（電流−電圧変換器）に適用すれば、高い電流増幅率（＝帰還抵抗Ｒｆが大きい）でありながら、周波数特性の平坦性と広い帯域幅を実現しつつ、しかも反転入力容量Ｃｓｉｎの大小による影響を受けにくい等、優れた特性を得ることができる。
【０１９５】
また、フォトダイオード用のトランスインピーダンスアンプや、チャージアンプのような、電流入力の用途に適し、周波数特性の平坦性向上や帯域幅拡張に効果的である。
【０１９６】
さらに電圧増幅器等の一般的な増幅器に利用する場合においても、また仮想接地点の容量等が問題になる用途等においても、効果的に利用できる。
【符号の説明】
【０１９７】
２ 電流増幅器
４、６、８、１０、１２ 帰還回路
【特許請求の範囲】
【請求項１】
個別に負帰還をかけるとともに直列に接続された複数の増幅器と、
前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段とを含み、
前記複数の増幅器は奇数個の反転増幅器を含むことを特徴とする、
増幅回路。
【請求項２】
前記複数の増幅器は、非反転増幅器である前記入力側の増幅器と、反転増幅器である前記出力側の増幅器の、２個の増幅器で構成されることを特徴とする、
請求項１に記載の増幅回路。
【請求項３】
前記入力側の増幅器は増幅素子を用いたフォロア回路または増幅素子による増幅器であることを特徴とする、
請求項１または請求項２に記載の増幅回路。
【請求項４】
前記入力側の増幅器の入力電圧をバッファ増幅器と積分器を介して反転加算して、
前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、
請求項３に記載の増幅回路。
【請求項５】
回路構成が前記入力側の増幅器と同じであり、入力電位が固定された他の回路をさらに備え、
前記入力側の増幅器の前記増幅素子の出力から前記他の回路の増幅素子の出力を差し引くことにより、または前記他の回路の前記増幅素子の出力から前記入力側の増幅器の前記増幅素子の出力を差し引くことにより、前記入力側の増幅器の前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、
請求項３に記載の増幅回路。
【請求項６】
前記出力側の増幅器の出力側に出力バッファを備えることを特徴とする、
請求項１ないし請求項５のいずれかに記載の増幅回路。
【請求項７】
増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、バッファ増幅器と、第２の抵抗と第２のコンデンサの並列回路と、を備え、
前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端とバッファ増幅器の入力側が接続され、前記第１のコンデンサの他端が交流的に接地され、前記バッファ増幅器の出力側に、前記並列回路の一端が接続され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、
帰還回路。
【請求項８】
増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、第２の抵抗と第２のコンデンサの並列回路と、を備え、
前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端と前記並列回路の一端が接続され、前記第１のコンデンサの他端が交流的に接地され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、
帰還回路。
【請求項９】
増幅器とともに用いられる帰還回路であって、減衰器と、バッファ増幅器と、コンデンサと、を備え、
前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記バッファ増幅器の入力側が接続され、前記バッファ増幅器の出力側に前記コンデンサの一端が接続され、前記コンデンサの他端が前記増幅器の入力側に接続され、
前記帰還回路は、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量の容量素子と等価的に動作することを特徴とする、
帰還回路。
【請求項１０】
増幅器とともに用いられる帰還回路であって、第１の抵抗と第２の抵抗を含む減衰器と、コンデンサと、を備え、
前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記コンデンサの一端が接続され、前記増幅器の入力側に前記コンデンサの他端が接続され、
前記帰還回路は、所望の周波数における、該コンデンサの示すインピーダンスが前記第１の抵抗と前記第２の抵抗の並列抵抗値に対して大きいとき、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量を持つ容量素子と等価的に動作することを特徴とする、
帰還回路。
【請求項１１】
帰還手段として、請求項７ないし請求項１０のいずれかに記載の前記帰還回路、または、請求項７もしくは請求項８に記載の前記帰還回路および請求項９もしくは請求項１０に記載の前記帰還回路を備えることを特徴とする、
増幅回路。
【請求項１２】
前記増幅回路は、電流増幅器、電圧増幅器、チャージアンプ、フォトダイオード用のトランスインピーダンスアンプを構成することを特徴とする、
請求項１ないし請求項６のいずれかに記載、または請求項１１に記載の増幅回路。
【請求項１】
個別に負帰還をかけるとともに直列に接続された複数の増幅器と、
前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段とを含み、
前記複数の増幅器は奇数個の反転増幅器を含むことを特徴とする、
増幅回路。
【請求項２】
前記複数の増幅器は、非反転増幅器である前記入力側の増幅器と、反転増幅器である前記出力側の増幅器の、２個の増幅器で構成されることを特徴とする、
請求項１に記載の増幅回路。
【請求項３】
前記入力側の増幅器は増幅素子を用いたフォロア回路または増幅素子による増幅器であることを特徴とする、
請求項１または請求項２に記載の増幅回路。
【請求項４】
前記入力側の増幅器の入力電圧をバッファ増幅器と積分器を介して反転加算して、
前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、
請求項３に記載の増幅回路。
【請求項５】
回路構成が前記入力側の増幅器と同じであり、入力電位が固定された他の回路をさらに備え、
前記入力側の増幅器の前記増幅素子の出力から前記他の回路の増幅素子の出力を差し引くことにより、または前記他の回路の前記増幅素子の出力から前記入力側の増幅器の前記増幅素子の出力を差し引くことにより、前記入力側の増幅器の前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、
請求項３に記載の増幅回路。
【請求項６】
前記出力側の増幅器の出力側に出力バッファを備えることを特徴とする、
請求項１ないし請求項５のいずれかに記載の増幅回路。
【請求項７】
増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、バッファ増幅器と、第２の抵抗と第２のコンデンサの並列回路と、を備え、
前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端とバッファ増幅器の入力側が接続され、前記第１のコンデンサの他端が交流的に接地され、前記バッファ増幅器の出力側に、前記並列回路の一端が接続され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、
帰還回路。
【請求項８】
増幅器とともに用いられる帰還回路であって、第１の抵抗と、第１のコンデンサと、第２の抵抗と第２のコンデンサの並列回路と、を備え、
前記増幅器の出力側に前記第１の抵抗の一端が接続され、この第１の抵抗の他端に前記第１のコンデンサの一端と前記並列回路の一端が接続され、前記第１のコンデンサの他端が交流的に接地され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第１の抵抗の抵抗値と前記第１のコンデンサの容量値の積を前記第２の抵抗の抵抗値と前記第２のコンデンサの容量値の積に等しくしたことを特徴とする、
帰還回路。
【請求項９】
増幅器とともに用いられる帰還回路であって、減衰器と、バッファ増幅器と、コンデンサと、を備え、
前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記バッファ増幅器の入力側が接続され、前記バッファ増幅器の出力側に前記コンデンサの一端が接続され、前記コンデンサの他端が前記増幅器の入力側に接続され、
前記帰還回路は、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量の容量素子と等価的に動作することを特徴とする、
帰還回路。
【請求項１０】
増幅器とともに用いられる帰還回路であって、第１の抵抗と第２の抵抗を含む減衰器と、コンデンサと、を備え、
前記増幅器の出力側に前記減衰器の入力側が接続され、前記減衰器の出力側に前記コンデンサの一端が接続され、前記増幅器の入力側に前記コンデンサの他端が接続され、
前記帰還回路は、所望の周波数における、該コンデンサの示すインピーダンスが前記第１の抵抗と前記第２の抵抗の並列抵抗値に対して大きいとき、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量を持つ容量素子と等価的に動作することを特徴とする、
帰還回路。
【請求項１１】
帰還手段として、請求項７ないし請求項１０のいずれかに記載の前記帰還回路、または、請求項７もしくは請求項８に記載の前記帰還回路および請求項９もしくは請求項１０に記載の前記帰還回路を備えることを特徴とする、
増幅回路。
【請求項１２】
前記増幅回路は、電流増幅器、電圧増幅器、チャージアンプ、フォトダイオード用のトランスインピーダンスアンプを構成することを特徴とする、
請求項１ないし請求項６のいずれかに記載、または請求項１１に記載の増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１３−６６１７６（Ｐ２０１３−６６１７６Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−１８９４００（Ｐ２０１２−１８９４００）
【出願日】平成２４年８月３０日（２０１２．８．３０）
【出願人】（０００１２８０９４）株式会社エヌエフ回路設計ブロック (24)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２４年８月３０日（２０１２．８．３０）
【出願人】（０００１２８０９４）株式会社エヌエフ回路設計ブロック (24)
【Ｆターム（参考）】
[ Back to top ]