【課題】反転入力容量Ｃｓｉｎが異なる場合、帰還容量Ｃｆが小容量の固定値であっても、周波数特性の肩特性の劣化やピークがほとんど生じない増幅回路および帰還回路を提供する。
【解決手段】個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段（帰還回路）とを備え、前記複数の増幅器は奇数個の反転増幅器を含む構成である。 （もっと読む）

【課題】無駄な電流や信号の歪みを発生させることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位によって抵抗値が変化するのを抑えることのできる抵抗素子及び反転バッファ回路を提供する。
【解決手段】抵抗素子１０は、半導体基板１４上に、第１の電極１１及び第２の電極１２を有する抵抗素子層１３が形成されている。第１の電極１１の電位によってバイアスされた第１の導電層１５と、第２の電極１２の電位によってバイアスされた第２の導電層１６とで、抵抗素子層１３の下部が均等に覆われている。このように、両端をバイアスされた抵抗素子層１３の下部又は上部の少なくとも一方を覆う第１の導電層１５及び第２の導電層１６によって、抵抗素子層１３の周辺の半導体基板１４等との電圧差による抵抗値の変化を相殺することで、抵抗値の変化を抑える。 （もっと読む）

【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

電圧制御発振器（ＶＣＯ）に対するＲＦバッファ回路は、出力電圧波形の位相を選択的にフリップするために、ダイナミックバイアス回路を含んでいる。ＣＭＯＳインプリメンテーションにおいて、ＰＭＯＳ／ＮＭＯＳペアは、出力パス内に採用される。ハイ（電圧）スイングモード状態の最中に、出力の位相は、出力波形がＰＭＯＳ／ＮＭＯＳペアのゲートに出現する電圧に対して同相となるようにフリップされる。本技術は、それによって、ゲート−ドレイン間電圧を減少させ、低位相ノイズ及び低消費電力にしたがった構成内のＭＯＳデバイスの改善された信頼性を許容する。
（もっと読む）

【課題】小面積で、電源雑音の信号への重畳を低減することが可能な光受信回路を提供する。
【解決手段】PMOSトランジスタ101とNMOSトランジスタ102とで構成されたCMOSインバータと、前記ＣＭＯＳインバータに信号を入力する入力端子106と、前記ＣＭＯＳインバータからの信号を出力する出力端子107と、前記ＣＭＯＳインバータと接続された電源108と、前記ＣＭＯＳインバータと各々接続される第一の素子103と第二の素子104と、を備え、互いに逆位相となる２種類の電源経路を有する光増幅回路である。 （もっと読む）

【課題】ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などの提供。
【解決手段】この発明は、ＭＯＳトランジスタＱ１などを含む増幅器である。ＭＯＳトランジスタＱ１のゲートには第１の入力信号が入力され、ＭＯＳトランジスタＱ１のバルクには第２の入力信号が入力され、ＭＯＳトランジスタＱ１のソースから出力信号が出力される。そして、第１の入力信号と第２の入力信号とは同相の信号である。 （もっと読む）

【課題】アイドリング電流による静電保護抵抗の電圧降下の問題を回避しならが、出力特性を改善する。
【解決手段】出力回路が、アナログ増幅回路と、第１〜第ｎ出力ノードと、出力パッドと、第１〜第ｎ静電保護抵抗とを具備している。アナログ増幅回路は、入力電圧を受け取る差動増幅段と、第１〜第ｎ出力系統とを備えている。第１〜第ｎ出力系統のうちの第ｉ出力系統は（ｉは、１以上ｎ以下の任意の整数）、第１〜第ｎ出力ノードのうちの第ｉ出力ノードにドレインが接続され、ゲートが差動増幅段の第１出力に接続されたＰＭＯＳトランジスタと、第ｉ出力ノードにドレインが接続され、ゲートが差動増幅段の第２出力に接続されたＮＭＯＳトランジスタとを備えている。第１〜第ｎ静電保護抵抗は、それぞれ、第１〜第ｎ出力ノードと出力パッドの間に接続されている。 （もっと読む）

サブスレッショルド集積回路におけるプロセスばらつき防止方法とボディ電位変調回路が掲載されている。前記ボディ電位変調回路は、目標ＭＯＳデバイス（１１）と、誘導ＭＯＳデバイス（１２）と、電流−電圧変換回路（１３）とを備えている。前記電流−電圧変換回路は、誘導ＭＯＳデバイスから出力された誘導電流を誘導電圧に変換するとともに、その誘導電圧を目標ＭＯＳデバイスのボディ端にフィードバックして、目標ＭＯＳデバイスのボディ電位を変調するためのものである。
（もっと読む）

【課題】高速動作しつつ、良好な信号を出力することができるコンパレータ回路及びＬＶＤＳレシーバを提供する。
【解決手段】コンパレータ回路２０を構成する増幅部５２は、カスケード接続された複数のインバータ回路を有する。複数のインバータ回路５３〜５５のうち初段のインバータ回路５３に帰還抵抗Ｒ１を設けると共に、この初段のインバータ回路５３の入力ノードｔ１と出力ノードｔ２に双方向ダイオードとして機能させたトランジスタＱ３３，Ｑ３４を接続する。 （もっと読む）

【課題】ミュート解除時のノイズを抑制する。
【解決手段】増幅部１０は、カップリングキャパシタＣ１を介して入力されたオーディオ信号Ｓ１を増幅する。充電回路２０は、増幅部１０の入力端子１０２に接続されるカップリングキャパシタＣ１の一端を充電する。電流検出部４０は、充電回路２０からカップリングキャパシタＣ１に対する充電電流Ｉｃをモニタする。バイパススイッチＳＷ１は、増幅部１０の出力端子側の第１ノードＮ１と、増幅部１０の入力端子１０２側の第２ノードＮ２との間に設けられる。バイパススイッチＳＷ１は、電流検出部４０により充電電流Ｉｃが所定のしきい値より小さくなったことが検出されると、オンからオフに切りかえられる。 （もっと読む）

【課題】増幅回路の利得を補償するためにＧｍ補償バイアス電圧を与えても、増幅回路の出力電流電圧の変動が少なく、出力信号の歪み特性が良好な半導体装置を提供する。
【解決手段】半導体装置において、利得制御回路と、前記利得制御回路により利得が一定に制御された第１の回路と、前記第１の回路に対するバイアス回路とを備え、前記第１の回路は、第１のトランジスタと負荷抵抗とを有し、前記第１の回路の増幅率又は減衰率は前記第１のトランジスタの相互コンダクタンスと前記負荷抵抗の抵抗値との積に比例し、前記負荷抵抗に印加される電圧を前記半導体装置の出力とし、前記バイアス回路は、前記第１のトランジスタに流れるドレイン電流に比例した電流と前記負荷抵抗値に反比例した電流との差分電流を生成して出力し、前記バイアス回路の出力は前記第１の回路の出力ノードに接続される。 （もっと読む）

【課題】増幅器の消費電力を抑制する。
【解決手段】インバータにより構成された差動増幅器１１０は、ＮＭＯＳトランジスタ１４２を介して電源電圧ＶＣＣと接続され、ＰＭＯＳトランジスタ１４４を介して接地電圧ＧＮＤと接続されている。ＮＭＯＳトランジスタ１４２は制御信号端子ＰＳと接続され、ＰＭＯＳトランジスタ１４４は、インバータ１５０を介して制御信号端子ＰＳと接続される。ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４は、制御信号端子ＰＳからの制御信号により同時に切断可能に制御される。 （もっと読む）

【課題】ノイズ信号を軽減し、入力信号を安定に増幅動作させることができる反転増幅回路対を提供する。
【解決手段】抵抗１，２と演算増幅回路３からなる反転増幅回路９，１０を２段直列に接続し、反転増幅回路９のマスクレイアウト、反転増幅回路１０のマスクレイアウトを半導体回路チップ８上に隣接配置することにより、反転増幅回路９の出力ノイズ信号ＶＮ１は反転増幅回路１０では極性が、反転増幅回路１０に進入するノイズ信号ＶＮ２と逆極性となって、また反転増幅回路９と反転増幅回路１０に進入するノイズは、反転増幅回路９と反転増幅回路１０が、隣接配置されることで相関を持ち、ノイズの大きさ、時間的位置がほぼ同等となるので、打ち消す作用が生じ、信号に含まれるノイズレベルを軽減することができる反転増幅回路対を得る。 （もっと読む）

【課題】電界効果型トランジスタで構成されるインバータアンプは、定電流源である電界効果型トランジスタのゲート電圧変動により増幅率が悪化し、多段接続時には直流バイアス電線を介して電圧変動が混合するため互いに悪影響を及ぼし合い、所定の性能が得られない。
【解決手段】本発明のインバータアンプは、アンプを構成する定電流源である電界効果型トランジスタのゲート端子に電圧変動防止回路を備えている。電圧変動防止回路は、そのゲート端子に伝播する電圧変動などを抑制する。このような構成とすることによって、アンプを構成する電界効果型トランジスタのゲート電圧は変動せず、インバータアンプの増幅率を損うことなく増幅できる。また、多段接続の場合でも、各アンプが不安定となる要因を排除することができるから、大増幅を行うアンプも実現可能になる。 （もっと読む）

【課題】製造時のMOSバラツキを補正することができるようにする。
【解決手段】PMOSトランジスタQp_2nは、PMOSトランジスタQp_1nのソースにドレイン、Vddにソースが接続され、スイッチSW_1nは、PMOSトランジスタQp_2nのゲートに接続され、PMOSトランジスタQp_2nのゲート電圧を、VddまたはVPに切り替える。NMOSトランジスタQn_2nは、NMOSトランジスタQn_1nのソースにドレイン、GNDにソースが接続され、スイッチSW_2nは、NMOSトランジスタQn_2nのゲートに接続され、NMOSトランジスタQn_2nのゲート電圧を、GNDまたはVNに切り替える。スイッチSW_1nおよびスイッチSW_2nは、PMOSトランジスタの動作電流とNMOSトランジスタの動作電流との偏りがなくなるように、スイッチング動作することで、製造時のMOSバラツキを補正することができるようになる。本発明は、増幅回路に適用できる。 （もっと読む）

【課題】パワーダウン時のリーク電流が抑制されるインバータアンプの提供。
【解決手段】入力端子とバイアス供給回路との間にパワーダウン時リーク電流抑制用トランジスタを設ける。 （もっと読む）

【課題】低電力消費および高速度動作を可能にするシフトレジスタステージを提供する。
【解決手段】高電圧シフトレジスタステージは、クロックバッファを用いることなく低電圧クロック信号入力を直接受け入れことができる。シフトレジスタステージ回路３０は、低電圧スイングのクロック信号を用いて、単一状態ノードａを直接駆動させるステージ回路において作動する。このシフトレジスタステージは、表示装置や形態機器などにおいて用いられることができる。 （もっと読む）

【課題】遅延回路などに適用した場合に、回路規模を小さくでき、貫通電流を防止でき、
かつ、消費電力を低減できるインバータ回路の提供
【解決手段】この発明は、入力信号ＩＮ１でオンオフするＭＯＳトランジスタＰ１１と、
入力信号ＩＮ２でオンオフするＮ型のＭＯＳトランジスタＮ１１と、直列接続されるとと
もにゲートとドレインが接続される２つのＭＯＳトランジスタＰ１２、Ｎ１２とを備えて
いる。ＭＯＳトランジスタＰ１１、ＭＯＳトランジスタＰ１２、Ｎ１２、およびＭＯＳト
ランジスタＮ１１は、第１電源ＶＤＤと第２電源ＶＳＳとの間に直列に接続されている。
ＭＯＳトランジスタＰ１１とＰ１２の共通接続部から出力信号ＯＵＴ１を取り出し、ＭＯ
ＳトランジスタＮ１１とＮ１２の共通接続部から出力信号ＯＵＴ２を取り出すようになっ
ている。 （もっと読む）

【課題】高速信号に対し遅延時間を連続的に調整可能な信号遅延回路を提供すること。さらに、電源電圧が低い場合でも、遅延時間の変動を抑制できる回路を提供すること。
【解決手段】信号遅延回路１は、第１のインバータ回路１０１と、その出力端子に接続する第２のインバータ回路１０２と、第２のインバータ回路の出力端子からその入力端子に至る帰還回路１０５を備える。帰還回路の帰還量を制御することで、第１のインバータ回路の遅延時間を調整する。ここに、帰還回路はＭＯＳトランジスタ１０６で構成し、ＭＯＳトランジスタのゲート電圧を制御することで遅延時間を調整する。また、電源電圧の変動に応じて帰還量を調整し、信号遅延回路の遅延時間の変動を抑制する。 （もっと読む）

【課題】これまでの反転増幅器では内部の増幅器の構成によっては発振を起こしてしまう問題があった。
【解決手段】反転増幅器において、入力信号を増幅する第１トランジスタ１０８と、該第１トランジスタの出力信号を増幅する第２トランジスタ１１０と、該第２トランジスタの出力信号を増幅する第３トランジスタ１１１と、該第３トランジスタの出力信号を前記第１トランジスタの出力部に帰還する内部帰還抵抗１１２とを備える多段増幅器を備える。かかる構成によれば、３段のトランジスタで構成される多段増幅器の利得を低下させることができるので発振はしないで、必要な利得を設定することができる。 （もっと読む）