【課題】 電源オフ状態に移行する際に、漏れ電流によって蓄積手段が充電され、２つの出力素子の入力が共にハイレベルになり、出力が共にローレベルになり、次に電源オン状態に移行する際に、パルス幅変調動作を開始することができないとい問題を解決でき、かつ、入力信号に正確に対応したパルス幅変調信号を出力することができるパルス幅変調回路を提供する。
【解決手段】 パルス幅変調回路２０は、電源オン状態から電源オフ状態に移行する際に、オン状態に制御されることにより、漏れ電流の原因となる電源電圧Ｖ２を接地電位に瞬時に放電させ、０Ｖにさせるスイッチ手段Ｑ４を備える。スイッチ手段Ｑ４は、ダイオードＤ１、Ｄ２の各カソード側に接続されているので、電流Ｉ１、Ｉ２によってコンデンサＣ１、Ｃ２を充電する際に、コンデンサＣ１、Ｃ２から電気的に分離された状態になるので、Ｃ１、Ｃ２の充電に誤差を与えない。 （もっと読む）

【課題】Ｄ級増幅回路において、確実に電源パンピングの影響をキャンセルする。
【解決手段】第１スイッチ６１がオン、第２スイッチ６３がオフの時に、電源電圧ＶＤＤと接地間の電流をコンデンサ６２に充電させ、第１スイッチ６１がオフ、第２スイッチ６３がオンの時に、コンデンサ６２の電圧と基準電圧Ｖｒとをコンパレータ６４により比較する。コンパレータ６４の出力をパワーリミット回路３０に入力し、コンデンサ６２の電圧が基準電圧Ｖｒを超える場合には、ＰＷＭ変調回路２０からの出力信号のパルス幅を制限する。 （もっと読む）

【課題】入力および出力オフセット補正機能を備えたＣＣＤ信号処理チャネルを提供する。
【解決手段】本可変利得増幅回路は、入力信号から不要の相関ノイズ成分を除去する相関二重サンプリング回路１２０２と、相関二重サンプリング回路の下流側に位置する第１プログラマブル利得増幅器１０４と、入力が前記第１プログラマブル利得増幅器の入力に接続され、出力が相関二重サンプリング回路の入力に接続され、入力信号のオフセットおよび相関二重サンプリング回路のオフセットのうちの少なくともいずれか一方のために第１オフセット補正を提供する第１オフセット補正回路５００と、第１プログラマブル利得増幅器の下流側に位置するアナログ／ディジタル変換器１０６と、第１プログラマブル利得増幅器の下流側に位置し、第２オフセット補正を提供する第２オフセット補正回路５０２と、相関二重サンプリング回路の下流側であって、かつ、第１プログラマブル利得増幅器の上流側に位置する画素利得増幅器１２０４を備えている。 （もっと読む）

【課題】演算増幅器の充電にかかる負荷を抑え、低消費電力化を実現できるスイッチドキャパシタ積分器を提供する。
【解決手段】演算増幅器１２２を含む積分器１０２、演算増幅器１２２の入力端子１２２ａに信号を入力するスイッチドキャパシタ回路１０１、演算増幅器１２２の出力端子１２２ｃと接続する出力端子４４３を有するスイッチドキャパシタ回路１０３を含み、積分器１０２及びスイッチドキャパシタ回路１０１がサンプリング動作と積分動作とを繰返し、スイッチドキャパシタ回路１０３は、キャパシタ１３３、キャパシタ１３３をサンプル、ホールド動作させるスイッチング素子１３１、１３２を含み、スイッチング素子１３１、１３２がキャパシタ１３３を、積分動作中にホールド動作させる。 （もっと読む）

【課題】ドレインアイドル電流のドリフトを直接補償すること。
【解決手段】入力信号が入力するゲートと、出力信号が出力するドレインとを有するＦＥＴを含む電子回路の制御方法であって、前記ＦＥＴのゲートに前記入力信号が入力してからの時間ｔ経過後における前記入力信号ｘ（ｔ）に対応するドレインアイドル電流の変化量ΔＩｄｑ（ｔ）を算出するステップＳ１０と、前記変化量ΔＩｄｑ（ｔ）を補償するためのゲートバイアス電圧Ｖｇを算出するステップＳ１２と、前記ゲートバイアス電圧を前記ＦＥＴのゲートに印加するステップＳ１４と、を含むことを特徴とする電子回路の制御方法。 （もっと読む）

【課題】反転入力容量Ｃｓｉｎが異なる場合、帰還容量Ｃｆが小容量の固定値であっても、周波数特性の肩特性の劣化やピークがほとんど生じない増幅回路および帰還回路を提供する。
【解決手段】個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段（帰還回路）とを備え、前記複数の増幅器は奇数個の反転増幅器を含む構成である。 （もっと読む）

【課題】アンプが必要とする電源を提供するために用いられ、発生される電源は入力信号の大小に従い適切に変化し、これにより、大幅なエネルギーの損失を省くことができ、電池の作動時間を延長させることが可能なだけでなく、熱量の発生と排出を減少させることが可能な電源発生システムを提供する。
【解決手段】少なくとも一つの信号追跡ユニットは入力信号を受信し、これに基づき追跡信号を発生させ、前記追跡信号の波形は入力信号のピークを追跡する。少なくとも一つのＤＣ−ＤＣコンバータは前記追跡信号を受信し、これに基づき電源を発生させる。 （もっと読む）

【課題】 ２つの出力素子の入力が共にハイレベルになり次に電源オン状態に移行する際に動作を開始することができないとい問題を解決する。
【解決手段】 電源制御手段１６は、スイッチングアンプ１０が電源オフ状態に移行する場合に、スイッチＳＷがオフ状態になり、コンデンサＣ１０２を強制的に放電させ、第２電源電圧Ｖ２に対する基準電位Ｖ３を強制的に低下させる。基準電位Ｖ３に対するロジック電源電圧Ｖｄｄは、基準電位Ｖ３と同じだけ低下していくので、基準電位Ｖ３から見たロジック電源電圧Ｖｄｄは固定される。定電流回路は、第２電源電圧Ｖ２に対する基準電位Ｖ３の低下に伴い、定電流Ｉを減少させ、第１の電流Ｉ１および第２の電流Ｉ２を減少させる。従って、基準電位Ｖ３から見たロジック電源電圧Ｖｄｄが低下しないうちに、第１の電流Ｉ１、第２の電流Ｉ２を減少させ、パルス発生手段の動作を正常な状態で終了できる。 （もっと読む）

【課題】 オフセット補正後の電力増幅器の動作開始時に電力増幅器に接続されたスピーカからポップ音が発生するのを防止する。
【解決手段】 直流電圧発生回路１７０は、Ｄ級増幅器内の差動増幅器のオフセットキャンセルを行わせるためにＤ級増幅器の出力端子Ｔ２１およびＴ２２に直流電圧を供給する。この直流電圧発生回路１７０の出力端子Ｔ３０と接地線との間には放電用抵抗ＲＤＩＳとＮチャネルトランジスタ１８３が介挿されている。オフセットキャンセルが終わった後、Ｄ級増幅器の増幅動作が開始される前の安定期間に、Ｎチャネルトランジスタ１８３はＯＮとされ、出力端子Ｔ２１およびＴ２２に接続された容量Ｃ１およびＣ２の充電電荷が放電用抵抗ＲＤＩＳおよびＮチャネルトランジスタ１８３を介して放電される。これによりポップ音の発生を防止することができる。 （もっと読む）

【課題】 オーディオ信号の振幅が負側に過大になったときのパルス幅変調信号の応答性を安定させる。
【解決手段】 パルス幅変調回路１０は、クロック生成回路１１と、差動増幅回路１２と、第１充電電流生成回路１３と、第２充電電流生成回路１４と、スイッチＳＷ１〜ＳＷ４と、コンデンサＣ１，Ｃ２と、第１放電用定電流回路１５と、第２放電用定電流回路１６と、第１パルス生成回路１７と、第２パルス生成回路１８と、パルス合成回路１９と、充電開始電圧維持回路２０とを備える。充電開始電圧維持回路２０は、コンデンサＣ１、Ｃ２の電圧が定電流Ｉｄによる放電動作によって電圧Ｖａよりも低下しようとするときに、電源電圧をコンデンサＣ１、Ｃ２に供給することによって、コンデンサＣ１、Ｃ２の充電開始電圧がＶａよりも低下することを防止する。 （もっと読む）

【課題】面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供する。
【解決手段】電圧出力回路は、第１の電圧Ｖ_ｏｐが入力される一端、及び第２の電圧Ｖ_ｏｍを出力する他端を備える抵抗素子Ｒ_１と、抵抗素子Ｒ_１の他端に接続される反転入力端子、及び第３の電圧Ｖ_ｒｅｆが入力される非反転入力端子を備える第１の増幅器１２１と、第１の増幅器１２１からの出力が入力される一端、及び抵抗素子Ｒ_１の他端が接続される他端を備えるコンデンサＣ_１と、を備え、第１の増幅器１２１の出力、または抵抗素子Ｒ_１の他端に接続される第２の増幅器１２２の出力は、第１の電圧Ｖ_ｏｐの積分値である第４の電圧Ｖ_ｄｃｏｃであり、コンデンサＣ_１、及び第１の増幅器１２１で構成されるミラー容量と、抵抗素子Ｒ_１とによって、ローパスフィルタが構成される。 （もっと読む）

【課題】デジタルパルス幅変調におけるパルスのデューティの補正範囲を広げることができ、歪率を改善することができるデジタルアンプを提供すること。
【解決手段】デジタルアンプ２００は、デジタル変調ブロック２１０のデジタルパルス幅のデジタル値を電圧値に変換する電圧値変換ブロック２２０と、マスタークロックにより三角波を発生し、かつ、前記発生した三角波を、前記デジタルパルス幅変調の変調幅の値に応じた信号を基に変調する積分回路ブロック２３０とを備える。デジタルアンプ２００は、駆動回路２５０により電力増幅された信号を低域濾波し、アナログオーディオ電圧を出力する低域濾波器２６５（低域濾波器<３>）と、低域濾波器２８０（低域濾波器<１>）の電圧と低域濾波器２６５（低域濾波器<３>）の差の電圧を演算して増幅する誤差増幅器２９０とを備える。上記各部は、全体としてアナログ局部帰還を持つ回路構成となっている。 （もっと読む）

【課題】従来技術に比較して構成が簡単であって、消費電力を軽減できるオーディオミキシング装置及び方法、並びに当該オーディオミキシング装置を備えた電子機器を提供する。
【解決手段】オーディオミキシング装置は、複数のディジタルオーディオ信号からそれぞれ変換された複数のＰＤＭ信号を加算するアナログ加算器と、上記アナログ加算器から出力されるディジタルオーディオ信号をアナログオーディオ信号にＤＡ変換して出力するＤＡ変換器とを備えた。 （もっと読む）

【課題】アナログスイッチとアナログスイッチ及びアナログスイッチと電荷信号を放電させるリセット回路とを備えることでオペアンプの入力端には流れこまないようにした、漏れ電流が信号に影響を与えないようにしたチャージアンプを提供する。
【解決手段】オペアンプ２の出力端子６とオペアンプ−入力端３に接続された積分コンデンサ７に、直列に接続したアナログスイッチＳ１とアナログスイッチＳ２を並列に接続し、更に前記アナログスイッチＳ１と前記アナログスイッチＳ２の接続点から接地点との間にアナログスイッチＳ３を接続し、前記積分コンデンサに充電した電荷信号を前記スイッチＳ１及びＳ２とで放電させるリセット回路とを備えたことを特徴とする圧電型センサの電荷信号を電圧信号に変換するチャージアンプにより提供される。 （もっと読む）

【課題】オフセットを迅速に検出しつつ、低域信号のカットを防止する。
【解決手段】オフセット検出回路（２２ａ，２２ｂ，２４，２６）は、利得可変アンプ１８の出力を所定の時定数で平滑して、直流成分であるオフセットを検出する。検出されたオフセットは加算回路２８において利得可変アンプの入力に加算して、利得可変アンプ１８の出力におけるオフセットを補正する。オフセット検出回路における時定数は、可変抵抗２２ａ，２２ｂの抵抗値により変更される。そして、時定数は、利得可変アンプ１８の利得が変更されたときに、小さな時定数、その後大きな時定数に変更される。 （もっと読む）

【課題】入力信号を適切に減衰させるとともに減衰時にも音量を変化させる
【解決手段】増幅部２０は、入力端１２pおよび１２nの各々に互いに逆相で供給される入力信号ＳpおよびＳnに応じてパルス幅変調された出力信号ＱpおよびＱnを生成する。第１減衰部３０は、トランジスタＴR1と電圧印加回路３２とを含む。トランジスタＴR1は、入力端１２pから増幅部２０に至る入力経路１６aと入力端１２nから増幅部２０に至る入力経路１６bとの間に介挿される。電圧印加回路３２は、入力信号ＳpおよびＳnのレベルが所定値を上回る範囲で増加するほどトランジスタＴR1の両端間に流れる電流が増加するように、所定値に対応する制御電圧ＶCをトランジスタＴR1の制御端子に印加する。 （もっと読む）

【課題】入力電圧に比例した電流を出力するＯＴＡの製造ばらつきおよび周囲温度の変化による利得の変化を抑制することが可能な信号増幅回路を提供する。
【解決手段】入力電圧Ｖinが入力される第１のＯＴＡ１、第１のコンデンサＣ１を有する第１の積分器１０と、第１のコンデンサＣ１に並列接続された第１のアナログスイッチＳＷ１と、入力電圧Ｖinの積分時間を調整する積分時間調整回路３とを備える。積分時間調整回路３は、第１の参照電圧Ｖref1が入力される第２のＯＴＡ２、第２のコンデンサＣ２を有する第２の積分器２０と、第２のコンデンサＣ２に並列接続された第２のアナログスイッチＳＷ２と、第２の積分器２０の出力電圧と第２の参照電圧Ｖref2とを比較するコンパレータＣＰ２とを備え、コンパレータＣＰ２の出力に基づいて第１のアナログスイッチＳＷ１、第２のアナログスイッチＳＷ２それぞれを制御する第１の制御信号、第２の制御信号を出力する。 （もっと読む）

【課題】電源電圧のばらつきに依ることなく、入力信号を適切に電力増幅して出力信号を生成することが可能な半導体装置、及び、これを用いた電子機器を提供する。
【解決手段】半導体装置１００は、ＶＤＤとＧＮＤとの間でパルス駆動される入力信号Ｓｉｎを増幅し、ＶＣＣ（＞ＶＤＤ）とＧＮＤとの間でパルス駆動される出力信号Ｓｏｕｔを生成するドライバＺ２０と、ＶＣＣからＶＤＤを生成するＶＤＤ生成部Ｚ３０と、を有するものであって、ドライバＺ２０は、ＶＤＤの入力を受けて動作し出力信号Ｓｏｕｔの帰還経路となる１次積分器（ＡＭＰ、Ｒ１、Ｒ２、Ｃ１）を含み、ＶＤＤ生成部Ｚ３０は、ＶＣＣを分圧してＶＤＤを生成する分圧器（Ｒ３、Ｒ４）を含む。 （もっと読む）

【課題】入力電流の大きさの変化に応じた出力電圧波形の歪みを抑えることができる信号増幅回路、電流電圧変換回路、および光受信器を提供する。
【解決手段】プリアンプ１３は、トランジスタ２１、及び該トランジスタ２１と電源電位線１８との間において出力信号を提供するノードＡを有し、光電流Ｉｉｎを受ける信号入力端１３ａにトランジスタ２１のエミッタが接続され、ノードＡにトランジスタ２１のコレクタが接続されたベース接地回路２０と、ノードＡに接続され、出力電圧Ｖｏｕｔの平均レベルから利得制御信号Ｖａｇｃを生成する検知回路５０と、ベース接地回路２０に対して並列に接続されたトランジスタ３１を有し、そのベースに利得制御信号Ｖａｇｃを受ける分流回路３０とを備える。検知回路５０は、平均レベルの上昇に応じてトランジスタ３１を流れる電流が大きくなるように利得制御信号Ｖａｇｃを生成する。 （もっと読む）

【課題】単一の演算増幅器を使用して積分器と加算器の両方を実現するスイッチトキャパシタ回路を提供する。
【解決手段】１つの入力信号は、（１）１つまたは複数の積分ブランチと、（２）１つまたは複数の第１の加算ブランチとを介して演算増幅器の入力に送られる。第２の入力信号は、１つまたは複数の第２の加算ブランチを介して演算増幅器の入力に送られる。ブランチの各々は、キャパシタと、異なるクロック位相によって制御されるいくつかのスイッチとを含む。スイッチトキャパシタ回路はシングルエンドまたは差動とすることができる。 （もっと読む）