可変利得増幅システム
【課題】入力および出力オフセット補正機能を備えたCCD信号処理チャネルを提供する。
【解決手段】本可変利得増幅回路は、入力信号から不要の相関ノイズ成分を除去する相関二重サンプリング回路1202と、相関二重サンプリング回路の下流側に位置する第1プログラマブル利得増幅器104と、入力が前記第1プログラマブル利得増幅器の入力に接続され、出力が相関二重サンプリング回路の入力に接続され、入力信号のオフセットおよび相関二重サンプリング回路のオフセットのうちの少なくともいずれか一方のために第1オフセット補正を提供する第1オフセット補正回路500と、第1プログラマブル利得増幅器の下流側に位置するアナログ/ディジタル変換器106と、第1プログラマブル利得増幅器の下流側に位置し、第2オフセット補正を提供する第2オフセット補正回路502と、相関二重サンプリング回路の下流側であって、かつ、第1プログラマブル利得増幅器の上流側に位置する画素利得増幅器1204を備えている。
【解決手段】本可変利得増幅回路は、入力信号から不要の相関ノイズ成分を除去する相関二重サンプリング回路1202と、相関二重サンプリング回路の下流側に位置する第1プログラマブル利得増幅器104と、入力が前記第1プログラマブル利得増幅器の入力に接続され、出力が相関二重サンプリング回路の入力に接続され、入力信号のオフセットおよび相関二重サンプリング回路のオフセットのうちの少なくともいずれか一方のために第1オフセット補正を提供する第1オフセット補正回路500と、第1プログラマブル利得増幅器の下流側に位置するアナログ/ディジタル変換器106と、第1プログラマブル利得増幅器の下流側に位置し、第2オフセット補正を提供する第2オフセット補正回路502と、相関二重サンプリング回路の下流側であって、かつ、第1プログラマブル利得増幅器の上流側に位置する画素利得増幅器1204を備えている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、可変利得増幅器に関する。
【背景技術】
【0002】
本願は、1999年6月15日に出願した米国予備特許出願番号第60/139,165号の出願日に対し、35U.S.C.§119(e)に基づく優先権を主張する。
【0003】
電荷結合デバイス(CCD:charge−coupled device)は、最近
の撮像技術において、光子を電子に変換するため、即ち、画像処理のために電子部品の使用を可能とするために選択されたセンサである。図1は、CCD信号処理チャネルに対する典型的なアナログ・フロント・エンド構築ブロックを示す。CCD入力信号100を、相関二重サンプリング回路(CDS:correlateddouble sampling)102が受け取る。相関二重サンプリング回路102の機能は、CCD信号100から画像内容を抽出し、不要の相関ノイズ成分を除去することである。プログラマブル利得増幅器(PGA)104が、CDS102の出力を増幅し、その後これをアナログ/ディジタル変換器(ADC)106によってディジタル・データに変換する。PGA104の利得は、利得制御回路112に利得入力(gaininput)110を供給することによってプログラムすることができる。
【0004】
実際には、回路構築ブロックはオフセットを有し、かかるオフセットは処理チャネルのダイナミック・レンジを減少させる可能性がある。即ち、PGAの上流側におけるあらゆる信号オフセットが、PGAによって、PGAの利得に関連するレベルに増幅され、PGA出力およびADCの有効なダイナミック・レンジを著しく減少させる。かかるオフセットは、CCD信号、CDS、またはPGAの入力に関係するオフセットに起因する可能性がある。例えば、PGAにおける50Xの利得を有する10mVのオフセットに対して、PGAの出力における、出力に関係するオフセットは0.5Vとなる。これは、PGA出力およびADCのダイナミック・レンジを0.5V減少するが、殆どの集積回路設計用途では、容認できないことである。
【0005】
この問題に対処するためには、通常オフセット補正を用いる。オフセット補正を行なう1つの方法は、較正間隔(例えば、黒画素期間)中にPGAの出力を積分し、フィードバックによって、蓄積した誤差をPGAの入力から減算することである。フィードバックは、CCDの黒画素中PGAの出力がシステムの「ゼロ」基準に等しくなるように、PGAの入力を調節する。この方式を図2に示す。この図では、INT200が積分器を示す。
【0006】
図2の方式に伴う問題の1つとして、ループ(PGA104およびINT200のループ)の時定数が、PGA104の利得に依存することがあげられる。フィードバック・ループを安定に保ち、「ゼロ」基準のノイズを低く抑えるためには、ループの帯域幅を低くかつ一定に保持し、PGA利得の変動に対して、ループ利得を一定に保持しなければならない。これは、フォワード経路におけるPGAとは逆の利得特性を有する別のPGAをフィードバック経路に挿入することによって行なうことができる。これを、逆PGA(RPGA)300と呼ぶことにし、図3に示す。
【0007】
PGA、RPGAおよびループの利得特性を図4に示す。PGA利得、RPGA利得およびループ利得を、各々、入力利得に対して示す。ループのダイナミックスに関しては、フィードバック経路におけるRPGA300およびINT200の順序は問題ではない。RPGA300は、ループのフィードバック経路において、INT200の前段に来ても構わない。しかしながら、回路レベルの重要性(consequence)があり、そのため図3の実施態様の方が好適な実施形態となる。
【発明の概要】
【発明が解決しようとする課題】
【0008】
図2および図3の実施形態には2つの欠点(limitation)がある。第1に、INT200はPGA104の前にあらゆるオフセットを処理するために十分大きな出力範囲を有する必要がある。オフセットの補正がPGA104の出力からオフセットを除去すること、そしてこの補正は、フィードバック・ループ内に同じオフセット(逆極性を有する)を与えるINT200によって行われることに注意しなければならない。これは、低電源(例えば、<3.0V)電圧環境においては、問題となる可能性がある。第2に、PGA104は広い利得制御範囲を有する必要がある。CCDカメラの用途は、その多くが40dB(100X)までの利得範囲、および40dBの最大利得を必要とする。このため、PGA104は、最大利得において適当な帯域幅を有さなければならず、このため回路の大型化および電力消費増大を招く。図3の回路は、特に、2つのGPAブロックを用いていることから、大型化および電力消費増大に至る可能性が高い。
【課題を解決するための手段】
【0009】
従来技術の欠点を回避するために、分割オフセット補正を採用したCCD信号処理チャネルを提供する。二重積分器を用いて、CCD入力からディジタル出力へのオフセットを補正する。1つの積分器は、相関二重サンプリング回路に配し、CCDのオフセットおよびCDSのオフセットを除去する。第2積分器は、PGAの後段に配置し、PGAのオフセット、および第1オフセット補正からのあらゆる未補正オフセットを除去する。代替実施形態では、第2積分器は、アナログ/ディジタル変換器(ADC)の後段に配し、積分器が完全にディジタル的に動作可能とすることができる。あるいは、ディジタルPGAをチャネル内に用いることも可能である。PGAに達する前に、CDSからの信号をADCによって変換し、ディジタルPGA(DPGA)を用いてディジタル出力を生成する。代替実施形態では、DPGAと組み合わせてアナログPGAを用いる。PGAの出力にADCを配し、ディジタルPGAのために入力を与える。この実施形態では、PGAおよびDPGA双方に利得制御が設けられる。
【0010】
二重PGA、二重オフセット補正実施形態では、相関二重サンプリング回路に第1積分器を配置し、PGAの出力またはアナログ/ディジタル変換器の出力のいずれかに第2積分器を配置する。
【0011】
一実施形態では、CDSと組み合わせて画素利得増幅器を用いる。
【図面の簡単な説明】
【0012】
【図1】従来技術によるCCD信号処理チャネルのブロック図を示す。
【図2】従来技術によるオフセット補正を備えたCCD信号処理チャネルのブロック図を示す。
【図3】従来技術によるオフセット補正および一定ループ利得を備えたCCD信号処理チャネルのブロック図を示す。
【図4】図3に示した従来技術による回路のPGA、RPGA、およびループ利得特性を示す。
【図5】入力および出力オフセット補正を備えたCCD信号処理チャネルのブロック図を示す。
【図6】入力および出力オフセット補正を備えたCCD信号処理チャネルの一実施形態のブロック図を示す。
【図7】ディジタルPGAを用いたCCD信号処理チャネルのブロック図を示す。
【図8】アナログPGAおよびディジタルPGAを用いたCCD信号処理チャネルのブロック図を示す。
【図9】図8に示す回路のPGAおよびDPGA利得特性を示す。
【図10】オフセット補正を備えたアナログPGAおよびディジタルPGAを用いた、CCD信号処理チャネルのブロック図を示す。
【図11】オフセット補正を備えたアナログPGAおよびディジタルPGAを用いたCCD信号処理チャネルの一実施形態のブロック図を示す。
【図12】オフセット補正を備えたアナログGPA、ディジタルPGAおよび画素利得増幅器を用いたCCD信号処理チャネルのブロック図を示す。
【図13】オフセット補正を備えたアナログPGA、ディジタルPGAおよび画素利得増幅器を用いたCCD信号処理チャネルの一実施形態のブロック図を示す。
【図14】図13に示す画素利得増幅器の出力レベルを示す。
【発明を実施するための形態】
【0013】
図5は、INT出力範囲の制約に対処する方式を示す。この方式では、2つのオフセット補正ループを適用する。即ち一方をPGAブロック104の入力500に適用し、他方をPGAブロック104の出力502に適用する。入力オフセットの補正によって、CCDのオフセットおよびCDSのオフセットを除去する。出力オフセット補正は、次に、PGAの入力オフセット、およびPGAの出力と呼ぶ第1オフセット補正からの未補正オフセットを除去する。PGAの前にオフセット寄与の殆どが除去されるので、出力オフセット・ループが補正しなければならないオフセットは、図2および図3の従来技術の実施態様と比較すると、大幅に少なくなる。これは、回路の簡略化をもたらすので有利である。入力オフセットの補正を行なうには、較正間隔(例えば、黒画素期間)中にCDS102の出力を積分し、フィードバックにおいてCDS102の入力から蓄積誤差を減算する。フィードバックは、CDS102の出力がCCDの黒画素中の「0」信号レベルに等しくなるように、CDS102の入力を調節する。出力オフセット補正を行なうには、ADCの出力を積分し、フィードバックによってPGA104の出力から蓄積誤差を減算する。フィードバックは、ADC106の出力がCCDの黒画素中におけるシステムの「0」基準に等しくなるように、PGA104の出力を調節する。
【0014】
図6は、図5の概念の別の実施形態を示す。この実施形態では、出力オフセット補正は全てディジタルで行われる。補正ループは、ADC106の出力を積分し、ADC106の出力から誤差を減算する。図5および図6の実施態様間の相違は、図5では、INT2502の入力がADC106のディジタル出力でなければならないが、INT2 502の出力はアナログ・レベルでなければならないことである。図5の実際の実施態様では、INT2 502を有するフィードバックにおいて、適切な解像度レベルを有するディジタル/アナログ変換器(DAC)がなければならない。図6におけるINT2600はディジタル信号のみを扱うので、その実施態様には変換器を追加する必要はない。
【0015】
図7は、PGAの利得範囲を大きくすることにより、前述の制約に対処する方式を示す。この方式では、PGA段700をADC106の後段に移動している。こうすることにより、PGAの実施態様はディジタル(即ち、ディジタル乗算器)となり、したがって、回路の簡略化が得られる。また、これをディジタル−PGAあるいは単にDPGA700と呼ぶことにする。DPGA700の欠点は、ディジタル乗算器に特有の丸め(truncation)に起因するディジタル利得によって生ずる、信号のダイナミック・レンジの損失である。例えば、2X(即ち、6dB)のディジタル利得増大には、2X(即ち、6dB)のダイナミック・レンジの減少が伴う。この影響を相殺するために、DPGA700において用いられる利得範囲だけ、ADC106の解像度を増大させる必要がある。例えば、36dB利得範囲を有するアナログPGAと同じダイナミック・レンジを得るためには、同じ利得範囲を有するDPGAを用いて、ADCの解像度を6ビット高めなければならない。このように解像度を高めることは、6ビットをADCに追加することの難しさのために、コスト高を招く案となる可能性がある。
【0016】
図8は、DPGAを用いた別の実施形態を示す。図8の方式では、DPGA700をアナログPGA104と共に用いて、必要な利得範囲を得ている。PGA104は、チャネル・ノイズがADC106によって制限される(またはPGAの利得後のノイズ)、より低い利得範囲を与え、DPGA700は、チャネル・ノイズが入力ノイズによって制限される(または、PGAの利得前のノイズ)、より高い利得範囲を与える。
【0017】
図9は、PGA、DPGAの利得曲線、および全体的な利得を示す。図示のように、PGAがカバーする利得範囲は、同じ全利得範囲を有する全アナログ実施態様(図1)と比較すると小さく、したがってPGAの設計の小型化が図れる。同様に、DPGAは、全ディジタル実施態様(図7)と比較すると、狭い利得範囲をカバーする。ここでは、ADCに要求される解像度を低くすることができ、図7のADC設計と比較して、更に簡略化が図れる。この混成アナログ−ディジタルPGAを用いた案は、図1および図7と比較して、設計全体の簡略化を図るためには、最も有力である。
【0018】
図10および図11は、図8の実施形態と共に、入力および出力オフセット補正をどのように用いることができるかを示す。図10は、2つの積分器500,502を備えた、図8の信号処理チャネルを示す。第1積分器500は、CCDのオフセットおよびCDSのオフセットを除去する。第2積分器502は、PGAの入力オフセット、およびPGAの出力と呼ぶ第1オフセット補正からの未補正オフセットを除去する。図11のチャネルは、チャネル内のADCの後段に第2積分器600を移動することにより、先に図6について説明したように、全ての補正をディジタル・ドメインで行なう。
【0019】
図12および図13は、画素−利得−増幅器(PxGA)1204を用いた2つの実施形態を示す。PxGA1204は、サンプル毎に切り替え可能な利得を与える。その概念を図14に示す。PxGAの背後にあるアイデアは、画素に基づいて利得を与え、CCDセンサが生成する異なる色に対応する異なるサンプルの応答性を等化することである。図12および図13は、入力および出力オフセット補正、ならびにPGA104およびDPGA700を含む信号処理チェーンに、PxGAブロック1200をどのように実施することができるかを示す。PxGAの発明は、同時に提出した出願において別個に開示されている。この出願は、”Pixel GainAmplifier”(画素利得増幅器)
と題し、本願と同じ日付で出願し、1999年6月11日に出願した予備出願番号第60/138,960号に対する優先権を主張している。予備出願番号第60/138,960号の内容は、その全体がこの言及により本願にも含まれるものとし、対応する通常出願の写しをここに同封する。
【0020】
本発明は、他の種類の信号処理にも応用可能であり、CCD信号の処理に限定される訳ではない。
【0021】
以上、本発明の少なくとも1つの代表的な実施形態について説明したが、種々の変形、変更および改良も当業者には容易に想起されよう。かかる変形、変更および改良は、本発明の精神の範囲内に該当することを意図するものである。したがって、前述の説明は一例に過ぎず、限定を意図するのではない。本発明は、特許請求の範囲およびその均等物においてのみ限定されることとする。
【技術分野】
【0001】
本発明は、可変利得増幅器に関する。
【背景技術】
【0002】
本願は、1999年6月15日に出願した米国予備特許出願番号第60/139,165号の出願日に対し、35U.S.C.§119(e)に基づく優先権を主張する。
【0003】
電荷結合デバイス(CCD:charge−coupled device)は、最近
の撮像技術において、光子を電子に変換するため、即ち、画像処理のために電子部品の使用を可能とするために選択されたセンサである。図1は、CCD信号処理チャネルに対する典型的なアナログ・フロント・エンド構築ブロックを示す。CCD入力信号100を、相関二重サンプリング回路(CDS:correlateddouble sampling)102が受け取る。相関二重サンプリング回路102の機能は、CCD信号100から画像内容を抽出し、不要の相関ノイズ成分を除去することである。プログラマブル利得増幅器(PGA)104が、CDS102の出力を増幅し、その後これをアナログ/ディジタル変換器(ADC)106によってディジタル・データに変換する。PGA104の利得は、利得制御回路112に利得入力(gaininput)110を供給することによってプログラムすることができる。
【0004】
実際には、回路構築ブロックはオフセットを有し、かかるオフセットは処理チャネルのダイナミック・レンジを減少させる可能性がある。即ち、PGAの上流側におけるあらゆる信号オフセットが、PGAによって、PGAの利得に関連するレベルに増幅され、PGA出力およびADCの有効なダイナミック・レンジを著しく減少させる。かかるオフセットは、CCD信号、CDS、またはPGAの入力に関係するオフセットに起因する可能性がある。例えば、PGAにおける50Xの利得を有する10mVのオフセットに対して、PGAの出力における、出力に関係するオフセットは0.5Vとなる。これは、PGA出力およびADCのダイナミック・レンジを0.5V減少するが、殆どの集積回路設計用途では、容認できないことである。
【0005】
この問題に対処するためには、通常オフセット補正を用いる。オフセット補正を行なう1つの方法は、較正間隔(例えば、黒画素期間)中にPGAの出力を積分し、フィードバックによって、蓄積した誤差をPGAの入力から減算することである。フィードバックは、CCDの黒画素中PGAの出力がシステムの「ゼロ」基準に等しくなるように、PGAの入力を調節する。この方式を図2に示す。この図では、INT200が積分器を示す。
【0006】
図2の方式に伴う問題の1つとして、ループ(PGA104およびINT200のループ)の時定数が、PGA104の利得に依存することがあげられる。フィードバック・ループを安定に保ち、「ゼロ」基準のノイズを低く抑えるためには、ループの帯域幅を低くかつ一定に保持し、PGA利得の変動に対して、ループ利得を一定に保持しなければならない。これは、フォワード経路におけるPGAとは逆の利得特性を有する別のPGAをフィードバック経路に挿入することによって行なうことができる。これを、逆PGA(RPGA)300と呼ぶことにし、図3に示す。
【0007】
PGA、RPGAおよびループの利得特性を図4に示す。PGA利得、RPGA利得およびループ利得を、各々、入力利得に対して示す。ループのダイナミックスに関しては、フィードバック経路におけるRPGA300およびINT200の順序は問題ではない。RPGA300は、ループのフィードバック経路において、INT200の前段に来ても構わない。しかしながら、回路レベルの重要性(consequence)があり、そのため図3の実施態様の方が好適な実施形態となる。
【発明の概要】
【発明が解決しようとする課題】
【0008】
図2および図3の実施形態には2つの欠点(limitation)がある。第1に、INT200はPGA104の前にあらゆるオフセットを処理するために十分大きな出力範囲を有する必要がある。オフセットの補正がPGA104の出力からオフセットを除去すること、そしてこの補正は、フィードバック・ループ内に同じオフセット(逆極性を有する)を与えるINT200によって行われることに注意しなければならない。これは、低電源(例えば、<3.0V)電圧環境においては、問題となる可能性がある。第2に、PGA104は広い利得制御範囲を有する必要がある。CCDカメラの用途は、その多くが40dB(100X)までの利得範囲、および40dBの最大利得を必要とする。このため、PGA104は、最大利得において適当な帯域幅を有さなければならず、このため回路の大型化および電力消費増大を招く。図3の回路は、特に、2つのGPAブロックを用いていることから、大型化および電力消費増大に至る可能性が高い。
【課題を解決するための手段】
【0009】
従来技術の欠点を回避するために、分割オフセット補正を採用したCCD信号処理チャネルを提供する。二重積分器を用いて、CCD入力からディジタル出力へのオフセットを補正する。1つの積分器は、相関二重サンプリング回路に配し、CCDのオフセットおよびCDSのオフセットを除去する。第2積分器は、PGAの後段に配置し、PGAのオフセット、および第1オフセット補正からのあらゆる未補正オフセットを除去する。代替実施形態では、第2積分器は、アナログ/ディジタル変換器(ADC)の後段に配し、積分器が完全にディジタル的に動作可能とすることができる。あるいは、ディジタルPGAをチャネル内に用いることも可能である。PGAに達する前に、CDSからの信号をADCによって変換し、ディジタルPGA(DPGA)を用いてディジタル出力を生成する。代替実施形態では、DPGAと組み合わせてアナログPGAを用いる。PGAの出力にADCを配し、ディジタルPGAのために入力を与える。この実施形態では、PGAおよびDPGA双方に利得制御が設けられる。
【0010】
二重PGA、二重オフセット補正実施形態では、相関二重サンプリング回路に第1積分器を配置し、PGAの出力またはアナログ/ディジタル変換器の出力のいずれかに第2積分器を配置する。
【0011】
一実施形態では、CDSと組み合わせて画素利得増幅器を用いる。
【図面の簡単な説明】
【0012】
【図1】従来技術によるCCD信号処理チャネルのブロック図を示す。
【図2】従来技術によるオフセット補正を備えたCCD信号処理チャネルのブロック図を示す。
【図3】従来技術によるオフセット補正および一定ループ利得を備えたCCD信号処理チャネルのブロック図を示す。
【図4】図3に示した従来技術による回路のPGA、RPGA、およびループ利得特性を示す。
【図5】入力および出力オフセット補正を備えたCCD信号処理チャネルのブロック図を示す。
【図6】入力および出力オフセット補正を備えたCCD信号処理チャネルの一実施形態のブロック図を示す。
【図7】ディジタルPGAを用いたCCD信号処理チャネルのブロック図を示す。
【図8】アナログPGAおよびディジタルPGAを用いたCCD信号処理チャネルのブロック図を示す。
【図9】図8に示す回路のPGAおよびDPGA利得特性を示す。
【図10】オフセット補正を備えたアナログPGAおよびディジタルPGAを用いた、CCD信号処理チャネルのブロック図を示す。
【図11】オフセット補正を備えたアナログPGAおよびディジタルPGAを用いたCCD信号処理チャネルの一実施形態のブロック図を示す。
【図12】オフセット補正を備えたアナログGPA、ディジタルPGAおよび画素利得増幅器を用いたCCD信号処理チャネルのブロック図を示す。
【図13】オフセット補正を備えたアナログPGA、ディジタルPGAおよび画素利得増幅器を用いたCCD信号処理チャネルの一実施形態のブロック図を示す。
【図14】図13に示す画素利得増幅器の出力レベルを示す。
【発明を実施するための形態】
【0013】
図5は、INT出力範囲の制約に対処する方式を示す。この方式では、2つのオフセット補正ループを適用する。即ち一方をPGAブロック104の入力500に適用し、他方をPGAブロック104の出力502に適用する。入力オフセットの補正によって、CCDのオフセットおよびCDSのオフセットを除去する。出力オフセット補正は、次に、PGAの入力オフセット、およびPGAの出力と呼ぶ第1オフセット補正からの未補正オフセットを除去する。PGAの前にオフセット寄与の殆どが除去されるので、出力オフセット・ループが補正しなければならないオフセットは、図2および図3の従来技術の実施態様と比較すると、大幅に少なくなる。これは、回路の簡略化をもたらすので有利である。入力オフセットの補正を行なうには、較正間隔(例えば、黒画素期間)中にCDS102の出力を積分し、フィードバックにおいてCDS102の入力から蓄積誤差を減算する。フィードバックは、CDS102の出力がCCDの黒画素中の「0」信号レベルに等しくなるように、CDS102の入力を調節する。出力オフセット補正を行なうには、ADCの出力を積分し、フィードバックによってPGA104の出力から蓄積誤差を減算する。フィードバックは、ADC106の出力がCCDの黒画素中におけるシステムの「0」基準に等しくなるように、PGA104の出力を調節する。
【0014】
図6は、図5の概念の別の実施形態を示す。この実施形態では、出力オフセット補正は全てディジタルで行われる。補正ループは、ADC106の出力を積分し、ADC106の出力から誤差を減算する。図5および図6の実施態様間の相違は、図5では、INT2502の入力がADC106のディジタル出力でなければならないが、INT2 502の出力はアナログ・レベルでなければならないことである。図5の実際の実施態様では、INT2 502を有するフィードバックにおいて、適切な解像度レベルを有するディジタル/アナログ変換器(DAC)がなければならない。図6におけるINT2600はディジタル信号のみを扱うので、その実施態様には変換器を追加する必要はない。
【0015】
図7は、PGAの利得範囲を大きくすることにより、前述の制約に対処する方式を示す。この方式では、PGA段700をADC106の後段に移動している。こうすることにより、PGAの実施態様はディジタル(即ち、ディジタル乗算器)となり、したがって、回路の簡略化が得られる。また、これをディジタル−PGAあるいは単にDPGA700と呼ぶことにする。DPGA700の欠点は、ディジタル乗算器に特有の丸め(truncation)に起因するディジタル利得によって生ずる、信号のダイナミック・レンジの損失である。例えば、2X(即ち、6dB)のディジタル利得増大には、2X(即ち、6dB)のダイナミック・レンジの減少が伴う。この影響を相殺するために、DPGA700において用いられる利得範囲だけ、ADC106の解像度を増大させる必要がある。例えば、36dB利得範囲を有するアナログPGAと同じダイナミック・レンジを得るためには、同じ利得範囲を有するDPGAを用いて、ADCの解像度を6ビット高めなければならない。このように解像度を高めることは、6ビットをADCに追加することの難しさのために、コスト高を招く案となる可能性がある。
【0016】
図8は、DPGAを用いた別の実施形態を示す。図8の方式では、DPGA700をアナログPGA104と共に用いて、必要な利得範囲を得ている。PGA104は、チャネル・ノイズがADC106によって制限される(またはPGAの利得後のノイズ)、より低い利得範囲を与え、DPGA700は、チャネル・ノイズが入力ノイズによって制限される(または、PGAの利得前のノイズ)、より高い利得範囲を与える。
【0017】
図9は、PGA、DPGAの利得曲線、および全体的な利得を示す。図示のように、PGAがカバーする利得範囲は、同じ全利得範囲を有する全アナログ実施態様(図1)と比較すると小さく、したがってPGAの設計の小型化が図れる。同様に、DPGAは、全ディジタル実施態様(図7)と比較すると、狭い利得範囲をカバーする。ここでは、ADCに要求される解像度を低くすることができ、図7のADC設計と比較して、更に簡略化が図れる。この混成アナログ−ディジタルPGAを用いた案は、図1および図7と比較して、設計全体の簡略化を図るためには、最も有力である。
【0018】
図10および図11は、図8の実施形態と共に、入力および出力オフセット補正をどのように用いることができるかを示す。図10は、2つの積分器500,502を備えた、図8の信号処理チャネルを示す。第1積分器500は、CCDのオフセットおよびCDSのオフセットを除去する。第2積分器502は、PGAの入力オフセット、およびPGAの出力と呼ぶ第1オフセット補正からの未補正オフセットを除去する。図11のチャネルは、チャネル内のADCの後段に第2積分器600を移動することにより、先に図6について説明したように、全ての補正をディジタル・ドメインで行なう。
【0019】
図12および図13は、画素−利得−増幅器(PxGA)1204を用いた2つの実施形態を示す。PxGA1204は、サンプル毎に切り替え可能な利得を与える。その概念を図14に示す。PxGAの背後にあるアイデアは、画素に基づいて利得を与え、CCDセンサが生成する異なる色に対応する異なるサンプルの応答性を等化することである。図12および図13は、入力および出力オフセット補正、ならびにPGA104およびDPGA700を含む信号処理チェーンに、PxGAブロック1200をどのように実施することができるかを示す。PxGAの発明は、同時に提出した出願において別個に開示されている。この出願は、”Pixel GainAmplifier”(画素利得増幅器)
と題し、本願と同じ日付で出願し、1999年6月11日に出願した予備出願番号第60/138,960号に対する優先権を主張している。予備出願番号第60/138,960号の内容は、その全体がこの言及により本願にも含まれるものとし、対応する通常出願の写しをここに同封する。
【0020】
本発明は、他の種類の信号処理にも応用可能であり、CCD信号の処理に限定される訳ではない。
【0021】
以上、本発明の少なくとも1つの代表的な実施形態について説明したが、種々の変形、変更および改良も当業者には容易に想起されよう。かかる変形、変更および改良は、本発明の精神の範囲内に該当することを意図するものである。したがって、前述の説明は一例に過ぎず、限定を意図するのではない。本発明は、特許請求の範囲およびその均等物においてのみ限定されることとする。
【特許請求の範囲】
【請求項1】
可変利得増幅回路であって、
入力および出力を有し、入力信号から不要の相関ノイズ成分を除去する相関二重サンプリング回路と、
入力および出力を有し、前記相関二重サンプリング回路の下流側に位置する第1プログラマブル利得増幅器と、
入力が前記第1プログラマブル利得増幅器の入力に接続され、出力が前記相関二重サンプリング回路の入力に接続され、前記入力信号のオフセットおよび前記相関二重サンプリング回路のオフセットのうちの少なくともいずれか一方のために第1オフセット補正を提供する第1オフセット補正回路と、
入力および出力を有し、前記第1プログラマブル利得増幅器の下流側に位置するアナログ/ディジタル変換器と、
前記第1プログラマブル利得増幅器の下流側に位置し、第2オフセット補正を提供する第2オフセット補正回路と、
前記相関二重サンプリング回路の下流側であって、かつ、前記第1プログラマブル利得増幅器の上流側に位置する画素利得増幅器
を備え、
前記相関二重サンプリング回路と前記第1オフセット補正回路とが、フィードバック・ループの少なくとも一部を構成すること、
前記第1プログラマブル利得増幅器は、前記フィードバック・ループの外側にあること、
前記第2オフセット補正回路は、前記アナログ/ディジタル変換器の入力と出力との間に直列接続されたディジタル/アナログ変換器と積分器とを備えていること、
前記画素利得増幅器は前記フィードバック・ループの一部であること、
を特徴とする可変利得増幅器。
【請求項2】
請求項1記載の可変利得増幅回路であって、更に、
前記アナログ/ディジタル変換器の出力に接続され、前記可変利得増幅回路のディジタル・ドメインに位置する第2プログラマブル利得増幅器と、
を備え、
前記第1プログラマブル利得増幅器は、アナログ・ドメインにおいて前記可変利得増幅回路のために動作することを特徴とする可変利得増幅器。
【請求項3】
請求項2記載の可変利得増幅回路であって、更に、前記第1プログラマブル利得増幅器および前記第2プログラマブル利得増幅器に接続されている利得制御回路を備えていることを特徴とする可変利得増幅回路。
【請求項4】
請求項1記載の可変利得増幅回路であって、前記相関二重サンプリング回路が画像センサからの前記入力信号を受信するものであることを特徴とする可変利得増幅回路。
【請求項5】
請求項4記載の可変利得増幅回路であって、前記画像センサが電荷結合デバイスであることを特徴とする可変利得増幅回路。
【請求項6】
請求項1記載の可変利得増幅回路であって、更に、前記第1プログラマブル利得増幅器に接続されている利得制御回路を備えていることを特徴とする可変利得増幅回路。
【請求項7】
請求項6記載の可変利得増幅回路であって、更に、前記利得制御回路に接続され、前記第1プログラマブル利得増幅器の利得のプログラミングのための利得入力を含むことを特徴とする可変利得増幅回路。
【請求項1】
可変利得増幅回路であって、
入力および出力を有し、入力信号から不要の相関ノイズ成分を除去する相関二重サンプリング回路と、
入力および出力を有し、前記相関二重サンプリング回路の下流側に位置する第1プログラマブル利得増幅器と、
入力が前記第1プログラマブル利得増幅器の入力に接続され、出力が前記相関二重サンプリング回路の入力に接続され、前記入力信号のオフセットおよび前記相関二重サンプリング回路のオフセットのうちの少なくともいずれか一方のために第1オフセット補正を提供する第1オフセット補正回路と、
入力および出力を有し、前記第1プログラマブル利得増幅器の下流側に位置するアナログ/ディジタル変換器と、
前記第1プログラマブル利得増幅器の下流側に位置し、第2オフセット補正を提供する第2オフセット補正回路と、
前記相関二重サンプリング回路の下流側であって、かつ、前記第1プログラマブル利得増幅器の上流側に位置する画素利得増幅器
を備え、
前記相関二重サンプリング回路と前記第1オフセット補正回路とが、フィードバック・ループの少なくとも一部を構成すること、
前記第1プログラマブル利得増幅器は、前記フィードバック・ループの外側にあること、
前記第2オフセット補正回路は、前記アナログ/ディジタル変換器の入力と出力との間に直列接続されたディジタル/アナログ変換器と積分器とを備えていること、
前記画素利得増幅器は前記フィードバック・ループの一部であること、
を特徴とする可変利得増幅器。
【請求項2】
請求項1記載の可変利得増幅回路であって、更に、
前記アナログ/ディジタル変換器の出力に接続され、前記可変利得増幅回路のディジタル・ドメインに位置する第2プログラマブル利得増幅器と、
を備え、
前記第1プログラマブル利得増幅器は、アナログ・ドメインにおいて前記可変利得増幅回路のために動作することを特徴とする可変利得増幅器。
【請求項3】
請求項2記載の可変利得増幅回路であって、更に、前記第1プログラマブル利得増幅器および前記第2プログラマブル利得増幅器に接続されている利得制御回路を備えていることを特徴とする可変利得増幅回路。
【請求項4】
請求項1記載の可変利得増幅回路であって、前記相関二重サンプリング回路が画像センサからの前記入力信号を受信するものであることを特徴とする可変利得増幅回路。
【請求項5】
請求項4記載の可変利得増幅回路であって、前記画像センサが電荷結合デバイスであることを特徴とする可変利得増幅回路。
【請求項6】
請求項1記載の可変利得増幅回路であって、更に、前記第1プログラマブル利得増幅器に接続されている利得制御回路を備えていることを特徴とする可変利得増幅回路。
【請求項7】
請求項6記載の可変利得増幅回路であって、更に、前記利得制御回路に接続され、前記第1プログラマブル利得増幅器の利得のプログラミングのための利得入力を含むことを特徴とする可変利得増幅回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2013−110769(P2013−110769A)
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願番号】特願2013−47772(P2013−47772)
【出願日】平成25年3月11日(2013.3.11)
【分割の表示】特願2000−179750(P2000−179750)の分割
【原出願日】平成12年6月15日(2000.6.15)
【出願人】(591205190)アナログ デバイセス インコーポレーテッド (18)
【氏名又は名称原語表記】ANALOG DEVICES,INCORPORATED
【Fターム(参考)】
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願日】平成25年3月11日(2013.3.11)
【分割の表示】特願2000−179750(P2000−179750)の分割
【原出願日】平成12年6月15日(2000.6.15)
【出願人】(591205190)アナログ デバイセス インコーポレーテッド (18)
【氏名又は名称原語表記】ANALOG DEVICES,INCORPORATED
【Fターム(参考)】
[ Back to top ]