ソースフォロア回路
【課題】電流源側の駆動能力の大幅な改善を図り、回路の消費電力やエリアの大幅な削減を図るようにしたソースフォロア回路の提供。
【解決手段】この発明は、入力電圧を受けるＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１とカスコード接続される電流源１０とを備えている。電流源１０は、ＭＯＳトランジスタＭ１とカスコード接続されるＭＯＳトランジスタＭ２と、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２との共通接続部と、ＭＯＳトランジスタＭ２のゲートとの間に接続されるコンデンサＣ１と、ＭＯＳトランジスタＭ２のバイアスを印加する経路上に配置される抵抗Ｒ１とを備えている。
【解決手段】この発明は、入力電圧を受けるＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１とカスコード接続される電流源１０とを備えている。電流源１０は、ＭＯＳトランジスタＭ１とカスコード接続されるＭＯＳトランジスタＭ２と、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２との共通接続部と、ＭＯＳトランジスタＭ２のゲートとの間に接続されるコンデンサＣ１と、ＭＯＳトランジスタＭ２のバイアスを印加する経路上に配置される抵抗Ｒ１とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧となる一定電圧を出力することができ、トランジスタの駆動能力の向上を図るようにしたソースフォロア回路に関する。
【背景技術】
【０００２】
従来、回路内で使用される基準電圧を生成するバッファ回路として、構造の簡単さやドライブ能力の高さからソースフォロア回路がしばしば用いられる（例えば、特許文献１参照）。
このようなソースフォロア回路の構成について、図４を参照して説明する。
このソースフォロア回路は、図４に示すように、Ｎ型のＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１にカスコード接続されるＮ型のＭＯＳトランジスタＭ２と、を備えている。
【０００３】
ＭＯＳトランジスタＭ１のゲートには入力電圧Ｖｉｎが印加され、ＭＯＳトランジスタＭ１のドレインには電源電圧ＶＤＤが印加される。ＭＯＳトランジスタＭ１のソースとＭＯＳトランジスタＭ２のドレインが共通接続され、この共通接続部が出力端子２０に接続されている。ＭＯＳトランジスタＭ２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。ＭＯＳトランジスタＭ２のソースは接地されている。
【０００４】
次に、図４のソースフォロア回路の動作の一例について説明する。
この動作例は、出力端子２０にスイッチ６０を介してコンデンサＣＬが負荷として接続され、スイッチ６０があるタイミングφ１でオンになり、出力端子２０とコンデンサＣＬが接続される場合である。例えば、スイッチトキャパシタ回路のコンデンサを負荷とする場合であり、コンデンサＣＬが出力端子２０に接続される直前のコンデンサＣＬの初期電圧をＶｘとする。
【０００５】
いま、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して低い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、出力端子２０からコンデンサＣＬへ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧（タイミングφ１以前の電圧）から下がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して大きな電流を流す。その結果、ＭＯＳトランジスタＭ１に流れる電流の増加によって、出力電圧Ｖｏｕｔは急激に元の電圧に戻る。
【０００６】
一方、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、コンデンサＣＬから出力端子２０へ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から上がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが下がり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して電流が減るが、ＭＯＳトランジスタＭ２のゲートとソース間の電圧は一定であるので、ＭＯＳトランジスタＭ２は定電流を流し続ける。その結果、出力電圧Ｖｏｕｔは、ＭＯＳトランジスタＭ２の定電流に制約され、緩やかに元の電圧に戻る。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−４２９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように、従来のソースフォロア回路では、ＭＯＳトランジスタＭ１の駆動能力が高いが、電流源として機能するＭＯＳトランジスタＭ２の駆動能力が劣る。通常、回路の消費電力は駆動能力の劣る側で決まるので、回路の消費電力やエリアが増大してしまうという課題がある。
以上の説明は、図４に示すように、回路をＮ型のＭＯＳトランジスタで構成する場合であるが、これに代えて回路をＰ型のＭＯＳトランジスタで構成する場合にも、上記と同様の課題がある。
そこで、本発明の目的は、上記の課題に鑑み、電流源側の駆動能力の大幅な改善を図り、回路の消費電力やエリアの大幅な削減を図るようにしたソースフォロア回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、入力電圧を受ける第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタとカスコード接続される電流源と、を備え、前記電流源は、前記第１のＭＯＳトランジスタとカスコード接続される第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通接続部と、前記第２のＭＯＳトランジスタのゲートとの間に接続されるコンデンサと、前記第２のＭＯＳトランジスタのバイアスを印加する経路上に配置される抵抗と、を備える。
【００１０】
第２の発明は、第１の発明において、前記共通接続部は、スイッチを介して負荷と接続される。
第３の発明は、第１または第２の発明において、前記１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとは、同じ導電型のＭＯＳトランジスタである。
【発明の効果】
【００１１】
このような構成の本発明によれば、電流源側の駆動能力の大幅な改善を図ることができ、回路の消費電力やエリアの大幅な削減を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態の回路図である。
【図２】第１実施形態の動作例を説明する波形図である。
【図３】本発明の第２実施形態の回路図である。
【図４】従来回路の回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態の回路図である。
第１実施形態に係るソースフォロア回路は、図１に示すように、入力電圧Ｖｉｎを受けるＮ型のＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１にカスコード接続される電流源１０と、を備えている。そして、ＭＯＳトランジスタＭ１と電流源１０との共通接続部が出力端子２０に接続され、この出力端子２０から出力電圧Ｖｏｕｔが出力される。
【００１４】
ＭＯＳトランジスタＭ１のゲートは入力端子３０に接続され、入力端子３０には入力電圧Ｖｉｎが印加される。ＭＯＳトランジスタＭ１のドレインは電源端子４０に接続され、電源端子４０には電源電圧ＶＤＤが印加される。ＭＯＳトランジスタＭ１のソースは、出力端子２０と後述のＭＯＳトランジスタＭ２のドレインとに接続される。
電流源１０は、図１に示すように、ＭＯＳトランジスタＭ１と同じ導電型であるＮ型のＭＯＳトランジスタＭ２と、コンデンサＣ１と、抵抗Ｒ１と、を備えている。
【００１５】
ＭＯＳトランジスタＭ２は、ＭＯＳトランジスタＭ１とカスコード接続される。すなわち、ＭＯＳトランジスタＭ２のドレインはＭＯＳトランジスタＭ１のソースと接続され、ＭＯＳトランジスタＭ２のソースは接地される。そして、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２との共通接続部は、出力端子２０に接続される。
コンデンサＣ１は、出力端子２０とＭＯＳトランジスタＭ２のゲートとの間に接続される。抵抗Ｒ１は、例えば高抵抗からなり、ＭＯＳトランジスタＭ２のバイアス電圧Ｖｂｉａｓを印加する経路上に配置されている。具体的には、抵抗Ｒ１は、ＭＯＳトランジスタＭ２のゲートとバイアス印加端子５０との間に配置される。このため、ＭＯＳトランジスタＭ２のゲートには、抵抗Ｒ１を介してバイアス電圧Ｖｂｉａｓが印加される。
【００１６】
このような構成によれば、ＭＯＳトランジスタＭ２のゲート電圧Ｖａは、定常状態（例えば出力電圧Ｖｏｕｔに変化がない状態）ではバイアス電圧Ｖｂｉａｓに等しい。しかし、出力電圧Ｖｏｕｔが急激に変化をした場合には、コンデンサＣ１がハイパスフィルタとなって、その出力電圧Ｖｏｕｔの変化に連動してＭＯＳトランジスタＭ２のゲート電圧Ｖａも変化する。
【００１７】
次に、第１実施形態の動作例について、図１を参照して説明する。
第１実施形態は、例えばスイッチトキャパシタ回路のコンデンサを負荷として駆動する場合には、図１に示すように、出力端子２０にスイッチ６０を介してコンデンサＣＬが接続される。
この動作説明は、スイッチ６０があるタイミングφ１でオンになり、出力端子２０とコンデンサＣＬが接続される場合である。そして、コンデンサＣＬが出力端子２０に接続される直前のコンデンサＣＬの初期電圧をＶｘとする。
【００１８】
いま、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して低い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、出力端子２０からコンデンサＣＬへ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧（タイミングφ１以前の電圧）から下がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して大きな電流を流す。その結果、ＭＯＳトランジスタＭ１に流れる電流の増加によって、出力電圧Ｖｏｕｔは急激に元の電圧に戻る。
【００１９】
一方、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、コンデンサＣＬから出力端子２０へ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から上がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが下がり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して電流が減る。また、ＭＯＳトランジスタＭ２のゲート電圧Ｖａは、コンデンサＣ１によってバイアス電圧Ｖｂｉａｓに対して上がる。すると、ＭＯＳトランジスタＭ２のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ２にはその電圧Ｖｇｓの２乗に比例して大きな電流が流れる。その結果、出力電圧ＶｏｕｔはＭＯＳトランジスタＭ１の電流の減少と、ＭＯＳトランジスタＭ２の電流の増加により、図４の従来回路に比べて非常に急激（短時間）に元の電圧に戻る。
【００２０】
図２は、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合において、出力電圧Ｖｏｕｔの変化例のシミュレーション結果を示す。図２において、曲線ａは第１実施形態の出力電圧Ｖｏｕｔであり、曲線ｂは図４の従来回路の出力電圧Ｖｏｕｔである。図２によれば、第１実施形態では、従来回路に比べて短時間に元の電圧に戻ることがわかる。
【００２１】
以上のように、第１実施形態では、ＭＯＳトランジスタＭ２、コンデンサＣ１および抵抗Ｒ１を含む電流源１０を備えるようにしたので、ＭＯＳトランジスタＭ１の駆動能力を確保しつつ、ＭＯＳトランジスタＭ２の駆動能力の大幅な向上を図ることができる。
このため、第１実施形態によれば、従来に比べて、回路の消費電力やエリアの大幅な削減を図ることができる。
【００２２】
（第２実施形態）
図３は、本発明の第２実施形態の回路図である。
第２実施形態に係るソースフォロア回路は、図１に示すＮ型のＭＯＳトランジスタＭ１、Ｍ２を、図３に示すように、Ｐ型のＭＯＳトランジスタＭ３、Ｍ４に置き換えたものである。
すなわち、第２実施形態は、図３に示すように、入力電圧Ｖｉｎを受けるＰ型のＭＯＳトランジスタＭ３と、ＭＯＳトランジスタＭ３にカスコード接続される電流源１０ａと、を備えている。そして、ＭＯＳトランジスタＭ３と電流源１０ａとの共通接続部が出力端子２０に接続され、この出力端子２０から出力電圧Ｖｏｕｔが出力される。
【００２３】
ＭＯＳトランジスタＭ３のゲートは入力端子３０に接続され、入力端子３０には入力電圧Ｖｉｎが印加される。ＭＯＳトランジスタＭ３のドレインは接地される。ＭＯＳトランジスタＭ３のソースは、出力端子２０と後述のＭＯＳトランジスタＭ４のドレインとに接続される。
電流源１０ａは、図３に示すように、ＭＯＳトランジスタＭ３と同じ導電型であるＰ型のＭＯＳトランジスタＭ４と、コンデンサＣ１と、抵抗Ｒ１と、を備えている。
【００２４】
ＭＯＳトランジスタＭ４は、ＭＯＳトランジスタＭ３とカスコード接続される。すなわち、ＭＯＳトランジスタＭ４のドレインはＭＯＳトランジスタＭ３のソースと接続され、ＭＯＳトランジスタＭ４のソースは電源端子４０に接続され、電源端子４０には電源電圧ＶＤＤが印加される。そして、ＭＯＳトランジスタＭ３とＭＯＳトランジスタＭ４との共通接続部は、出力端子２０に接続される。
【００２５】
コンデンサＣ１は、出力端子２０とＭＯＳトランジスタＭ４のゲートとの間に接続される。抵抗Ｒ１は、例えば高抵抗からなり、ＭＯＳトランジスタＭ４にバイアス電圧Ｖｂｉａｓを印加する経路上に配置されている。具体的には、抵抗Ｒ１は、ＭＯＳトランジスタＭ４のゲートとバイアス印加端子５０との間に配置される。このため、ＭＯＳトランジスタＭ４のゲートには、抵抗Ｒ１を介してバイアス電圧Ｖｂｉａｓが印加される。
【００２６】
このような構成によれば、ＭＯＳトランジスタＭ４のゲート電圧Ｖａは、定常状態ではバイアス電圧Ｖｂｉａｓに等しい。しかし、出力電圧Ｖｏｕｔが急激な変化をした場合には、コンデンサＣ１がハイパスフィルタとなって、その出力電圧Ｖｏｕｔの変化に連動してＭＯＳトランジスタＭ４のゲート電圧Ｖａも変化する。
【００２７】
次に、第２実施形態の動作例について、図３を参照して説明する。
第２実施形態は、例えばスイッチトキャパシタ回路のコンデンサを負荷として駆動する場合には、図３に示すように、出力端子２０にスイッチ６０を介してコンデンサＣＬが接続される。
この動作説明は、スイッチ６０があるタイミングφ１でオンになり、出力端子２０とコンデンサＣＬが接続される場合である。そして、コンデンサＣＬが出力端子２０に接続される直前のコンデンサＣＬの初期電圧をＶｘとする。
【００２８】
いま、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、コンデンサＣＬから出力端子２０へ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から上がる。すると、ＭＯＳトランジスタＭ３のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ３はその電圧Ｖｇｓの２乗に比例して大きな電流を流す。その結果、ＭＯＳトランジスタＭ３に流れる電流の増加によって、出力電圧Ｖｏｕｔは急激に元の電圧に戻る。
【００２９】
一方、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して低い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、出力端子２０からコンデンサＣＬへ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から下がる。すると、ＭＯＳトランジスタＭ３のゲートとソース間の電圧Ｖｇｓが下がり、ＭＯＳトランジスタＭ３はその電圧Ｖｇｓの２乗に比例して電流が減る。また、ＭＯＳトランジスタＭ４のゲート電圧Ｖａは、コンデンサＣ１によってバイアス電圧Ｖｂｉａｓに対して下がる。すると、ＭＯＳトランジスタＭ４のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ４にはその電圧Ｖｇｓの２乗に比例して大きな電流が流れる。その結果、出力電圧ＶｏｕｔはＭＯＳトランジスタＭ３の電流の減少と、ＭＯＳトランジスタＭ４の電流の増加により、図４の従来回路に比べて非常に急激（短時間）に元の電圧に戻る。
【００３０】
以上のように、第２実施形態では、ＭＯＳトランジスタＭ４、コンデンサＣ１および抵抗Ｒ１を含む電流源１０ａを備えるようにしたので、ＭＯＳトランジスタＭ３の駆動能力を確保しつつ、ＭＯＳトランジスタＭ４の駆動能力の大幅な向上を図ることができる。
このため、第２実施形態によれば、従来に比べて、回路の消費電力やエリアの大幅な削減を図ることができる。
【産業上の利用可能性】
【００３１】
本発明のソースフォロア回路は、例えばスイッチトキャパシタ回路などと組み合わせて使用することができる。
【符号の説明】
【００３２】
Ｍ１〜Ｍ４・・・ＭＯＳトランジスタ
Ｃ１・・・コンデンサ
Ｒ１・・・抵抗
ＣＬ・・・コンデンサ（負荷）
１０、１０ａ・・・電流源
２０・・・出力端子
３０・・・入力端子
４０・・・電源端子
５０・・・バイアス印加端子
６０・・・スイッチ
【技術分野】
【０００１】
本発明は、基準電圧となる一定電圧を出力することができ、トランジスタの駆動能力の向上を図るようにしたソースフォロア回路に関する。
【背景技術】
【０００２】
従来、回路内で使用される基準電圧を生成するバッファ回路として、構造の簡単さやドライブ能力の高さからソースフォロア回路がしばしば用いられる（例えば、特許文献１参照）。
このようなソースフォロア回路の構成について、図４を参照して説明する。
このソースフォロア回路は、図４に示すように、Ｎ型のＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１にカスコード接続されるＮ型のＭＯＳトランジスタＭ２と、を備えている。
【０００３】
ＭＯＳトランジスタＭ１のゲートには入力電圧Ｖｉｎが印加され、ＭＯＳトランジスタＭ１のドレインには電源電圧ＶＤＤが印加される。ＭＯＳトランジスタＭ１のソースとＭＯＳトランジスタＭ２のドレインが共通接続され、この共通接続部が出力端子２０に接続されている。ＭＯＳトランジスタＭ２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。ＭＯＳトランジスタＭ２のソースは接地されている。
【０００４】
次に、図４のソースフォロア回路の動作の一例について説明する。
この動作例は、出力端子２０にスイッチ６０を介してコンデンサＣＬが負荷として接続され、スイッチ６０があるタイミングφ１でオンになり、出力端子２０とコンデンサＣＬが接続される場合である。例えば、スイッチトキャパシタ回路のコンデンサを負荷とする場合であり、コンデンサＣＬが出力端子２０に接続される直前のコンデンサＣＬの初期電圧をＶｘとする。
【０００５】
いま、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して低い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、出力端子２０からコンデンサＣＬへ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧（タイミングφ１以前の電圧）から下がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して大きな電流を流す。その結果、ＭＯＳトランジスタＭ１に流れる電流の増加によって、出力電圧Ｖｏｕｔは急激に元の電圧に戻る。
【０００６】
一方、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、コンデンサＣＬから出力端子２０へ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から上がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが下がり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して電流が減るが、ＭＯＳトランジスタＭ２のゲートとソース間の電圧は一定であるので、ＭＯＳトランジスタＭ２は定電流を流し続ける。その結果、出力電圧Ｖｏｕｔは、ＭＯＳトランジスタＭ２の定電流に制約され、緩やかに元の電圧に戻る。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−４２９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように、従来のソースフォロア回路では、ＭＯＳトランジスタＭ１の駆動能力が高いが、電流源として機能するＭＯＳトランジスタＭ２の駆動能力が劣る。通常、回路の消費電力は駆動能力の劣る側で決まるので、回路の消費電力やエリアが増大してしまうという課題がある。
以上の説明は、図４に示すように、回路をＮ型のＭＯＳトランジスタで構成する場合であるが、これに代えて回路をＰ型のＭＯＳトランジスタで構成する場合にも、上記と同様の課題がある。
そこで、本発明の目的は、上記の課題に鑑み、電流源側の駆動能力の大幅な改善を図り、回路の消費電力やエリアの大幅な削減を図るようにしたソースフォロア回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、入力電圧を受ける第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタとカスコード接続される電流源と、を備え、前記電流源は、前記第１のＭＯＳトランジスタとカスコード接続される第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通接続部と、前記第２のＭＯＳトランジスタのゲートとの間に接続されるコンデンサと、前記第２のＭＯＳトランジスタのバイアスを印加する経路上に配置される抵抗と、を備える。
【００１０】
第２の発明は、第１の発明において、前記共通接続部は、スイッチを介して負荷と接続される。
第３の発明は、第１または第２の発明において、前記１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとは、同じ導電型のＭＯＳトランジスタである。
【発明の効果】
【００１１】
このような構成の本発明によれば、電流源側の駆動能力の大幅な改善を図ることができ、回路の消費電力やエリアの大幅な削減を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態の回路図である。
【図２】第１実施形態の動作例を説明する波形図である。
【図３】本発明の第２実施形態の回路図である。
【図４】従来回路の回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態の回路図である。
第１実施形態に係るソースフォロア回路は、図１に示すように、入力電圧Ｖｉｎを受けるＮ型のＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１にカスコード接続される電流源１０と、を備えている。そして、ＭＯＳトランジスタＭ１と電流源１０との共通接続部が出力端子２０に接続され、この出力端子２０から出力電圧Ｖｏｕｔが出力される。
【００１４】
ＭＯＳトランジスタＭ１のゲートは入力端子３０に接続され、入力端子３０には入力電圧Ｖｉｎが印加される。ＭＯＳトランジスタＭ１のドレインは電源端子４０に接続され、電源端子４０には電源電圧ＶＤＤが印加される。ＭＯＳトランジスタＭ１のソースは、出力端子２０と後述のＭＯＳトランジスタＭ２のドレインとに接続される。
電流源１０は、図１に示すように、ＭＯＳトランジスタＭ１と同じ導電型であるＮ型のＭＯＳトランジスタＭ２と、コンデンサＣ１と、抵抗Ｒ１と、を備えている。
【００１５】
ＭＯＳトランジスタＭ２は、ＭＯＳトランジスタＭ１とカスコード接続される。すなわち、ＭＯＳトランジスタＭ２のドレインはＭＯＳトランジスタＭ１のソースと接続され、ＭＯＳトランジスタＭ２のソースは接地される。そして、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２との共通接続部は、出力端子２０に接続される。
コンデンサＣ１は、出力端子２０とＭＯＳトランジスタＭ２のゲートとの間に接続される。抵抗Ｒ１は、例えば高抵抗からなり、ＭＯＳトランジスタＭ２のバイアス電圧Ｖｂｉａｓを印加する経路上に配置されている。具体的には、抵抗Ｒ１は、ＭＯＳトランジスタＭ２のゲートとバイアス印加端子５０との間に配置される。このため、ＭＯＳトランジスタＭ２のゲートには、抵抗Ｒ１を介してバイアス電圧Ｖｂｉａｓが印加される。
【００１６】
このような構成によれば、ＭＯＳトランジスタＭ２のゲート電圧Ｖａは、定常状態（例えば出力電圧Ｖｏｕｔに変化がない状態）ではバイアス電圧Ｖｂｉａｓに等しい。しかし、出力電圧Ｖｏｕｔが急激に変化をした場合には、コンデンサＣ１がハイパスフィルタとなって、その出力電圧Ｖｏｕｔの変化に連動してＭＯＳトランジスタＭ２のゲート電圧Ｖａも変化する。
【００１７】
次に、第１実施形態の動作例について、図１を参照して説明する。
第１実施形態は、例えばスイッチトキャパシタ回路のコンデンサを負荷として駆動する場合には、図１に示すように、出力端子２０にスイッチ６０を介してコンデンサＣＬが接続される。
この動作説明は、スイッチ６０があるタイミングφ１でオンになり、出力端子２０とコンデンサＣＬが接続される場合である。そして、コンデンサＣＬが出力端子２０に接続される直前のコンデンサＣＬの初期電圧をＶｘとする。
【００１８】
いま、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して低い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、出力端子２０からコンデンサＣＬへ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧（タイミングφ１以前の電圧）から下がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して大きな電流を流す。その結果、ＭＯＳトランジスタＭ１に流れる電流の増加によって、出力電圧Ｖｏｕｔは急激に元の電圧に戻る。
【００１９】
一方、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、コンデンサＣＬから出力端子２０へ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から上がる。すると、ＭＯＳトランジスタＭ１のゲートとソース間の電圧Ｖｇｓが下がり、ＭＯＳトランジスタＭ１はその電圧Ｖｇｓの２乗に比例して電流が減る。また、ＭＯＳトランジスタＭ２のゲート電圧Ｖａは、コンデンサＣ１によってバイアス電圧Ｖｂｉａｓに対して上がる。すると、ＭＯＳトランジスタＭ２のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ２にはその電圧Ｖｇｓの２乗に比例して大きな電流が流れる。その結果、出力電圧ＶｏｕｔはＭＯＳトランジスタＭ１の電流の減少と、ＭＯＳトランジスタＭ２の電流の増加により、図４の従来回路に比べて非常に急激（短時間）に元の電圧に戻る。
【００２０】
図２は、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合において、出力電圧Ｖｏｕｔの変化例のシミュレーション結果を示す。図２において、曲線ａは第１実施形態の出力電圧Ｖｏｕｔであり、曲線ｂは図４の従来回路の出力電圧Ｖｏｕｔである。図２によれば、第１実施形態では、従来回路に比べて短時間に元の電圧に戻ることがわかる。
【００２１】
以上のように、第１実施形態では、ＭＯＳトランジスタＭ２、コンデンサＣ１および抵抗Ｒ１を含む電流源１０を備えるようにしたので、ＭＯＳトランジスタＭ１の駆動能力を確保しつつ、ＭＯＳトランジスタＭ２の駆動能力の大幅な向上を図ることができる。
このため、第１実施形態によれば、従来に比べて、回路の消費電力やエリアの大幅な削減を図ることができる。
【００２２】
（第２実施形態）
図３は、本発明の第２実施形態の回路図である。
第２実施形態に係るソースフォロア回路は、図１に示すＮ型のＭＯＳトランジスタＭ１、Ｍ２を、図３に示すように、Ｐ型のＭＯＳトランジスタＭ３、Ｍ４に置き換えたものである。
すなわち、第２実施形態は、図３に示すように、入力電圧Ｖｉｎを受けるＰ型のＭＯＳトランジスタＭ３と、ＭＯＳトランジスタＭ３にカスコード接続される電流源１０ａと、を備えている。そして、ＭＯＳトランジスタＭ３と電流源１０ａとの共通接続部が出力端子２０に接続され、この出力端子２０から出力電圧Ｖｏｕｔが出力される。
【００２３】
ＭＯＳトランジスタＭ３のゲートは入力端子３０に接続され、入力端子３０には入力電圧Ｖｉｎが印加される。ＭＯＳトランジスタＭ３のドレインは接地される。ＭＯＳトランジスタＭ３のソースは、出力端子２０と後述のＭＯＳトランジスタＭ４のドレインとに接続される。
電流源１０ａは、図３に示すように、ＭＯＳトランジスタＭ３と同じ導電型であるＰ型のＭＯＳトランジスタＭ４と、コンデンサＣ１と、抵抗Ｒ１と、を備えている。
【００２４】
ＭＯＳトランジスタＭ４は、ＭＯＳトランジスタＭ３とカスコード接続される。すなわち、ＭＯＳトランジスタＭ４のドレインはＭＯＳトランジスタＭ３のソースと接続され、ＭＯＳトランジスタＭ４のソースは電源端子４０に接続され、電源端子４０には電源電圧ＶＤＤが印加される。そして、ＭＯＳトランジスタＭ３とＭＯＳトランジスタＭ４との共通接続部は、出力端子２０に接続される。
【００２５】
コンデンサＣ１は、出力端子２０とＭＯＳトランジスタＭ４のゲートとの間に接続される。抵抗Ｒ１は、例えば高抵抗からなり、ＭＯＳトランジスタＭ４にバイアス電圧Ｖｂｉａｓを印加する経路上に配置されている。具体的には、抵抗Ｒ１は、ＭＯＳトランジスタＭ４のゲートとバイアス印加端子５０との間に配置される。このため、ＭＯＳトランジスタＭ４のゲートには、抵抗Ｒ１を介してバイアス電圧Ｖｂｉａｓが印加される。
【００２６】
このような構成によれば、ＭＯＳトランジスタＭ４のゲート電圧Ｖａは、定常状態ではバイアス電圧Ｖｂｉａｓに等しい。しかし、出力電圧Ｖｏｕｔが急激な変化をした場合には、コンデンサＣ１がハイパスフィルタとなって、その出力電圧Ｖｏｕｔの変化に連動してＭＯＳトランジスタＭ４のゲート電圧Ｖａも変化する。
【００２７】
次に、第２実施形態の動作例について、図３を参照して説明する。
第２実施形態は、例えばスイッチトキャパシタ回路のコンデンサを負荷として駆動する場合には、図３に示すように、出力端子２０にスイッチ６０を介してコンデンサＣＬが接続される。
この動作説明は、スイッチ６０があるタイミングφ１でオンになり、出力端子２０とコンデンサＣＬが接続される場合である。そして、コンデンサＣＬが出力端子２０に接続される直前のコンデンサＣＬの初期電圧をＶｘとする。
【００２８】
いま、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して高い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、コンデンサＣＬから出力端子２０へ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から上がる。すると、ＭＯＳトランジスタＭ３のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ３はその電圧Ｖｇｓの２乗に比例して大きな電流を流す。その結果、ＭＯＳトランジスタＭ３に流れる電流の増加によって、出力電圧Ｖｏｕｔは急激に元の電圧に戻る。
【００２９】
一方、コンデンサＣＬの初期電圧Ｖｘが出力電圧Ｖｏｕｔに対して低い場合、タイミングφ１で出力端子２０がコンデンサＣＬと接続されると、出力端子２０からコンデンサＣＬへ電荷の移動が生じるので、出力電圧Ｖｏｕｔは元の電圧から下がる。すると、ＭＯＳトランジスタＭ３のゲートとソース間の電圧Ｖｇｓが下がり、ＭＯＳトランジスタＭ３はその電圧Ｖｇｓの２乗に比例して電流が減る。また、ＭＯＳトランジスタＭ４のゲート電圧Ｖａは、コンデンサＣ１によってバイアス電圧Ｖｂｉａｓに対して下がる。すると、ＭＯＳトランジスタＭ４のゲートとソース間の電圧Ｖｇｓが大きくなり、ＭＯＳトランジスタＭ４にはその電圧Ｖｇｓの２乗に比例して大きな電流が流れる。その結果、出力電圧ＶｏｕｔはＭＯＳトランジスタＭ３の電流の減少と、ＭＯＳトランジスタＭ４の電流の増加により、図４の従来回路に比べて非常に急激（短時間）に元の電圧に戻る。
【００３０】
以上のように、第２実施形態では、ＭＯＳトランジスタＭ４、コンデンサＣ１および抵抗Ｒ１を含む電流源１０ａを備えるようにしたので、ＭＯＳトランジスタＭ３の駆動能力を確保しつつ、ＭＯＳトランジスタＭ４の駆動能力の大幅な向上を図ることができる。
このため、第２実施形態によれば、従来に比べて、回路の消費電力やエリアの大幅な削減を図ることができる。
【産業上の利用可能性】
【００３１】
本発明のソースフォロア回路は、例えばスイッチトキャパシタ回路などと組み合わせて使用することができる。
【符号の説明】
【００３２】
Ｍ１〜Ｍ４・・・ＭＯＳトランジスタ
Ｃ１・・・コンデンサ
Ｒ１・・・抵抗
ＣＬ・・・コンデンサ（負荷）
１０、１０ａ・・・電流源
２０・・・出力端子
３０・・・入力端子
４０・・・電源端子
５０・・・バイアス印加端子
６０・・・スイッチ
【特許請求の範囲】
【請求項１】
入力電圧を受ける第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタとカスコード接続される電流源と、を備え、
前記電流源は、
前記第１のＭＯＳトランジスタとカスコード接続される第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通接続部と、前記第２のＭＯＳトランジスタのゲートとの間に接続されるコンデンサと、
前記第２のＭＯＳトランジスタのバイアスを印加する経路上に配置される抵抗と、
を備えることを特徴とするソースフォロア回路。
【請求項２】
前記共通接続部は、スイッチを介して負荷と接続されることを特徴とする請求項１に記載のソースフォロア回路。
【請求項３】
前記１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとは、同じ導電型のＭＯＳトランジスタであることを特徴とする請求項１または請求項２に記載のソースフォロア回路。
【請求項１】
入力電圧を受ける第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタとカスコード接続される電流源と、を備え、
前記電流源は、
前記第１のＭＯＳトランジスタとカスコード接続される第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通接続部と、前記第２のＭＯＳトランジスタのゲートとの間に接続されるコンデンサと、
前記第２のＭＯＳトランジスタのバイアスを印加する経路上に配置される抵抗と、
を備えることを特徴とするソースフォロア回路。
【請求項２】
前記共通接続部は、スイッチを介して負荷と接続されることを特徴とする請求項１に記載のソースフォロア回路。
【請求項３】
前記１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとは、同じ導電型のＭＯＳトランジスタであることを特徴とする請求項１または請求項２に記載のソースフォロア回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−４２４２６（Ｐ２０１３−４２４２６Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７９０１１（Ｐ２０１１−１７９０１１）
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]