【課題】少ない電流量で出力電圧の歪みを低減できるトランジスタ回路を提供する。
【解決手段】エミッタまたはソースと、コレクタまたはドレインと、これらエミッタまたはソース及びコレクタまたはドレイン間の電流量を制御する電圧が印加されるベースまたはゲートと、を備え、コレクタまたはドレインが容量性負荷１０３に接続されるバイポーラトランジスタまたはＭＯＳトランジスタと、バイポーラトランジスタまたはＭＯＳトランジスタのコレクタまたはドレインに接続され、電流を供給する機能付電流源１０２と、ベースまたはゲートに入力される電圧の大きさに応じて機能付電流源１０２の電流を制御するコントロール回路１０５と、によってトランジスタ回路を構成する。 （もっと読む）

【課題】電流源によって流れる電流量を増大させることなく、出力信号の立ち上り、立ち下りを高速化することができるダブルソースフォロア回路を提供する。
【解決手段】ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路と、ｎＭＯＳＦＥＴ１０２とは極性が異なるｐＭＯＳＦＥＴ１０１を含むソースフォロア回路と、ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路、ｐＭＯＳＦＥＴ１０１を含むソースフォロア回路に入力信号を入力する入力端子１１１と、ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路、ｐＭＯＳＦＥＴ１０１を含むソースフォロア回路から出力信号を出力する共通の出力端子１１２）と、を含むダブルソースフォロア回路を構成する。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう影響を排除する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】消費電流が小さな駆動回路を提供する。
【解決手段】オフセット補償機能付き駆動回路１９０は、入力電位に応じたレベルの出力電位を出力するプッシュ型駆動回路１６０と、駆動回路１６０のオフセット電圧ＶＯＦを補償するオフセット補償回路とを備える。オフセット補償回路は、キャパシタ１２２およびスイッチＳ１〜Ｓ４を含む。スイッチＳ１，Ｓ２をオンしてキャパシタ１２２をオフセット電圧ＶＯＦに充電し、次にスイッチＳ３をオンしてＶＩ＋ＶＯＦを駆動回路１６０に与え、次いでスイッチＳ４をオンしてＶＯ＝ＶＩとする。したがって、消費電流を低減し、オフセット電圧ＶＯＦを補償できる。 （もっと読む）

【課題】複数段構成におけるソースフォロア回路において入出力レンジを確保する。
【解決手段】ソースフォロア部ＳＦ１１、ＳＦ１２間に、ゲートドレイン間がダイオード接続され且つソースフォロア部ＳＦ１１およびＳＦ１２を構成するＭＯＳトランジスタＭ１１およびＭ１２と同一チャネル種類のＭＯＳトランジスタＭ１３とそのドレインに接続された電流源Ｃ１３とからなる接続部１１を設け、前段のソースフォロア部ＳＦ１１の出力端とＭＯＳトランジスタＭ１３のソースとを接続し、ＭＯＳトランジスタＭ１３のドレインと後段のソースフォロア部ＳＦ１２の入力端とを接続する。接続部１１における入出力間の電圧レベルのシフト方向は、ソースフォロア部ＳＦ１１、ＳＦ１２における入出力間の電圧レベルのシフト方向と逆となり、電圧シフトを打ち消す方向に作用するため、電圧レベルのシフトにより入出力レンジが狭くなることを抑制することが可能となる。 （もっと読む）

【課題】消費電力の増加を抑制しつつ、負荷回路からのキックバックを抑制する。
【解決手段】ＭＯＳトランジスタＭ１１と、ゲートおよびドレイン間がダイオード接続されたＭＯＳトランジスタＭ１２と、電流源Ｃ１１とを直列接続してソースフォロア回路１０を構成する。ＭＯＳトランジスタＭ１１のゲートに入力された、ソースフォロア回路１０への入力信号Ｖｉｎは、ＭＯＳトランジスタＭ１１によりほぼ１倍の利得で出力され、さらに、ダイオード接続されたＭＯＳトランジスタＭ１２でほぼ１倍の利得で出力され、これがソースフォロア回路１０の出力信号Ｖｏｕｔとして出力されるため、結果的に、１段構成のソースフォロア回路と同様の動作をするが、その消費電力は少なくてすむ。 （もっと読む）

【課題】高周波における入力インピーダンス整合が改善された、広帯域な高速入力インターフェース回路を提供する。
【解決手段】抵抗Ｒ１は、その一端が入力端子ＤＴに接続され、他端がインダクタＬ１を介して第１の電源端子ＶＣＣに接続されている。また、抵抗Ｒ２は、その一端が入力端子ＤＣに接続され、他端がインダクタＬ２を介して電源端子ＶＣＣに接続されている。また、抵抗Ｒ３は、その一端が入力端子ＤＴに接続され、他端がインダクタＬ３を介して第２の電源端子ＶＥＥに接続されている。また、抵抗Ｒ４は、その一端が入力端子ＤＣに接続され、他端がインダクタＬ４を介して電源端子ＶＥＥに接続されている。 （もっと読む）

【課題】電流源側の駆動能力の大幅な改善を図り、回路の消費電力やエリアの大幅な削減を図るようにしたソースフォロア回路の提供。
【解決手段】この発明は、入力電圧を受けるＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１とカスコード接続される電流源１０とを備えている。電流源１０は、ＭＯＳトランジスタＭ１とカスコード接続されるＭＯＳトランジスタＭ２と、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２との共通接続部と、ＭＯＳトランジスタＭ２のゲートとの間に接続されるコンデンサＣ１と、ＭＯＳトランジスタＭ２のバイアスを印加する経路上に配置される抵抗Ｒ１とを備えている。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶
縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、
しきい値電圧や移動度にバラツキが生じる。
【解決手段】本発明は、容量素子の両電極がある特定のトランジスタのゲート
・ソース間電圧を保持できるように配置した電気回路を提供する。そして本発明
は、容量素子の両電極間の電位差を定電流源を用いて設定できる機能を有する電
気回路を提供する。 （もっと読む）