【課題】電流源によって流れる電流量を増大させることなく、出力信号の立ち上り、立ち下りを高速化することができるダブルソースフォロア回路を提供する。
【解決手段】ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路と、ｎＭＯＳＦＥＴ１０２とは極性が異なるｐＭＯＳＦＥＴ１０１を含むソースフォロア回路と、ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路、ｐＭＯＳＦＥＴ１０１を含むソースフォロア回路に入力信号を入力する入力端子１１１と、ｎＭＯＳＦＥＴ１０２を含むソースフォロア回路、ｐＭＯＳＦＥＴ１０１を含むソースフォロア回路から出力信号を出力する共通の出力端子１１２）と、を含むダブルソースフォロア回路を構成する。 （もっと読む）

【課題】高速動作に対応可能とし、消費電力を抑制可能とし面積も抑制可能とする出力回路の提供。
【解決手段】出力回路は、差動入力段１０と出力増幅段２０と増幅加速回路７０を備え、増幅加速回路７０は、入力対が入力端子１と出力端子２に夫々接続された差動対１７１、１７２と、第５の電源端子Ｅ５と前記差動対の出力対間にそれぞれ接続された負荷素子対１７４、１７５を備え、差動対１７１、１７２の入力電位差によって、差動入力段１０の第２のカレントミラー４０の入力が接続する第４のノードＮ４への電流供給を制御する第１の電流源回路１７６と、差動入力段１０の第１のカレントミラー３０の出力が接続する第１のノードＮ１への電流供給を制御する第２の電流源回路１７８を含む。 （もっと読む）

【課題】安定動作させながら、ＲＦパルス信号の波形を高速に立ち下げることができるＲＦパルス信号生成用スイッチング回路を提供することにある。
【解決手段】ドレインスイッチング回路２１は、ｎ型からなる第１、第２、第３のＦＥＴ２１１，２１２，２１３を備える。第１、第３のＦＥＴ２１１，２１３のゲートには、制御パルスが印加され、ソースは接地されている。第１のＦＥＴ２１１のドレインは、第２のＦＥＴ２１２のゲートに接続し、第２のＦＥＴ２１２のドレインには、駆動電圧Ｖｄｓが印加される。第２のＦＥＴ２１２のソースと第３のＦＥＴ２１３のドレインは接続され、接続点がパワーＦＥＴ３１のドレインに接続されている。第２のＦＥＴ２１２のゲートソース間には、第２のＦＥＴ２１２がオフ状態からオン状態へ遷移する際のゲート電圧を補償するための電荷を供給するコンデンサ２１５が接続されている。 （もっと読む）

【課題】オン時における電流の迅速な立ち上がりを実現し、複雑な工程を経ることなく、ｎ型ＨＥＭＴとモノリシックにインバータを構成可能な半導体装置を得る。
【解決手段】第１の極性の電荷（ホール）供給層２２ａと、電荷供給層２２ａの上方に形成されており、凹部２２ｂａを有する第２の極性の電荷（ホール）走行層２２ｂと、電荷走行層２２ｂの上方で凹部２２ｂａに形成されたゲート電極２９とを含むｐ型ＧａＮトランジスタを備える。 （もっと読む）

【課題】スタートアップ時などに、演算増幅回路の出力電圧が、駆動能力の高い側とは反対方向に大きくずれた場合においても、出力段の定電流源に制限されることなく、所定電圧へのセットリングを加速することが可能な定電圧バッファ回路を提供すること。
【解決手段】基準電圧（Ｖｒｅｆ）をバッファし、一定電圧の出力電圧（Ｖｏｕｔ）を供給する定電圧バッファ回路であって、出力電圧と基準電圧とを取得する差動増幅器（１）と、差動増幅器（１）の出力信号に応じて制御されるＰ型駆動の出力手段（２）と、出力電圧が基準電圧よりも大きいことを検出する検出手段（Ｍ１１）と、検出手段（Ｍ１１）において、出力電圧が基準電圧に対して大きいことが検出された場合には、出力ノードから電流を引き出すように電流を制御する電流制御手段（３）とを有する定電圧バッファ回路。 （もっと読む）

【課題】
発光装置のための低出力電圧駆動回路が、本発明の例示としての実施形態に従って提供される。
【解決手段】
また、オフセット電圧キャンセル及び／又はレベルシフタが、駆動電流の精度を高くするように駆動回路に組み込まれる。更に、エラー検出回路及び方法は、本発明の駆動回路の最小の出力電圧を検出して対応できるように、用いられる。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】レイアウト面積を大きくすることなく、差動対を高速/高消費電流と、低速/低消費電流の両方で動作させることができるようにした半導体装置を提供する。
【解決手段】差動回路５ａは、差動対トランジスタＮ１，Ｎ２と、差動対トランジスタＮ１，Ｎ２に流れる電流量が少なくとも２つのレベルで切替わるように、切替可能なテール電流を供給するテール電流源６８とを備える。差動対トランジスタＮ１，Ｎ２は、差動対トランジスタＮ１，Ｎ２に流れる電流の減少に伴って、σ(ΔI/gm)の値が単調に減少する特性を有する、ただし、σは標準偏差、ΔＩは、差動対トランジスタＮ１，Ｎ２の電流量の差分、ｇｍは、差動対トランジスタＮ１，Ｎ２のトランスコンダクタンスを表わす。 （もっと読む）

【課題】本発明は、バースト光信号を受信する光電変換増幅装置において、簡単な構成で高速応答化、広ダイナミックレンジ化及び高感度化を実現することを目的とする。
【解決手段】本発明は、光信号を電気信号に変換するアバランシェフォトダイオード１１と、電気信号を増幅する増幅回路素子１２と、アバランシェフォトダイオード１１のアノードＡ及びカソードＣの間のバイアス電圧を印加するための定電圧を入力するバイアス電圧端子１３と、バイアス抵抗１４及びバイアス容量１５からなるローパスフィルタを構成するバイアス回路と、を備え、アバランシェフォトダイオード１１が受信したバースト光信号の強度が変化してから規定の時間の範囲内で、強度変化後のバースト光信号に関するビットエラーレートが規定のビットエラーレートに遷移するように、バイアス抵抗１４の値及びバイアス容量１５の値が設定されている光電変換増幅装置１である。 （もっと読む）

【課題】出力アンプのスルーレートを、出力負荷変動があっても高精度に調整可能なスルーレート制御回路を提供すること。
【解決手段】制御時間設定回路がスルーレートを検出するタイミング信号を発生し、電圧比較回路が、出力アンプの出力信号と、上記のタイミング信号によるタイミングに応じた制御電圧との比較を行う。比較結果に応じて、出力アンプ制御回路が、出力アンプのバイアス電流を制御する。上記した処理を、スルーレート制御期間において複数回繰り返す。 （もっと読む）

【課題】演算増幅回路を安定に動作させつつスルーレートを向上させる。
【解決手段】第１差動増幅部（３１１）は、Ｐ型差動対（Ｐ１／Ｐ２）のソースと正側電源電圧（ＶＤＤ）との間に、並列に接続される第１電流源（Ｉ１）と第１容量（Ｃ１）とを備え、Ｐ型差動対（Ｐ１／Ｐ２）のソースと第１容量（Ｃ１）との間に挿入される第１スイッチ（ＳＷ１）をさらに備える。第２差動増幅部（３１２）は、Ｎ型差動対（Ｎ１／Ｎ２）のソースと負側電源電圧（ＶＳＳ）との間に、並列に接続される第２電流源（Ｉ２）と第２容量（Ｃ２）とを備え、Ｎ型差動対（Ｎ１／Ｎ２）のソースと第２容量（Ｃ２）との間に挿入される第２スイッチ（ＳＷ２）をさらに備える。第１スイッチ（ＳＷ１）と第２スイッチ（ＳＷ２）とは、第１差動増幅部（３１１）および第２差動増幅部（３１２）に入力される入力差動信号に同期して交互に回路を開閉する。 （もっと読む）

【課題】端子切替時の応答特性を改善した半導体スイッチを提供する。
【解決手段】電源回路部は、正の電源電位よりも高い第１の電位と、負の第２の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第１の電位をハイレベルとし前記第２の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第１と、第２のレベルシフタと、第１の回路と、を有する。前記第２のレベルシフタは、前記第１のレベルシフタの出力電位に応じて互いに排他的にオンする第２のハイサイドスイッチと第２のローサイドスイッチとを有し、前記制御信号を出力する。前記第１の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第２のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。 （もっと読む）

【課題】消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。 （もっと読む）

【課題】広いダイナミックレンジを確保しつつレンジ切換処理による遅延をなくして、レベル変化が激しい場合にも対応可能にする。
【解決手段】フォトダイオード１１、演算増幅器１２ａおよび第１の抵抗１２ｂとで構成され、フォトダイオード１１の出力電流と第１の抵抗１２ｂの抵抗値との積に絶対値が等しい電圧を出力する反転アンプ１２と、第１の抵抗１２ｂより小さい抵抗値を有し、電源の正側とフォトダイオード１１との間に挿入された第２の抵抗２１と、第２の抵抗２１の両端の電圧を出力する差動増幅器２２と、フォトダイオード１１と演算増幅器１２ａの反転入力端子の接続点とアース間に接続され、反転アンプ１２が飽和していないときには非導通状態、飽和しているときには導通状態となってフォトダイオード１１の出力電流をバイパスさせるダイオード２３とを備えている。 （もっと読む）

【課題】立ち上がり時間短縮と同符号連続耐力の確保とを両立する。
【解決手段】バースト光信号を受光し、バースト光信号の受光レベルに応じた信号を出力する受光部２と、受光部２から出力された信号について増幅出力する増幅部３と、バースト光信号のプリアンブル領域において、増幅部３から出力される増幅後の信号の平均値相当の成分を受光部から出力された信号の直流成分として取り出し、取り出した直流成分を受光部から出力された信号から除去する応答時定数可変の直流成分除去部４ａ，４ｂと、前記バースト光信号の立ち上がりを示す信号に基づいて応答時定数を増加させる制御を行なう応答時定数制御部５と、をそなえる。 （もっと読む）

【課題】 増幅素子のバイアス入力部の近傍に大容量のコンデンサが接続された場合であっても、バイアス電圧制御の応答遅れを抑制することが可能なスイッチ制御回路、増幅器、および送信装置を提供する。
【解決手段】 バイアスが印加されることによって増幅作用を発生する増幅素子の前記バイアスのオン／オフを制御するスイッチ制御回路であって、二つのスイッチ素子が相補的に動作するコンプリメンタリ回路を複数並列に接続した回路を含む。 （もっと読む）

【課題】イネーブル信号をＨＩＧＨにしてから急速にスイッチングトランジスタをオンし、かつ突入電流を防止することが可能なスイッチングトランジスタの制御回路を提供すること。
【解決手段】イネーブル信号によりトランジスタＭ２はオフする。トランジスタＭ８はオフし、ノードＣ_Tの電位はグラウンドと等電位になり、反転器の出力ＡＣＴはＨＩＧＨとなり、トランジスタＭ９はオンする。イネーブル信号の反転信号によりトランジスタＭ５はオフし、トランジスタＭ３、Ｍ４、Ｍ６のゲート電位はＭ４とＩ_BIASで決まる電位Ｖ_BIASと等電位となってトランジスタＭ３、Ｍ４、Ｍ６はオンとなり、並列接続されたトランジスタＭ３、Ｍ６の能力に応じたＩ_GD（大）が流れる。トランジスタＭ１、Ｍ７は、電流Ｉ_GD（大）によって急速にゲート容量へ電荷が蓄えられて急速にオンになり、電流Ｉ_OUT、Ｉ_DETが流れる。 （もっと読む）

【課題】高速動作に対応可能とし、消費電力を抑制可能とし、差動段を単一導電型に簡素化した構成においても、充電及び放電における出力電圧波形の対称性を実現する。
【解決手段】第１の差動対１１１、１１２と、第１のカレントミラー１３０と、第２のカレントミラー１４０と、第１の浮遊電流源回路１５０と、第２の浮遊電流源回路１６０を備えた差動入力段と、第１導電型の第１のトランジスタ１０１と、第２導電型の第２のトランジスタ１０２と、を備えた出力増幅段１１０と、第１及び第２の電流源１２１、１２３と、第３のトランジスタ１０３と、第４のトランジスタ１０５と、第３及び第４の電流源１２２、１２４と、第５のトランジスタ１０４と、第６のトランジスタ１０６とを備えた電流制御回路１２０とを含む。 （もっと読む）

【課題】精度および高速性能を損なうことなくアンプシェア動作を実現可能なスイッチドキャパシタ増幅回路、パイプライン型ＡＤ変換器、および信号処理システムを提供する。
【解決手段】複数のスイッチドキャパシタ回路２１０，２２０で共有される演算増幅器ＡＭＰ１１を有し、複数のスイッチドキャパシタ回路は演算増幅器の入力および出力と切り離すように複数のスイッチが制御されて複数の容量で第１のアナログ信号をサンプリングするサンプルモードと、サンプリングした容量を演算増幅器の入力および出力と選択的に接続するように複数のスイッチが制御されて、演算増幅器のサンプルモードでサンプリングした信号と第２のアナログ信号との差分を２^N倍に増幅するホールドモードとが相補的に設定され、サンプルモード時に演算増幅器の入力および演算増幅器の内部における電圧が固定されていないノードを共通電位にリセットするスイッチｓｗｒを有する。 （もっと読む）

【課題】 負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることができるシリーズレギュレータの電圧制御用差動増幅回路を提供する。
【解決手段】 第１定電流源(Mp0)を有する差動入力段と、差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタ(Mn3)およびこれと直列に接続された第２定電流源(Mp3)を有する出力段とを備えた差動増幅回路に、前記第１定電流源または第２定電流源と並列に設けられた定電流用ＭＯＳトランジスタと、前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタとを設け、差動入力段の一方の入力電圧が変化した際にブースト電流制御用ＭＯＳトランジスタがオンされて、前記定電流用ＭＯＳトランジスタの電流が前記第１定電流源または前記第２定電流源に加算されて差動入力段または出力段に流れるようにした。 （もっと読む）