差動増幅回路および液晶表示装置
【課題】消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路に関し、特に液晶表示用駆動回路として用いられる差動増幅回路、液晶表示装置に関する。
【背景技術】
【０００２】
ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＴＦＴ方式の液晶表示パネル）と、ＴＦＴ−ＬＣＤの上側に配置されるソースドライバと、ＴＦＴ−ＬＣＤの側面に配置されるゲートドライバとを備えたアクティブマトリクス型液晶表示装置が知られている。このような液晶表示装置において、差動増幅回路は、画素の容量負荷を駆動するソースドライバに応用されている。
【０００３】
液晶表示装置に用いられる差動増幅回路のスルーレート（増幅出力の立ち上げ／立ち下げの急峻さを示す特性値）は高ければ消費電流が大きくなる傾向がある。したがって、スルーレートは、一概に高ければよいというものではなく、スルーレートの向上と消費電流の増加とのトレードオフを考慮し、液晶パネルのサイズ（ピクセル数、画素容量）や用途、使用状況等に応じて、適切に設定される必要がある。
【０００４】
例えば、差動増幅回路のスルーレートは、表示品質に関わる液晶パネルの応答性に影響するため高い方がよいが、バッテリで駆動される携帯機器などでは、液晶パネルの応答性を多少犠牲にしても差動増幅回路のスルーレートを下げ、消費電流の低減を最優先とすることが多い。逆に、スルーレートの向上を最優先すべき機器も当然に存在する。
【０００５】
また、電機メータや遠隔操作用端末等に用いられるセグメントタイプの液晶パネル、あるいは、携帯電話機等に用いられる小型の液晶パネルは、その用途によってピクセル数や画素容量が千差万別である。用途ごとにスルーレートの異なる差動増幅回路を設計するわけにいかず、差動増幅回路のスルーレートを可変制御する技術は、非常に重要である。
【０００６】
ＴＦＴ−ＬＣＤにおいて、直流電圧印加による焼きつきを防ぐために交流駆動が行われている。ＬＣＤの交流駆動は、コモンレベルを中心に書き込み極性をフレームやライン毎に反転させる駆動方式であり、「フレーム反転」、「ゲートライン反転」、「ドレインライン反転」、「ドット反転」などの複数の種類がある。フレーム反転方式は、１フレーム内の各画素が同一の極性で駆動され、フレーム毎に書き込み極性が反転される方式である。ゲートライン反転方式は、フレーム内では走査線方向の書き込みが同極性で行われ、Ｎ（１以上の整数）ライン毎に書き込み極性が反転され、さらにフレーム毎に書き込み極性が反転される方式である。ドレインライン反転方式は、フレーム内ではデータ線（ドレインライン）方向の書き込みが同極性で行われ、Ｍ（１以上の整数）ライン毎に書き込み極性が反転され、さらにフレーム毎に書き込み極性が反転される方式である。また、ドット反転方式は、フレーム内では相隣する画素の書き込み極性が反転され、さらにフレーム毎に書き込み極性が反転される方式である。このように、書き込み極性が反転されるとき、差動増幅回路の入力が大きく変動するため、スルーレートがソースドライバの性能を表わす重要な指標の１つとなる。
【０００７】
図１に、特開２００８−１４１３０２号公報に開示される差動増幅回路の回路構成が示される。この差動増幅回路は、増幅部と基準電流生成部とを具備する。増幅部は、トランジスタＰ３〜Ｐ７、Ｎ３〜Ｎ４と、出力段に抵抗Ｒｃ０〜Ｒｃ３と位相補償容量Ｃｃ０とを含む位相補償部とを備える。基準電流生成部は、トランジスタＰ１〜Ｐ２、Ｎ１〜Ｎ２と、抵抗Ｒｂ０〜Ｒｂ３とを備え、増幅部のバイアス電流ｉ２、ｉ３の基準となる電流を生成する。基準電流生成部は、所定の制御信号ＨＰ、Ｎ、ＰＳに応じてバイアス電流ｉ２、ｉ３の電流値を切り換えるスルーレート可変手段ＳＷ１１〜ＳＷ１３を有する。位相補償部は、制御信号ＨＰ、Ｎ、ＰＳに応じて、抵抗Ｒｃ０〜Ｒｃ３の接続を変更し、抵抗値を切り換える位相補償量可変手段ＳＷ２１〜ＳＷ２３を有する。
【０００８】
この差動増幅回路は、制御信号ＨＰ、Ｎ、ＰＳに応答して、基準電流生成部に組み込まれた抵抗Ｒｂ０〜Ｒｂ３の接続を制御し、基準電流ｉ１（バイアス電流ｉ２、ｉ３）の電流値を変え、増幅出力のスルーレートを変える。同時に、位相補償部に組み込まれた抵抗Ｒｃ０〜Ｒｃ３の接続を制御することにより、出力波形の歪みや発振を防ぐことができる。また、特開２０１０−４１３７４号公報には、同じように差動増幅器のテール電流を制御してスルーレートを変更する差動増幅回路が開示されている。
【０００９】
この差動増幅回路のスルーレートは、差動入力のテール電流であるバイアス電流ｉ２と出力段のバイアス電流ｉ３と位相補償容量Ｃｃ０とによって設定される。すなわち、基準電流生成部に組み込まれたスルーレート可変手段ＳＷ１１〜ＳＷ１３によって抵抗Ｒｂ０〜Ｒｂ３の接続を制御して基準電流ｉ１、バイアス電流ｉ２、ｉ３を可変とし、スルーレートが制御される。したがって、基準電流生成部が基準電流ｉ１を増加すると、バイアス電流ｉ２、ｉ３も増加し、回路の消費電力が増加する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１４１３０２号公報
【特許文献２】特開２０１０−４１３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の観点では、差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。
【００１４】
本発明の他の観点では、液晶表示装置は、上記の差動増幅回路をソース駆動回路として具備する。
【発明の効果】
【００１５】
本発明によれば、消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】特開２００８−１４１３０２号公報に開示される差動増幅回路の回路構成を示す図である。
【図２】本発明の実施の形態に係る液晶表示装置の概略構成を示す図である。
【図３】本発明の第１の実施の形態に係る差動増幅回路の構成を示す図である。
【図４】本発明の第１の実施の形態に係る差動増幅回路の動作を説明する図である。
【図５】本発明の第２の実施の形態に係る差動増幅回路の構成を示す図である。
【発明を実施するための形態】
【００１７】
図面を参照して本発明の実施の形態を説明する。
【００１８】
（第１の実施の形態）
図２は、本発明の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。液晶表示装置は、ソース駆動回路（ソースドライバ）１００と、ゲート駆動回路（ゲートドライバ）２００と、表示パネル３００とを備える。ソース駆動回路１００は、マトリクス状に配置されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）３１２および液晶容量３１４を備える表示パネル３００のデータ線１８０を駆動し、ゲート駆動回路２００は、表示パネル３００の走査線２８０を駆動する。ソース駆動回路１００は、階調電圧生成回路１０１と、ＤＡ変換回路１０５と、バッファ回路１１０とを備える。ＤＡ変換回路１０５は、階調電圧生成回路１０１によって生成される階調電圧に基づいてＤＡ変換する。ＤＡ変換された信号は、バッファ回路１１０で電力増幅され、データ線１８０に供給される。
【００１９】
バッファ回路１１０は、ボルテージフォロワ接続される差動増幅回路を含む。本実施の形態に係る差動増幅回路は、図３に示されるように、増幅部４００と基準電流生成部５００とを備える。増幅部４００は、ＮチャネルトランジスタＭＮ１〜ＭＮ４と、ＰチャネルトランジスタＭＰ１〜ＭＰ３と、スルーレート調整部４１４と、位相補償容量Ｃｃとを具備する。基準電流生成部５００は、ＮチャネルトランジスタＮ１〜Ｎ２と、ＰチャネルトランジスタＰ１〜Ｐ２、抵抗ＲＢとを具備する。
【００２０】
ＮチャネルトランジスタＭＮ１、ＭＮ２は、入力段の差動対を形成し、差動入力信号Ｉｎ＋、Ｉｎ−がゲートに印加される。ＰチャネルトランジスタＭＰ１、ＭＰ２は、差動対の負荷として機能するカレントミラー回路を形成する。ＮチャネルトランジスタＭＮ３は、差動対のバイアス電流ＩＣＳ１を制御する。ＮチャネルトランジスタＭＮ１とＰチャネルトランジスタＭＰ１との接続ノードの電圧が出力トランジスタであるＰチャネルトランジスタＭＰ３のゲートに印加される。ＰチャネルトランジスタＭＰ３のゲート・ドレイン間に位相補償容量Ｃｃが接続される。ＮチャネルトランジスタＭＮ４は、ＰチャネルトラジスタＭＰ３のバイアス電流ＩＣＳ２を制御する。
【００２１】
スルーレート調整部４１４は、定電流源となるＮチャネルトランジスタＭＮ３に並列に接続され、差動対を形成するＮチャネルトランジスタＭＮ１、ＭＮ２のソースを、ＮチャネルトランジスタＭＮ３とともに電源電圧ＶＳＳに接続する。スルーレート調整部４１４は、容量Ｃ１〜Ｃ２と、スイッチＳ１〜Ｓ２とを備える。スイッチＳ１〜Ｓ２は、イネーブル信号ＥＮＣ１〜ＥＮＣ２によって制御される。したがって、スルーレート調整部４１４は、イネーブル信号ＥＮＣ１〜ＥＮＣ２に応答してその容量値を変化させ、差動増幅回路のスルーレートを変える。
【００２２】
基準電流生成部５００は、ＮチャネルトランジスタＮ１、Ｎ２により形成されるカレントミラー回路と、ＰチャネルトランジスタＰ１、Ｐ２により形成されるカレントミラー回路とを備え、抵抗ＲＢにより設定される定電流を基準電流として生成する。基準電流生成部５００は、増幅部４００に組み込まれている電流源をなすＮチャネルトランジスタＭＮ３、ＭＮ４のゲートに基準電圧を印加して制御し、バイアス電流ＩＣＳ１、ＩＣＳ２を制御する。
【００２３】
ここで、差動増幅回路のスルーレートを考える。図４は、図３に示される差動増幅回路に入力信号ｖｉｎ（ｔ）を供給したときの回路を示している。ＮチャネルトランジスタＭＮ３、ＭＮ４に電圧ＶＢが印加され（基準電流生成部５００の図示は省略）、所定のバイアス電流が流れる。ここでは、ＮチャネルトランジスタＭＮ３は、電流２Ｉ１を流す。スルーレート調整部４１４は、イネーブル信号ＥＮＣ１〜ＥＮＣ２に応答して容量値を変える可変合成容量Ｃｓ（ここでは、容量Ｃ１〜Ｃ２の合成容量）として示される。入力信号ｖｉｎ（ｔ）は、電圧差Ｖｉｐ、時間ｔ１のランプ波形の信号とする。
【００２４】
時間ｔ１の電圧傾斜期間では、位相補償容量Ｃｃに流れる電流は、入力段の定電流源ＭＮ３の電流２Ｉ１と、差動対のソースに接続される可変合成容量Ｃｓに流れる電流ｉｓの和（２Ｉ１＋ｉｓ）となる。このとき、演算増幅回路の出力電圧ｖｏ（ｔ）は、下式で表わされる。
【数１】
【００２５】
また、このときＮチャネルトランジスタＭＮ１がオンしているため、ＮチャネルトランジスタＭＮ１はソースフォロワとして機能する。したがって、ＮチャネルトランジスタＭＮ１のゲートに入力された入力信号ｖｉｎ（ｔ）の波形と、ソースに現れる信号の波形は、ほぼ同じになる。したがって、可変合成容量Ｃｓに流れる電流ｉｓ（ｔ）は、下式で表わされる。
【数２】
【００２６】
式（１）および式（２）から下記の式（３）および式（４）を得る。
【数３】
【００２７】
式（４）から分かるように、差動増幅回路が立ち上げ出力するときに、ｔ＝０において、出力電圧に“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」があり、その後、一次関数的に増加する。その傾きで示されるスルーレートは、入力段の定電流源の電流２Ｉ１と位相補償容量Ｃｃとにより定まる“２Ｉ１／Ｃｃ”によって示される。
【００２８】
また、この差動増幅回路が立ち下げ出力するときのスルーレートは、下記のように定まる。立ち下げの場合、ＮチャネルトランジスタＭＮ１がオフし、ＮチャネルトランジスタＭＮ２がオンする。この状態では、ＮチャネルトランジスタＭＮ２は、ソースフォロワとして機能し、そのゲートに入力される信号の波形と、ソースに現れる信号の波形とは、ほぼ同じになる。したがって、可変合成容量Ｃｓに流れる電流ｉｓ（ｔ）は、上記式（２）に示されるようになる。可変合成容量Ｃｓ、位相補償容量Ｃｃに流れる電流をそれぞれｉｓ、ｉｃとすると、次式が成り立つ。
【数４】
【００２９】
また、このとき位相補償容量Ｃｃに流れる電流ｉｃは、ＮチャネルトランジスタＭＮ２に流れる電流と同じく“２Ｉ１−ｉｓ”となるため、下式を得る。
【数５】
【００３０】
式（５）および式（６）から下記の式（７）を導き出すことができる。
【数６】
【００３１】
式（７）から分かるように、この差動増幅回路が立ち下げ出力するときに、スルーレートは、入力段の定電流源（ＮチャネルトランジスタＭＮ３）の電流と位相補償容量Ｃｃと差動対のソースに接続されている可変合成容量Ｃｓとにより定まる。
【００３２】
このように、入力段にＮトランジスタ差動対を有する差動増幅回路の出力電圧は、立ち上げ出力するときに、最初に“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」があり、その後、一次関数的に増加する。その傾きで示されるスルーレートは、入力段の定電流源の電流２Ｉ１と位相補償容量Ｃｃとにより定まる“２Ｉ１／Ｃｃ”によって示される。立ち下げ時のスルーレートは“２Ｉ１／（Ｃｓ＋Ｃｃ）”によって示される。
【００３３】
立ち上げ／立ち下げのスルーレートは、ともに可変合成容量Ｃｓの値を変更することで制御可能である。ただし、立ち上げ時の出力電圧は、式（４）の第１項にあるように“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」がある。この「飛び」は位相補償容量Ｃｃと可変容量Ｃｓとの比で定まる。このため、立ち下げ時のスルーレートよりも立ち上げ時のスルーレートの方が可変容量Ｃｓを可変させた時の効果は大きい。
【００３４】
このように、入力段にＮチャネルトランジスタの差動対を有する差動増幅回路について示したが、入力段にＰチャネルトランジスタの差動対を有する差動増幅回路も同じように考えることができる。すなわち、Ｐチャネルトランジスタの差動対を有する差動増幅回路では、立ち下げ出力するときに、出力電圧は、最初に“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」があり、その後一次関数的に増加（減少）する。その傾きで示されるスルーレートは、“２Ｉ１／Ｃｃ”となる。一方、立ち上げ出力するときには、スルーレートは、“２Ｉ１／（Ｃｓ＋Ｃｃ）”となる。したがって、Ｐチャネルトランジスタの差動対を有する差動増幅回路の場合、可変合成容量Ｃｓを変化させたときの効果は、立ち下げ時のスルーレートに大きく表れる。
【００３５】
上述のように、本発明の差動増幅回路は、差動対のソース側に接続される可変容量（Ｃｓ）を変化させてスルーレートを変化させている。そのため、テール電流（ＩＣＳ１）は、常に一定となり、消費電流の変化を抑制することができる。
【００３６】
（第２の実施の形態）
本発明の第２の実施の形態に係る差動増幅回路の構成を図５に示す。
【００３７】
第２の実施の形態に係る差動増幅回路は、入力段４１０と出力段４２０とを具備する。入力段４１０は、電流源となるＮチャネルトランジスタＭＮ１０、ＰチャネルトランジスタＭＰ２０と、Ｎ受け差動対を形成するＮチャネルトランジスタＭＮ１１、ＭＮ１２と、Ｐ受け差動対を形成するＰチャネルトランジスタＭＰ２１、ＭＰ２２と、Ｎ受け差動対の負荷となるＰチャネルトランジスタＭＰ１１、ＭＰ１２と、Ｐ受け差動対の負荷となるＮチャネルトランジスタＭＮ２１、ＭＮ２２と、スルーレート調整部４１５とを具備する。
【００３８】
スルーレート調整部４１５は、容量Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２と、スイッチＳ１１〜Ｓ１２、Ｓ２１〜Ｓ２２とを備える。容量Ｃ１１〜Ｃ１２は、イネーブル信号ＥＮＣ１１〜ＥＮＣ１２により制御されるスイッチＳ１１〜Ｓ１２を介してＮ受け差動対のソース側と電源電圧ＶＳＳとの間に、ＮチャネルトランジスタＭＮ１０と並列に挿入されている。容量Ｃ２１〜Ｃ２２は、イネーブル信号ＥＮＣ２１〜ＥＮＣ２２により制御されるスイッチＳ２１〜Ｓ２２を介してＰ受け差動対のソース側と電源電圧ＶＤＤとの間に、ＰチャネルトランジスタＭＰ２０と並列に挿入されている。
【００３９】
出力段４２０は、電流源となるＮチャネルトランジスタＭＮ３０、ＰチャネルトランジスタＭＰ３０と、浮遊電流源を形成するＮチャネルトランジスタＭＮ４０、ＰチャネルトランジスタＭＰ４０と、出力トランジスタであるＮチャネルトランジスタＭＮ５０、ＰチャネルトランジスタＭＰ５０と、位相補償回路を形成する抵抗Ｒ１、Ｒ２、容量Ｃ３１、Ｃ３２とを具備するＡＢ級出力段である。
【００４０】
電流源として機能するＮチャネルトランジスタＭＮ１０、ＭＮ４０、ＭＮ３０、ＰチャネルトランジスタＭＰ２０、ＭＰ４０、ＭＰ３０は、図示を省略される基準電流生成部において生成される基準電圧ＢＮ１〜ＢＮ３、ＢＰ１〜ＢＰ３によりバイアス制御される。
【００４１】
第２の実施の形態に係る差動増幅回路は、スルーレート調整部４１５に含まれる容量Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２の接続を制御することによりスルーレートを調整することができる。第１の実施の形態において説明されたように、Ｎ受け差動対（ＭＮ１１、ＭＮ１２）のソース側に接続される容量Ｃ１１〜Ｃ１２の接続を可変とし、合成容量値を変更することによって入力信号の立ち上げ時のスルーレートを調整することができる。また、Ｐ受け差動対（ＭＰ２１、ＭＰ２２）のソース側に接続される容量Ｃ２１〜Ｃ２２の接続を可変とし、合成容量値を変更することによって入力信号の立ち下げ時のスルーレートを調整することができる。したがって、入力段にＮ受け差動対（ＭＮ１１、ＭＮ１２）とＰ受け差動対（ＭＰ２１、ＭＰ２２）とを備えることにより、立ち上げ時のスルーレートと立ち下げ時のスルーレートとを調整することが可能になる。すなわち、出力波形の対称性を保つことができる。
【００４２】
上述のように、本発明によれば、入力段の差動対に接続される容量を可変とすることにより、バイアス電流を変えずにスルーレートを調整することができる。また、本発明によれば、入力段をＮチャネルトランジスタの差動対と、Ｐチャネルトランジスタの差動対との両受けにすることにより、立ち上げと立ち下げの両方のスルーレートを制御することができ、出力波形の対称性を確保することができる。
【００４３】
上記実施の形態では、スルーレート調整用の容量は、それぞれ２個の容量による合成容量として説明したが、それぞれ１あるいは３個以上の容量を使用してもよい。また、基準電流生成部は、バイアス電圧として定電圧を供給できるものであればよい。
【００４４】
以上、実施の形態を参照して本発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施の可能である。また、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００４５】
１００ ソース駆動回路（ソースドライバ）
１０１ 階調電圧生成回路
１０５ ＤＡ変換回路
１１０ バッファ回路
１８０ データ線
２００ ゲート駆動回路（ゲートドライバ）
２８０ 走査線
３００ 表示パネル
３１２ ＴＦＴ
３１４ 液晶容量
４００ 増幅部
４１４、４１５ スルーレート調整部
５００ 基準電流生成部
Ｃｃ、Ｃｃ０ 位相補償容量
Ｃ１〜Ｃ２、Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２、Ｃ３１、Ｃ３２ 容量
Ｃｓ 合成容量
ＭＮ１〜ＭＮ４ Ｎチャネルトランジスタ
ＭＮ１０、ＭＮ１１、ＭＮ１２、ＭＮ２１、ＭＮ２２、ＭＮ３０、ＭＮ４０、ＭＮ５０ Ｎチャネルトランジスタ
ＭＰ１〜ＭＰ３ Ｐチャネルトランジスタ
ＭＰ１１、ＭＰ１２、ＭＰ２０、ＭＰ２１、ＭＰ２２、ＭＰ３０、ＭＰ４０、ＭＮ１〜Ｎ４ Ｎチャネルトランジスタ
Ｐ１〜Ｐ７ Ｐチャネルトランジスタ
Ｐ５０ Ｐチャネルトランジスタ
Ｒ１、Ｒ２ 抵抗
ＲＢ、Ｒｂ０〜Ｒｂ３ 抵抗
Ｓ１〜Ｓ２、Ｓ１１〜Ｓ１２、Ｓ２１〜Ｓ２２ スイッチ
ＳＷ１１〜ＳＷ１３ スルーレート可変手段
ＳＷ２１〜ＳＷ２３ 位相補償量可変手段
【技術分野】
【０００１】
本発明は、差動増幅回路に関し、特に液晶表示用駆動回路として用いられる差動増幅回路、液晶表示装置に関する。
【背景技術】
【０００２】
ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＴＦＴ方式の液晶表示パネル）と、ＴＦＴ−ＬＣＤの上側に配置されるソースドライバと、ＴＦＴ−ＬＣＤの側面に配置されるゲートドライバとを備えたアクティブマトリクス型液晶表示装置が知られている。このような液晶表示装置において、差動増幅回路は、画素の容量負荷を駆動するソースドライバに応用されている。
【０００３】
液晶表示装置に用いられる差動増幅回路のスルーレート（増幅出力の立ち上げ／立ち下げの急峻さを示す特性値）は高ければ消費電流が大きくなる傾向がある。したがって、スルーレートは、一概に高ければよいというものではなく、スルーレートの向上と消費電流の増加とのトレードオフを考慮し、液晶パネルのサイズ（ピクセル数、画素容量）や用途、使用状況等に応じて、適切に設定される必要がある。
【０００４】
例えば、差動増幅回路のスルーレートは、表示品質に関わる液晶パネルの応答性に影響するため高い方がよいが、バッテリで駆動される携帯機器などでは、液晶パネルの応答性を多少犠牲にしても差動増幅回路のスルーレートを下げ、消費電流の低減を最優先とすることが多い。逆に、スルーレートの向上を最優先すべき機器も当然に存在する。
【０００５】
また、電機メータや遠隔操作用端末等に用いられるセグメントタイプの液晶パネル、あるいは、携帯電話機等に用いられる小型の液晶パネルは、その用途によってピクセル数や画素容量が千差万別である。用途ごとにスルーレートの異なる差動増幅回路を設計するわけにいかず、差動増幅回路のスルーレートを可変制御する技術は、非常に重要である。
【０００６】
ＴＦＴ−ＬＣＤにおいて、直流電圧印加による焼きつきを防ぐために交流駆動が行われている。ＬＣＤの交流駆動は、コモンレベルを中心に書き込み極性をフレームやライン毎に反転させる駆動方式であり、「フレーム反転」、「ゲートライン反転」、「ドレインライン反転」、「ドット反転」などの複数の種類がある。フレーム反転方式は、１フレーム内の各画素が同一の極性で駆動され、フレーム毎に書き込み極性が反転される方式である。ゲートライン反転方式は、フレーム内では走査線方向の書き込みが同極性で行われ、Ｎ（１以上の整数）ライン毎に書き込み極性が反転され、さらにフレーム毎に書き込み極性が反転される方式である。ドレインライン反転方式は、フレーム内ではデータ線（ドレインライン）方向の書き込みが同極性で行われ、Ｍ（１以上の整数）ライン毎に書き込み極性が反転され、さらにフレーム毎に書き込み極性が反転される方式である。また、ドット反転方式は、フレーム内では相隣する画素の書き込み極性が反転され、さらにフレーム毎に書き込み極性が反転される方式である。このように、書き込み極性が反転されるとき、差動増幅回路の入力が大きく変動するため、スルーレートがソースドライバの性能を表わす重要な指標の１つとなる。
【０００７】
図１に、特開２００８−１４１３０２号公報に開示される差動増幅回路の回路構成が示される。この差動増幅回路は、増幅部と基準電流生成部とを具備する。増幅部は、トランジスタＰ３〜Ｐ７、Ｎ３〜Ｎ４と、出力段に抵抗Ｒｃ０〜Ｒｃ３と位相補償容量Ｃｃ０とを含む位相補償部とを備える。基準電流生成部は、トランジスタＰ１〜Ｐ２、Ｎ１〜Ｎ２と、抵抗Ｒｂ０〜Ｒｂ３とを備え、増幅部のバイアス電流ｉ２、ｉ３の基準となる電流を生成する。基準電流生成部は、所定の制御信号ＨＰ、Ｎ、ＰＳに応じてバイアス電流ｉ２、ｉ３の電流値を切り換えるスルーレート可変手段ＳＷ１１〜ＳＷ１３を有する。位相補償部は、制御信号ＨＰ、Ｎ、ＰＳに応じて、抵抗Ｒｃ０〜Ｒｃ３の接続を変更し、抵抗値を切り換える位相補償量可変手段ＳＷ２１〜ＳＷ２３を有する。
【０００８】
この差動増幅回路は、制御信号ＨＰ、Ｎ、ＰＳに応答して、基準電流生成部に組み込まれた抵抗Ｒｂ０〜Ｒｂ３の接続を制御し、基準電流ｉ１（バイアス電流ｉ２、ｉ３）の電流値を変え、増幅出力のスルーレートを変える。同時に、位相補償部に組み込まれた抵抗Ｒｃ０〜Ｒｃ３の接続を制御することにより、出力波形の歪みや発振を防ぐことができる。また、特開２０１０−４１３７４号公報には、同じように差動増幅器のテール電流を制御してスルーレートを変更する差動増幅回路が開示されている。
【０００９】
この差動増幅回路のスルーレートは、差動入力のテール電流であるバイアス電流ｉ２と出力段のバイアス電流ｉ３と位相補償容量Ｃｃ０とによって設定される。すなわち、基準電流生成部に組み込まれたスルーレート可変手段ＳＷ１１〜ＳＷ１３によって抵抗Ｒｂ０〜Ｒｂ３の接続を制御して基準電流ｉ１、バイアス電流ｉ２、ｉ３を可変とし、スルーレートが制御される。したがって、基準電流生成部が基準電流ｉ１を増加すると、バイアス電流ｉ２、ｉ３も増加し、回路の消費電力が増加する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１４１３０２号公報
【特許文献２】特開２０１０−４１３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の観点では、差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。
【００１４】
本発明の他の観点では、液晶表示装置は、上記の差動増幅回路をソース駆動回路として具備する。
【発明の効果】
【００１５】
本発明によれば、消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】特開２００８−１４１３０２号公報に開示される差動増幅回路の回路構成を示す図である。
【図２】本発明の実施の形態に係る液晶表示装置の概略構成を示す図である。
【図３】本発明の第１の実施の形態に係る差動増幅回路の構成を示す図である。
【図４】本発明の第１の実施の形態に係る差動増幅回路の動作を説明する図である。
【図５】本発明の第２の実施の形態に係る差動増幅回路の構成を示す図である。
【発明を実施するための形態】
【００１７】
図面を参照して本発明の実施の形態を説明する。
【００１８】
（第１の実施の形態）
図２は、本発明の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。液晶表示装置は、ソース駆動回路（ソースドライバ）１００と、ゲート駆動回路（ゲートドライバ）２００と、表示パネル３００とを備える。ソース駆動回路１００は、マトリクス状に配置されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）３１２および液晶容量３１４を備える表示パネル３００のデータ線１８０を駆動し、ゲート駆動回路２００は、表示パネル３００の走査線２８０を駆動する。ソース駆動回路１００は、階調電圧生成回路１０１と、ＤＡ変換回路１０５と、バッファ回路１１０とを備える。ＤＡ変換回路１０５は、階調電圧生成回路１０１によって生成される階調電圧に基づいてＤＡ変換する。ＤＡ変換された信号は、バッファ回路１１０で電力増幅され、データ線１８０に供給される。
【００１９】
バッファ回路１１０は、ボルテージフォロワ接続される差動増幅回路を含む。本実施の形態に係る差動増幅回路は、図３に示されるように、増幅部４００と基準電流生成部５００とを備える。増幅部４００は、ＮチャネルトランジスタＭＮ１〜ＭＮ４と、ＰチャネルトランジスタＭＰ１〜ＭＰ３と、スルーレート調整部４１４と、位相補償容量Ｃｃとを具備する。基準電流生成部５００は、ＮチャネルトランジスタＮ１〜Ｎ２と、ＰチャネルトランジスタＰ１〜Ｐ２、抵抗ＲＢとを具備する。
【００２０】
ＮチャネルトランジスタＭＮ１、ＭＮ２は、入力段の差動対を形成し、差動入力信号Ｉｎ＋、Ｉｎ−がゲートに印加される。ＰチャネルトランジスタＭＰ１、ＭＰ２は、差動対の負荷として機能するカレントミラー回路を形成する。ＮチャネルトランジスタＭＮ３は、差動対のバイアス電流ＩＣＳ１を制御する。ＮチャネルトランジスタＭＮ１とＰチャネルトランジスタＭＰ１との接続ノードの電圧が出力トランジスタであるＰチャネルトランジスタＭＰ３のゲートに印加される。ＰチャネルトランジスタＭＰ３のゲート・ドレイン間に位相補償容量Ｃｃが接続される。ＮチャネルトランジスタＭＮ４は、ＰチャネルトラジスタＭＰ３のバイアス電流ＩＣＳ２を制御する。
【００２１】
スルーレート調整部４１４は、定電流源となるＮチャネルトランジスタＭＮ３に並列に接続され、差動対を形成するＮチャネルトランジスタＭＮ１、ＭＮ２のソースを、ＮチャネルトランジスタＭＮ３とともに電源電圧ＶＳＳに接続する。スルーレート調整部４１４は、容量Ｃ１〜Ｃ２と、スイッチＳ１〜Ｓ２とを備える。スイッチＳ１〜Ｓ２は、イネーブル信号ＥＮＣ１〜ＥＮＣ２によって制御される。したがって、スルーレート調整部４１４は、イネーブル信号ＥＮＣ１〜ＥＮＣ２に応答してその容量値を変化させ、差動増幅回路のスルーレートを変える。
【００２２】
基準電流生成部５００は、ＮチャネルトランジスタＮ１、Ｎ２により形成されるカレントミラー回路と、ＰチャネルトランジスタＰ１、Ｐ２により形成されるカレントミラー回路とを備え、抵抗ＲＢにより設定される定電流を基準電流として生成する。基準電流生成部５００は、増幅部４００に組み込まれている電流源をなすＮチャネルトランジスタＭＮ３、ＭＮ４のゲートに基準電圧を印加して制御し、バイアス電流ＩＣＳ１、ＩＣＳ２を制御する。
【００２３】
ここで、差動増幅回路のスルーレートを考える。図４は、図３に示される差動増幅回路に入力信号ｖｉｎ（ｔ）を供給したときの回路を示している。ＮチャネルトランジスタＭＮ３、ＭＮ４に電圧ＶＢが印加され（基準電流生成部５００の図示は省略）、所定のバイアス電流が流れる。ここでは、ＮチャネルトランジスタＭＮ３は、電流２Ｉ１を流す。スルーレート調整部４１４は、イネーブル信号ＥＮＣ１〜ＥＮＣ２に応答して容量値を変える可変合成容量Ｃｓ（ここでは、容量Ｃ１〜Ｃ２の合成容量）として示される。入力信号ｖｉｎ（ｔ）は、電圧差Ｖｉｐ、時間ｔ１のランプ波形の信号とする。
【００２４】
時間ｔ１の電圧傾斜期間では、位相補償容量Ｃｃに流れる電流は、入力段の定電流源ＭＮ３の電流２Ｉ１と、差動対のソースに接続される可変合成容量Ｃｓに流れる電流ｉｓの和（２Ｉ１＋ｉｓ）となる。このとき、演算増幅回路の出力電圧ｖｏ（ｔ）は、下式で表わされる。
【数１】
【００２５】
また、このときＮチャネルトランジスタＭＮ１がオンしているため、ＮチャネルトランジスタＭＮ１はソースフォロワとして機能する。したがって、ＮチャネルトランジスタＭＮ１のゲートに入力された入力信号ｖｉｎ（ｔ）の波形と、ソースに現れる信号の波形は、ほぼ同じになる。したがって、可変合成容量Ｃｓに流れる電流ｉｓ（ｔ）は、下式で表わされる。
【数２】
【００２６】
式（１）および式（２）から下記の式（３）および式（４）を得る。
【数３】
【００２７】
式（４）から分かるように、差動増幅回路が立ち上げ出力するときに、ｔ＝０において、出力電圧に“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」があり、その後、一次関数的に増加する。その傾きで示されるスルーレートは、入力段の定電流源の電流２Ｉ１と位相補償容量Ｃｃとにより定まる“２Ｉ１／Ｃｃ”によって示される。
【００２８】
また、この差動増幅回路が立ち下げ出力するときのスルーレートは、下記のように定まる。立ち下げの場合、ＮチャネルトランジスタＭＮ１がオフし、ＮチャネルトランジスタＭＮ２がオンする。この状態では、ＮチャネルトランジスタＭＮ２は、ソースフォロワとして機能し、そのゲートに入力される信号の波形と、ソースに現れる信号の波形とは、ほぼ同じになる。したがって、可変合成容量Ｃｓに流れる電流ｉｓ（ｔ）は、上記式（２）に示されるようになる。可変合成容量Ｃｓ、位相補償容量Ｃｃに流れる電流をそれぞれｉｓ、ｉｃとすると、次式が成り立つ。
【数４】
【００２９】
また、このとき位相補償容量Ｃｃに流れる電流ｉｃは、ＮチャネルトランジスタＭＮ２に流れる電流と同じく“２Ｉ１−ｉｓ”となるため、下式を得る。
【数５】
【００３０】
式（５）および式（６）から下記の式（７）を導き出すことができる。
【数６】
【００３１】
式（７）から分かるように、この差動増幅回路が立ち下げ出力するときに、スルーレートは、入力段の定電流源（ＮチャネルトランジスタＭＮ３）の電流と位相補償容量Ｃｃと差動対のソースに接続されている可変合成容量Ｃｓとにより定まる。
【００３２】
このように、入力段にＮトランジスタ差動対を有する差動増幅回路の出力電圧は、立ち上げ出力するときに、最初に“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」があり、その後、一次関数的に増加する。その傾きで示されるスルーレートは、入力段の定電流源の電流２Ｉ１と位相補償容量Ｃｃとにより定まる“２Ｉ１／Ｃｃ”によって示される。立ち下げ時のスルーレートは“２Ｉ１／（Ｃｓ＋Ｃｃ）”によって示される。
【００３３】
立ち上げ／立ち下げのスルーレートは、ともに可変合成容量Ｃｓの値を変更することで制御可能である。ただし、立ち上げ時の出力電圧は、式（４）の第１項にあるように“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」がある。この「飛び」は位相補償容量Ｃｃと可変容量Ｃｓとの比で定まる。このため、立ち下げ時のスルーレートよりも立ち上げ時のスルーレートの方が可変容量Ｃｓを可変させた時の効果は大きい。
【００３４】
このように、入力段にＮチャネルトランジスタの差動対を有する差動増幅回路について示したが、入力段にＰチャネルトランジスタの差動対を有する差動増幅回路も同じように考えることができる。すなわち、Ｐチャネルトランジスタの差動対を有する差動増幅回路では、立ち下げ出力するときに、出力電圧は、最初に“Ｃｓ・Ｖｉｐ／Ｃｃ”の「飛び」があり、その後一次関数的に増加（減少）する。その傾きで示されるスルーレートは、“２Ｉ１／Ｃｃ”となる。一方、立ち上げ出力するときには、スルーレートは、“２Ｉ１／（Ｃｓ＋Ｃｃ）”となる。したがって、Ｐチャネルトランジスタの差動対を有する差動増幅回路の場合、可変合成容量Ｃｓを変化させたときの効果は、立ち下げ時のスルーレートに大きく表れる。
【００３５】
上述のように、本発明の差動増幅回路は、差動対のソース側に接続される可変容量（Ｃｓ）を変化させてスルーレートを変化させている。そのため、テール電流（ＩＣＳ１）は、常に一定となり、消費電流の変化を抑制することができる。
【００３６】
（第２の実施の形態）
本発明の第２の実施の形態に係る差動増幅回路の構成を図５に示す。
【００３７】
第２の実施の形態に係る差動増幅回路は、入力段４１０と出力段４２０とを具備する。入力段４１０は、電流源となるＮチャネルトランジスタＭＮ１０、ＰチャネルトランジスタＭＰ２０と、Ｎ受け差動対を形成するＮチャネルトランジスタＭＮ１１、ＭＮ１２と、Ｐ受け差動対を形成するＰチャネルトランジスタＭＰ２１、ＭＰ２２と、Ｎ受け差動対の負荷となるＰチャネルトランジスタＭＰ１１、ＭＰ１２と、Ｐ受け差動対の負荷となるＮチャネルトランジスタＭＮ２１、ＭＮ２２と、スルーレート調整部４１５とを具備する。
【００３８】
スルーレート調整部４１５は、容量Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２と、スイッチＳ１１〜Ｓ１２、Ｓ２１〜Ｓ２２とを備える。容量Ｃ１１〜Ｃ１２は、イネーブル信号ＥＮＣ１１〜ＥＮＣ１２により制御されるスイッチＳ１１〜Ｓ１２を介してＮ受け差動対のソース側と電源電圧ＶＳＳとの間に、ＮチャネルトランジスタＭＮ１０と並列に挿入されている。容量Ｃ２１〜Ｃ２２は、イネーブル信号ＥＮＣ２１〜ＥＮＣ２２により制御されるスイッチＳ２１〜Ｓ２２を介してＰ受け差動対のソース側と電源電圧ＶＤＤとの間に、ＰチャネルトランジスタＭＰ２０と並列に挿入されている。
【００３９】
出力段４２０は、電流源となるＮチャネルトランジスタＭＮ３０、ＰチャネルトランジスタＭＰ３０と、浮遊電流源を形成するＮチャネルトランジスタＭＮ４０、ＰチャネルトランジスタＭＰ４０と、出力トランジスタであるＮチャネルトランジスタＭＮ５０、ＰチャネルトランジスタＭＰ５０と、位相補償回路を形成する抵抗Ｒ１、Ｒ２、容量Ｃ３１、Ｃ３２とを具備するＡＢ級出力段である。
【００４０】
電流源として機能するＮチャネルトランジスタＭＮ１０、ＭＮ４０、ＭＮ３０、ＰチャネルトランジスタＭＰ２０、ＭＰ４０、ＭＰ３０は、図示を省略される基準電流生成部において生成される基準電圧ＢＮ１〜ＢＮ３、ＢＰ１〜ＢＰ３によりバイアス制御される。
【００４１】
第２の実施の形態に係る差動増幅回路は、スルーレート調整部４１５に含まれる容量Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２の接続を制御することによりスルーレートを調整することができる。第１の実施の形態において説明されたように、Ｎ受け差動対（ＭＮ１１、ＭＮ１２）のソース側に接続される容量Ｃ１１〜Ｃ１２の接続を可変とし、合成容量値を変更することによって入力信号の立ち上げ時のスルーレートを調整することができる。また、Ｐ受け差動対（ＭＰ２１、ＭＰ２２）のソース側に接続される容量Ｃ２１〜Ｃ２２の接続を可変とし、合成容量値を変更することによって入力信号の立ち下げ時のスルーレートを調整することができる。したがって、入力段にＮ受け差動対（ＭＮ１１、ＭＮ１２）とＰ受け差動対（ＭＰ２１、ＭＰ２２）とを備えることにより、立ち上げ時のスルーレートと立ち下げ時のスルーレートとを調整することが可能になる。すなわち、出力波形の対称性を保つことができる。
【００４２】
上述のように、本発明によれば、入力段の差動対に接続される容量を可変とすることにより、バイアス電流を変えずにスルーレートを調整することができる。また、本発明によれば、入力段をＮチャネルトランジスタの差動対と、Ｐチャネルトランジスタの差動対との両受けにすることにより、立ち上げと立ち下げの両方のスルーレートを制御することができ、出力波形の対称性を確保することができる。
【００４３】
上記実施の形態では、スルーレート調整用の容量は、それぞれ２個の容量による合成容量として説明したが、それぞれ１あるいは３個以上の容量を使用してもよい。また、基準電流生成部は、バイアス電圧として定電圧を供給できるものであればよい。
【００４４】
以上、実施の形態を参照して本発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施の可能である。また、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００４５】
１００ ソース駆動回路（ソースドライバ）
１０１ 階調電圧生成回路
１０５ ＤＡ変換回路
１１０ バッファ回路
１８０ データ線
２００ ゲート駆動回路（ゲートドライバ）
２８０ 走査線
３００ 表示パネル
３１２ ＴＦＴ
３１４ 液晶容量
４００ 増幅部
４１４、４１５ スルーレート調整部
５００ 基準電流生成部
Ｃｃ、Ｃｃ０ 位相補償容量
Ｃ１〜Ｃ２、Ｃ１１〜Ｃ１２、Ｃ２１〜Ｃ２２、Ｃ３１、Ｃ３２ 容量
Ｃｓ 合成容量
ＭＮ１〜ＭＮ４ Ｎチャネルトランジスタ
ＭＮ１０、ＭＮ１１、ＭＮ１２、ＭＮ２１、ＭＮ２２、ＭＮ３０、ＭＮ４０、ＭＮ５０ Ｎチャネルトランジスタ
ＭＰ１〜ＭＰ３ Ｐチャネルトランジスタ
ＭＰ１１、ＭＰ１２、ＭＰ２０、ＭＰ２１、ＭＰ２２、ＭＰ３０、ＭＰ４０、ＭＮ１〜Ｎ４ Ｎチャネルトランジスタ
Ｐ１〜Ｐ７ Ｐチャネルトランジスタ
Ｐ５０ Ｐチャネルトランジスタ
Ｒ１、Ｒ２ 抵抗
ＲＢ、Ｒｂ０〜Ｒｂ３ 抵抗
Ｓ１〜Ｓ２、Ｓ１１〜Ｓ１２、Ｓ２１〜Ｓ２２ スイッチ
ＳＷ１１〜ＳＷ１３ スルーレート可変手段
ＳＷ２１〜ＳＷ２３ 位相補償量可変手段
【特許請求の範囲】
【請求項１】
差動信号を入力する入力段と、
前記入力段の出力に基づいて容量性負荷を駆動する出力段と
を具備し、
前記入力段は、
差動信号を入力する差動信号入力部と、
前記差動入力部にバイアス電流を供給する電流源と、
前記電流源に並列に挿入される可変容量を含むスルーレート調整部と
を備える
差動増幅回路。
【請求項２】
前記スルーレート調整部は、
容量と、
制御信号に応答して前記容量を前記電流源に並列に接続するスイッチと
を含む
請求項１に記載の差動増幅回路。
【請求項３】
前記差動信号入力部は、
第１導電型のトランジスタを含む差動対を備え、
前記入力段は、前記差動信号入力部の負荷として機能する前記第１導電型と相補の第２導電型のトランジスタを含むカレントミラー回路を備える
請求項１または請求項２に記載の差動増幅回路。
【請求項４】
前記差動信号入力部は、
第１導電型のトランジスタを含む第１差動対と、
前記第１導電型と相補の第２導電型のトランジスタを含む第２差動対と
を備え、
前記入力段は、
前記第１差動対の負荷として機能する前記第２導電型のトランジスタを含む第１カレントミラー回路と、
前記第２差動対の負荷として機能する前記第１導電型のトランジスタを含む第２カレントミラー回路と
を備える
請求項１または請求項２に記載の差動増幅回路。
【請求項５】
前記出力段は、
前記入力段の出力を電力増幅するトランジスタと、
位相補償回路と
を備える
請求項１から請求項４のいずれかに記載の差動増幅回路。
【請求項６】
請求項１から請求項５のいずれかに記載の差動増幅回路をソース駆動回路として具備する
液晶表示装置。
【請求項７】
第１の導電型の第１および第２トランジスタを備える差動対と、
前記差動対の負荷として機能する前記第１の導電型と相補の第２の導電型の第３および第４トランジスタを備えるカレントミラー回路と、前記第４トランジスタのドレインとゲートとは前記第２トランジスタのドレインに接続され、前記第１トランジスタのドレインは前記第３トランジスタのドレインに接続され、
前記差動対のテール電流を制御する第１電流源と、
前記第１電流源と並列に接続される容量と、
前記容量と前記第１電流源との間に設けられ、制御信号に応答して回路を開閉するスイッチと、
前記第１トランジスタのドレインと前記第３トランジスタのドレインとの接続ノードにゲートが接続され、出力ノードにドレインが接続される出力トランジスタと、
前記出力トランジスタにバイアス電流を供給する第２電流源と、
前記出力ノードと前記出力トランジスタのゲートとに両端が接続される位相補償容量と
を具備する差動増幅回路。
【請求項８】
第１および第２Ｎチャネルトランジスタを備えるＮ受け差動対と、
第１および第２Ｐチャネルトランジスタを備えるＰ受け差動対と、
第３および第４Ｐチャネルトランジスタを備え、前記Ｎ受け差動対の負荷として機能するＰチャネルカレントミラー回路と、前記第３Ｐチャネルトランジスタのドレインは前記第１Ｎチャネルトランジスタのドレインに接続され、前記第４Ｐチャネルトランジスタのゲートとドレインは前記第２Ｎチャネルトランジスタのドレインに接続され、
第３および第４Ｎチャネルトランジスタを備え、前記Ｐ受け差動対の負荷として機能するＮチャネルカレントミラー回路と、前記第３Ｎチャネルトランジスタのドレインは前記第１Ｐチャネルトランジスタのドレインに接続され、前記第４Ｎチャネルトランジスタのゲートとドレインは前記第２Ｐチャネルトランジスタのドレインに接続され、
前記Ｎ受け差動対のテール電流を制御する電流源として機能する第５Ｎチャネルトランジスタと、
前記Ｎ受け差動対と前記第５Ｎチャネルトランジスタとの接続ノードと、第１電源電圧との間に、第１制御信号に応答して回路を開閉する第１スイッチを介して前記第５Ｎチャネルトランジスタと並列に接続される第１容量と、
前記Ｐ受け差動対のテール電流を制御する電流源として機能する第５Ｐチャネルトランジスタと、
前記Ｐ受け差動対と前記第５Ｐチャネルトランジスタとの接続ノードと、第２電源電圧との間に、第２制御信号に応答して回路を開閉する第２スイッチを介して前記第５Ｐチャネルトランジスタと並列に接続される第２容量と、
前記第１Ｎチャネルトランジスタと前記第３Ｐチャネルトランジスタとの接続ノードにゲートが接続され、ソースが前記第２電源電圧に接続され、ドレインが出力ノードに接続されるＰチャネル出力トランジスタと、
前記第１Ｐチャネルトランジスタと前記第３Ｎチャネルトランジスタとの接続ノードにゲートが接続され、ソースが前記第１電源電圧に接続され、ドレインが出力ノードに接続されるＮチャネル出力トランジスタと、
前記Ｐチャネル出力トランジスタおよび前記Ｎチャネル出力トランジスタのゲートに所定のバイアスを与えるバイアス回路と、
前記Ｐチャネル出力トランジスタのゲート・ドレイン間に挿入される第１位相補償回路と、
前記Ｎチャネル出力トランジスタのゲート・ドレイン間に挿入される第２位相補償回路と
を具備する差動増幅回路。
【請求項１】
差動信号を入力する入力段と、
前記入力段の出力に基づいて容量性負荷を駆動する出力段と
を具備し、
前記入力段は、
差動信号を入力する差動信号入力部と、
前記差動入力部にバイアス電流を供給する電流源と、
前記電流源に並列に挿入される可変容量を含むスルーレート調整部と
を備える
差動増幅回路。
【請求項２】
前記スルーレート調整部は、
容量と、
制御信号に応答して前記容量を前記電流源に並列に接続するスイッチと
を含む
請求項１に記載の差動増幅回路。
【請求項３】
前記差動信号入力部は、
第１導電型のトランジスタを含む差動対を備え、
前記入力段は、前記差動信号入力部の負荷として機能する前記第１導電型と相補の第２導電型のトランジスタを含むカレントミラー回路を備える
請求項１または請求項２に記載の差動増幅回路。
【請求項４】
前記差動信号入力部は、
第１導電型のトランジスタを含む第１差動対と、
前記第１導電型と相補の第２導電型のトランジスタを含む第２差動対と
を備え、
前記入力段は、
前記第１差動対の負荷として機能する前記第２導電型のトランジスタを含む第１カレントミラー回路と、
前記第２差動対の負荷として機能する前記第１導電型のトランジスタを含む第２カレントミラー回路と
を備える
請求項１または請求項２に記載の差動増幅回路。
【請求項５】
前記出力段は、
前記入力段の出力を電力増幅するトランジスタと、
位相補償回路と
を備える
請求項１から請求項４のいずれかに記載の差動増幅回路。
【請求項６】
請求項１から請求項５のいずれかに記載の差動増幅回路をソース駆動回路として具備する
液晶表示装置。
【請求項７】
第１の導電型の第１および第２トランジスタを備える差動対と、
前記差動対の負荷として機能する前記第１の導電型と相補の第２の導電型の第３および第４トランジスタを備えるカレントミラー回路と、前記第４トランジスタのドレインとゲートとは前記第２トランジスタのドレインに接続され、前記第１トランジスタのドレインは前記第３トランジスタのドレインに接続され、
前記差動対のテール電流を制御する第１電流源と、
前記第１電流源と並列に接続される容量と、
前記容量と前記第１電流源との間に設けられ、制御信号に応答して回路を開閉するスイッチと、
前記第１トランジスタのドレインと前記第３トランジスタのドレインとの接続ノードにゲートが接続され、出力ノードにドレインが接続される出力トランジスタと、
前記出力トランジスタにバイアス電流を供給する第２電流源と、
前記出力ノードと前記出力トランジスタのゲートとに両端が接続される位相補償容量と
を具備する差動増幅回路。
【請求項８】
第１および第２Ｎチャネルトランジスタを備えるＮ受け差動対と、
第１および第２Ｐチャネルトランジスタを備えるＰ受け差動対と、
第３および第４Ｐチャネルトランジスタを備え、前記Ｎ受け差動対の負荷として機能するＰチャネルカレントミラー回路と、前記第３Ｐチャネルトランジスタのドレインは前記第１Ｎチャネルトランジスタのドレインに接続され、前記第４Ｐチャネルトランジスタのゲートとドレインは前記第２Ｎチャネルトランジスタのドレインに接続され、
第３および第４Ｎチャネルトランジスタを備え、前記Ｐ受け差動対の負荷として機能するＮチャネルカレントミラー回路と、前記第３Ｎチャネルトランジスタのドレインは前記第１Ｐチャネルトランジスタのドレインに接続され、前記第４Ｎチャネルトランジスタのゲートとドレインは前記第２Ｐチャネルトランジスタのドレインに接続され、
前記Ｎ受け差動対のテール電流を制御する電流源として機能する第５Ｎチャネルトランジスタと、
前記Ｎ受け差動対と前記第５Ｎチャネルトランジスタとの接続ノードと、第１電源電圧との間に、第１制御信号に応答して回路を開閉する第１スイッチを介して前記第５Ｎチャネルトランジスタと並列に接続される第１容量と、
前記Ｐ受け差動対のテール電流を制御する電流源として機能する第５Ｐチャネルトランジスタと、
前記Ｐ受け差動対と前記第５Ｐチャネルトランジスタとの接続ノードと、第２電源電圧との間に、第２制御信号に応答して回路を開閉する第２スイッチを介して前記第５Ｐチャネルトランジスタと並列に接続される第２容量と、
前記第１Ｎチャネルトランジスタと前記第３Ｐチャネルトランジスタとの接続ノードにゲートが接続され、ソースが前記第２電源電圧に接続され、ドレインが出力ノードに接続されるＰチャネル出力トランジスタと、
前記第１Ｐチャネルトランジスタと前記第３Ｎチャネルトランジスタとの接続ノードにゲートが接続され、ソースが前記第１電源電圧に接続され、ドレインが出力ノードに接続されるＮチャネル出力トランジスタと、
前記Ｐチャネル出力トランジスタおよび前記Ｎチャネル出力トランジスタのゲートに所定のバイアスを与えるバイアス回路と、
前記Ｐチャネル出力トランジスタのゲート・ドレイン間に挿入される第１位相補償回路と、
前記Ｎチャネル出力トランジスタのゲート・ドレイン間に挿入される第２位相補償回路と
を具備する差動増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１０９８４８（Ｐ２０１２−１０９８４８Ａ）
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願番号】特願２０１０−２５７７６１（Ｐ２０１０−２５７７６１）
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]