【課題】多様な応用、および超広帯域の応用において使用されることができるアナログローパスフィルタを提供する。
【解決手段】ディジタル信号２０１を処理する電子回路は、各々がディジタル信号の遅延されたレプリカを生成するように構成されている複数のディジタル遅延回路２０３，２０５，２０７と、各々がディジタル信号または遅延回路の１つからの遅延されたレプリカをアナログ信号へ変換するように構成されている複数のディジタル対アナログコンバータ２１１，２１３，２１５，２１７と、各々がディジタル対アナログコンバータからのアナログ信号を利得係数によって調節するように構成されていて、かつ各々が出力をもつ複数のアナログ利得回路２２１，２２３，２２５，２２７と、アナログ利得回路の出力を加算するように構成されているアナログ加算器２３１とを含む。 （もっと読む）

【課題】精度の高いＤＡ変換結果を出力する。
【解決手段】入力される２値の論理値に応じて充電され、充電電荷が再分配されることでＤＡ変換結果を第１および第２の容量素子Ｃ１、Ｃ２１（Ｃ２２）における電圧として得る電荷再分配型のＤＡ変換回路であって、第２の容量素子Ｃ２１（Ｃ２２）に電荷として保持されたＤＡ変換結果を出力する増幅器ＡＭＰと、第１の容量素子Ｃ１の一端と増幅器ＡＭＰの入力端とを短絡可能とするスイッチ素子φ４と、第２の容量素子Ｃ２１（Ｃ２２）に保持されたＤＡ変換結果を増幅器ＡＭＰの入力端に与える前に、スイッチ素子φ４を一時的に短絡するように各部を制御するタイミング信号群を生成するタイミング制御回路ＣＮＴと、を備える。 （もっと読む）

【課題】レベル変換回路のレイアウト面積の縮小を図る。
【解決手段】半導体集積回路装置（１０）は、レベル変換回路（１４）と、Ｄ／Ａ変換回路（１２）とを備える。このとき、パラレル形式のデジタル信号をシリアル形式に変換して上記レベル変換回路に供給するためのパラレル・シリアル変換回路（１５）と、上記レベル変換回路の出力をパラレル形式のデジタル信号に変換して上記Ｄ／Ａ変換回路に供給するためのシリアル・パラレル変換回路（１３）とを設ける。上記レベル変換回路は、シリアル形式のデジタル信号に対応するレベル変換機能を備えていれば良く、パラレル形式のデジタル信号に対応させる場合に比べて、レベル変換回路のレイアウト面積を縮小することができる。 （もっと読む）

【課題】光結合部の伝送マージンを確保して復調誤りを抑制し、高精度の信号伝送を可能とする半導体装置、その検査方法および送信回路を提供する。
【解決手段】半導体装置１００は、アナログディジタル変換部３と、ディジタル信号に応じたパルスパターンである伝送信号を出力するパルス幅変調部５と、固定パルスである参照信号を生成する参照信号生成部７と、を備える。そして、前記伝送信号および前記参照信号のいずれかを選択する第１の制御部１３と、前記伝送信号または前記参照信号に基づく駆動電流を出力する発光素子駆動部９と、前記伝送信号または前記参照信号基づく光信号を放出する発光素子１５と、を備える。さらに、前記光信号を電圧信号に変換する光受信部２１と、前記電圧信号を前記伝送信号または前記参照信号に基づくディジタル信号に復調する復調部２５と、を備える。 （もっと読む）

【課題】 Ｉ２Ｓ信号をパルストランスを使用して絶縁すること。
【解決手段】 オーディオ信号が無音（振幅値が０Ｖ）である場合に、ＤＡＴＡ信号のＬチャンネルのデータＤＬｉは、「００００００００・・・」と「０」が続き、直流信号となってしまう。しかし、変調部２で生成される第２のＬチャンネルオーディオ信号は、ＬＲＣＫ信号のハイレベルの期間においては「０００００・・」であり、ＬＲＣＫ信号のローレベルの期間においては「１１１１１・・」であるので、その結果、第２のＬチャンネルオーディオ信号は交流信号と見なすことが可能となる。従って、第２のＬチャンネルオーディオ信号を、パルストランス３を使用して絶縁することができる。 （もっと読む）

【課題】より高精度でビット拡張ができるＤＡ変換装置を提供する。
【解決手段】ＤＡ変換装置１２は、２^ｍ個のｎビットのＤＡコンバータ１４と、このＤＡコンバータ１４からの出力を加算する演算器１６と、前記ＤＡコンバータに入力するｎビットの中間データを生成するデータプロセッサ１２と、を備えている。データプロセッサは、各ＤＡコンバータ１４の中間データとして、入力データの上位ｎビットデータに、補正値を付加したデータを生成する。補正値は、その総和が、入力データの下位ｍビットデータが示す値に等しくなるように設定される。 （もっと読む）

【課題】 出力アンプのオフセット電圧を適切に低減して表示品質の悪化を防止することができる液晶駆動用のソースドライバのオフセット低減出力回路を提供する。
【解決手段】 基準電圧がオペアンプの非反転入力端に印加されたオペアンプと、少なくとも通常出力動作時にオペアンプの反転入力端に接続される第１の接続点に各々の一端が接続された第１の入力コンデンサ及び第１の出力コンデンサと、リセット動作時に第１の入力コンデンサ及び第１の出力コンデンサ各々の両端を短絡してその両端に基準電圧を印加し、リセット動作後の通常出力動作時に第１の入力コンデンサの他端に階調電圧を印加しかつ第１の出力コンデンサの他端をオペアンプの出力端に接続する第１のスイッチ素子回路と、を備え、第１のスイッチ素子回路は、第１の接続点とオペアンプの出力端との間に接続され、リセット動作時にオンとなり、通常出力動作時にオフとなる直列接続の第１及び第２のスイッチ素子を有し、通常出力動作時には第１及び第２のスイッチ素子の直列接続点に基準電圧を印加する。 （もっと読む）

【課題】常に信頼性の高いパラレルデータ出力制御が行えるをパラレルデータ出力制御回路を得る。
【解決手段】ＣＰＵ１２はバッファ１３からのリクエストＲＱに応答して内蔵ＲＡＭ１１よりデジタルデータをバッファ１３に出力する。バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。レジスタ１４は出力制御クロックＣＫ１５に同期して、バッファ１３内部に格納したデジタルデータを１単位ごとに取り込む。レジスタ１４に格納されたデジタルデータがＤ／Ａ変換用データＤａｔａとしてパラレルＤＡＣ２に出力される。ＷＲ信号出力タイマ１７は出力制御クロックＣＫ１５に同期して“Ｌ”の１ショットパルスを有する書き込み制御信号ＷＲを生成する。 （もっと読む）

【課題】複数のＤＡ変換器のそれぞれの積分非直線性誤差の影響を抑えて高速動作できるとともに、ＳＦＤＲを拡大させることができるＤＡ変換装置を提供する。
【解決手段】デジタル信号源２で生成されたデジタルデータ及びクロック信号がＤＡ変換装置１に入力される。ＤＡ変換装置１は、データ選択用スイッチ１１と、複数のＤＡ変換器としての第１のＤＡ変換器１２及び第２のＤＡ変換器１３と、切替手段としてのアナログ信号切替用スイッチ１４と、分周器１５とを有している。各ＤＡ変換器１２，１３の積分非直線性誤差特性の非線形歪特性は、互いに逆の特性である。第１，２のＤＡ変換器１２，１３の積分非直線性誤差特性は、第１，２のＤＡ変換器１２，１３の両方の積分非直線性誤差を平均すると、ゼロに近づくような特性である。 （もっと読む）