説明

Fターム[5J022CF04]の内容

アナログ←→デジタル変換 (13,545) | 周辺・部分回路構成 (2,714) | 電流源 (217)

Fターム[5J022CF04]に分類される特許

1 - 20 / 217



【課題】アナログ入力信号をデジタル出力信号に変換するためのシステム及び方法を提供する。
【解決手段】システムは、DAC電流を供給するための電流モード(CM)デジタル・アナログ変換器(DAC)回路210を含む。比較器回路250は、DAC電流及びアナログ入力信号に基づいて決定されたエラー信号に応答して比較器信号を発生する。逐次近似レジスタ回路270は、比較器信号に応答して、DACコード信号274又はデジタル出力信号272のうちの少なくとも1つを発生する。DACコード信号をCM DAC回路によって用いて、DAC電流を制御する。 (もっと読む)


【課題】デジタル−アナログ変換器の低電圧動作を実現するとともにミラー電流精度を高める。
【解決手段】デジタル−アナログ変換器10は、基準電流を所定のミラー比で複製する第1トランジスタと前記第1トランジスタにカスコード接続される第2トランジスタとを含むミラー回路と、前記第2トランジスタのゲートに接続され、外部からの入力されるデジタル入力信号によってオン・オフ制御されるアナログスイッチとを含む。 (もっと読む)


【課題】ゲインa、およびオフセットbの変動を動的に補正することで、1チップのIC内で高精度な電流検出が可能な電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。
【解決手段】
同一半導体チップ上に、トランジスタ4と、電流−電圧変換回路22とADコンバータ23とを有する。参照電流生成回路6,6’は、負荷2の電流に電流パルスIcを重畳して、ADコンバータが出力する電圧デジタル値を変動させる。ゲインオフセット補正部8は、参照電流生成回路6,6’による電圧デジタル値の変動を信号処理して、ADコンバータ23が出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインa,a’及びオフセットb,b’を動的に取得する。電流デジタル値演算部12は、ゲインオフセット補正部8により取得されたゲイン及びオフセットを用いて、ADコンバータが出力する電圧値を補正する。 (もっと読む)


【課題】カレントミラー回路によって、複数の回路を電流駆動させる場合に、各回路の動作に対するばらつきを低減することができる電源回路を提供する。
【解決手段】FET1、2、3と、スイッチング素子であるスイッチ6〜9とで電源回路を構成している。FET1、2、3でカレントミラー回路を構成している。スイッチ6、7、8、9によって選択回路50が構成される。選択回路50は、スイッチ6〜9の切り替えにより、ミラー電流Ib2をオペアンプ4又はオペアンプ5のいずれかに供給し、さらに、ミラー電流Ib1をオペアンプ4又はオペアンプ5のいずれかに供給する。すなわち、ミラー電流Ib1とミラー電流Ib2とを入れ替えて交互に、オペアンプ4、5にそれぞれ供給する。 (もっと読む)


【課題】高精度で小型のADコンバータを提供する。
【解決手段】このADコンバータは、アナログ電圧VinをNビットのデジタルコードDCに変換するものであり、メモリブロックMB1〜MB(2−1)を備える。各メモリブロックMB(2−1)は、(2−1)個のMRAM用のメモリセル1を含む。メモリセル1の記憶データを「0」にリセットした後に、アナログ電圧Vinに比例するアナログ電流Iinを、各メモリブロックMB(2−1)の(2−1)本のビット線BLに分流させる。メモリブロックMB1〜MB(2−1)のメモリセル1の記憶データを読み出してデジタルコードDCを生成する。したがって、ラダー抵抗は不要である。 (もっと読む)


【課題】低照度から高照度までの入力に対してリニアな出力を得ることが可能であるとともに、フォトダイオードの出力電流の温度依存性を補正することができる光センサを実現する。
【解決手段】光センサ(1)において、第1のアナログ−デジタル変換回路(11)に、第1のフォトダイオード(PD1)の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第1の基準電流源が備えられ、第2のアナログ−デジタル変換回路(12)に、第2のフォトダイオード(PD2)の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第2の基準電流源が備えられ、第1の基準電流源を用いて出力された第1の検出結果(ADCOUT1)と、第2の基準電流源を用いて出力された第2の検出結果(ADCOUT1)とから、第2のフォトダイオード(12)による可視波長域の受光強度を検出することによって照度を測定する。 (もっと読む)


【課題】リニアリティ補正回路を設けなくてもA/D変換特性のリニアリティを向上することができるA/D変換回路を提供する。
【解決手段】V/I変換回路101は、アナログ入力電圧Vinを、アナログ入力電圧Vinに正比例する動作電流Irefに変換する。パルス走行回路102は、動作電流Irefが供給され、入力されるパルス信号の走行時間がアナログ入力電圧Vinに反比例する複数のトランスコンダクタンス回路が連結されて構成されている。パルスセレクタ103及びエンコーダ104は、パルス走行回路102を走行するパルス信号の走行位置を検出し、走行位置に応じた第1の論理信号を生成する。信号処理回路107は、第1の論理信号に基づいて、アナログ入力電圧Vinの大きさに応じたデジタル信号を生成する。 (もっと読む)


【課題】消費電流を低減しつつ、出力信号の歪みを低減することが可能なデジタル/アナログ変換器を提供する。
【解決手段】デジタル/アナログ変換器において、第1の容量制御用スイッチ素子は、第1のMOSトランジスタがオンするときオフし、一方、前記第1のMOSトランジスタがオフするときオンする。さらに、デジタル/アナログ変換器において、第2の容量制御用スイッチ素子は、第2のMOSトランジスタがオンするときオフし、一方、前記第2のMOSトランジスタがオフするときオンする。 (もっと読む)


【課題】比較回路の回路面積を小さくする。
【解決手段】第1および第2抵抗列は、所定の電圧範囲を分割してそれぞれ複数の第1参照電圧および複数の第2参照電圧を生成する。第1および第2スイッチ制御回路は、複数の第1参照電圧のうちの事前に決定した1つおよび複数の第2参照電圧のうち事前に決定した1つを選択する。比較回路は、選択された第1および第2参照電圧に応じたトランジスタ電流の合成電流を、入力信号に応じたトランジスタ電流と比較し、論理値を表す論理信号を生成する。第1スイッチ制御回路は、選択する第1参照電圧を順次切り替えることで、論理値が反転する2つの隣接する第1参照電圧を特定し、そのうちの1つを選択することを決定する。その後、第2スイッチ制御回路は、選択する第2参照電圧を順次切り替えることで、論理値が反転する2つの隣接する第2参照電圧を特定し、特定した第2参照電圧のうちの1つを選択することを決定する。 (もっと読む)


【課題】入出力特性として非線形な特性を精度良く実現することができるディジタル/アナログ変換器を提供する。
【解決手段】コード変換部4が、ディジタル入力信号の最上位ビットと残りの(N−1)ビットそれぞれとの排他的論理輪演算を行い、(N-1)ビットの第1の演算結果を出力する第1のゲート回路4Aと、第1の演算結果を{2(N−1)−1}ビットの温度計・コードにデコードするデコーダ1Aと、デコードされた温度計・コードの{2(N−1)−1}ビットそれぞれとディジタル入力信号の最上位ビットとの排他的論理輪演算を行い、{2(N−1)−1}ビットの第2の演算結果を出力する第2のゲート回路4Bとを備える。 (もっと読む)


【課題】ポテンショメータの抵抗値や電流源による電流が変化した場合でも、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができるAD変換器を提供する。
【解決手段】被第1積分電圧Vinが入力されているときに被第1積分電圧Vinと基準電圧Vcomとの差分の電圧を積分する第1積分を行い、第1積分の実行後、被第2積分電圧Vrefが入力されているときに被第2積分電圧Vrefと基準電圧Vcomとの差分の電圧を積分する第2積分を行い、少なくとも第2積分に応じた積分電圧を出力する積分器12と、第2積分を開始してから積分電圧と基準電圧Vcomとが等しくなるまでの時間を計測して出力するコンパレータ13及びLOGIC14と、を備えた2重積分型ADコンバータ10と、被第1積分電圧Vinを変化させるとともに、被第2積分電圧Vref及び基準電圧Vcomを変化させる抵抗−電圧変換回路30と、を備える。 (もっと読む)


【課題】入力容量が小さく、バッファ回路の消費電力を削減したアナログデジタル変換器を提供する。
【解決手段】本発明の一態様としてのアナログデジタル変換器は、入力端子と、第1コンパレータと、第1出力端子と、第2コンパレータと、第2出力端子とを備える。第1コンパレータは、入力端子で受けた入力信号と第1参照信号を比較して、第1論理信号および制御信号を生成する。第1トランジスタは、入力信号に応じた電流を生成する。第1スイッチおよび第2スイッチは制御信号に応じて互いに短絡および開放が逆になるように切り替えられる。第2トランジスタは、第1スイッチがオンのとき、第2参照信号に応じた電流を、端子に供給する。第3トランジスタは、第2スイッチがオンのとき、第3参照信号に応じた電流を、端子に供給する。出力部は、第1トランジスタで生成された電流を、端子に供給された電流と比較して、第2論理信号を生成する。 (もっと読む)


【課題】出力の線形性と低消費電力性をバランスよく達成しながら大出力振幅のアナログ信号が生成可能な高速のカレント・ステアリング型のDACを提供する。
【解決手段】DACは、D−FF1D0〜1D5と、スイッチ3D0〜3D5と、電流源11D0〜11D5と、R−2R抵抗ラダー12から構成される。電流源11D0〜11D5は、上位2ビットに対応する電流源11D4,11D5の電流値Iに対して、下位4ビットに対応する電流源11D0〜11D3の電流値が、対応するビットに応じて重み付けされる。R−2R抵抗ラダー12は、出力端子12b,12cがそれぞれのビットに対応するスイッチ3D4,3D5の入力端子に接続され、さらに出力端子12bがアナログ出力端子に接続され、出力端子12cが下位4ビットに対応するスイッチ3D0〜3D3の入力端子に接続される。 (もっと読む)


【課題】外光である太陽光等の周囲光による誤動作が生じないセンサ装置及び電子機器を提供する。
【解決手段】センサ装置1において、ADC2は、電流Iinと電流I1との差の電流を求める減算による電流Iin−I1に応じたデジタル値ADCOUTであって、閾値Data_thよりも大きい第2データを、比較回路3の一方の入力に出力する。 (もっと読む)


【課題】デジタル/アナログ変換装置を提供する。
【解決手段】デジタル/アナログ変換装置は、可変遅延バッファ回路と複数の同期化回路を有する。バッファ回路は、複数のビットを有するデジタル信号を受信し、高ビットから低ビットの順序に従って、それぞれ、複数の第一相補デジタル信号組を遅延出力する。各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル/アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。本発明は、異なる入力ビットにそれぞれ対応する遅延時間を使用して、電流スイッチのタイミングを制御し、過渡グリッチが減少する。 (もっと読む)


【課題】デジタル処理の負担を少なくする。
【解決手段】出力データの上位側から1ビットずつ特定される対象ビット毎に、対象ビットの重みに応じたパルス幅またはパルス数のパターン信号を発生するパターン発生部と、パターン信号の発生毎に対象ビットの値を判定するための判定値に応じてパターン信号を積分し、パターン信号毎の積分値を累積した参照信号を出力する積分部と、各々のパターン信号の発生が終了する毎に、入力信号と参照信号とを比較する比較部と、各ビットの値を対応するパターン信号の発生が終了した後の比較結果に応じた値とした出力データを出力する出力部と、を備えるAD変換装置を提供する。 (もっと読む)


【課題】小面積で、かつ、正電流と負電流とのマッチングの取れた精度のよいD/A変換回路を提供する。
【解決手段】バイアス回路によってバイアス電圧が与えられる第1導電型電流源トランジスタと、第2導電型電流源トランジスタと、を含み、制御信号の論理に応じて電流出力端子に正電流を流すか、負電流を流すか、電流を流さないかのいずれかの状態に設定される電流セルと、第2導電型電流源トランジスタにバイアス制御電圧を与えるバイアス電圧制御回路と、を含み、電流セルは、電流出力端子に電流を流さないときに、電流出力端子をバイパスして第1導電型電流源トランジスタと第2導電型電流源トランジスタとの間に電流を流すバイパス回路が設けられ、バイアス電圧制御回路は、バイパス回路の中間ノードの電圧が一定電圧となるようにバイアス制御電圧を制御する。 (もっと読む)


【課題】消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部(MN1/MN2、MN11/MN12/MP21/MP22)と、差動入力部にバイアス電流を供給する電流源(MN3、MN10/MP20)と、電流源(MN3、MN10/MP20)に並列に挿入される可変容量(Cs)を含むスルーレート調整部(414、415)とを備える。 (もっと読む)


【課題】デジタル回路とアナログ回路とを、単一電源電圧かつ低消費電力で混載することを可能にする。
【解決手段】A/D変換部32は、電源端子と接地端子との間に接続され、入力電圧に応じてハイレベルの出力またはローレベルの出力を生成するデジタル信号生成部32aと、接地端子とデジタル信号生成部32aとの間における電位差としてのオフセット電圧Vofsを発生するオフセット電圧発生部32bとを有する。ここで、オフセット電圧発生部32bは、デジタル信号生成部32aに印加される電源電圧を低減すべく、オフセット電圧Vofsを発生する。 (もっと読む)


1 - 20 / 217