パルス発生回路
【課題】発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供すること。
【解決手段】パルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、それらを定電圧回路１と並列に接続して構成されている。そして、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。使用する水晶振動子の周波数によっては、位相調整回路６の替わりに分周回路を並列に接続して構成されている。
【解決手段】パルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、それらを定電圧回路１と並列に接続して構成されている。そして、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。使用する水晶振動子の周波数によっては、位相調整回路６の替わりに分周回路を並列に接続して構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス発生回路に関し、特に高周波用として適用可能であり、かつ消費電力が少ないパルス発生回路に関する。
【背景技術】
【０００２】
近年、携帯機器の普及により、携帯機器には小型・軽量化が要求されている。そのためには、電源の長寿命化と小型化を達成しなければならない。電源の長寿命化と小型化には、携帯機器の消費電力の低減が強く要求される。携帯機器で消費される電力の内で大きなものとして、表示、音声等の画像音声に関する電力と、データ処理するための駆動回路で消費する電力がある。
【０００３】
一般に、データ処理のための駆動回路のクロックとしては、水晶発振器が使われており、昨今の駆動回路の処理スピードの高速化の要求に伴い、クロックの高周波化が計られている。その為、データ処理のための駆動回路で消費する電力は、クロックで発生する周波数に比例して、大きくなっているのが現状である。
【０００４】
しかしながら、クロックを高周波化すると消費電力が大きくなり、そのために電源の容量を大きくする必要がある。電源の容量を大きくすることは、サイズを大きくすることであり、それ故に、携帯機器の小型・軽量化とクロックの高周波化は相反する要求になっている。更に、データ処理のための駆動回路の高機能化に伴い、駆動回路を構成する半導体には、微細プロセスが要求されている。この微細プロセスを実現するためには、電源の低電圧化は必須の条件になるが、低電圧化を計ることと、基準クロックを高周波化することとは、やはり相反する要求になっている。
【０００５】
データ処理のための駆動回路で消費する電流は、（１）式で表される。
Ｉ＝Ｆ・Ｃ・Ｖ ・・・（１）
ここで、Ｉは消費電流、Ｆは周波数、Ｃは駆動する回路の負荷容量、Ｖは駆動電圧を表す。（１）式より、一定の周波数で、低電力化を図るためには、駆動電圧Ｖを低くして、負荷容量Ｃを小さくすることが必要である。
【０００６】
上記の負荷容量Ｃは、半導体の微細化プロセスに依存するところが大きく、回路依存性は少ない。従って、如何にして駆動電圧Ｖを下げるかが、低電力化の課題になる。これまで、駆動電圧Ｖを下げるには、定電圧回路により低い一定の電圧を作り出し、この電圧を回路に印加していた。但し、定電圧回路を作るために一定の電力が必要なことと、低い一定電圧では基準パルスを安定して発生させることが困難なため、低消費電力を目的とする基準パルス発生回路には、定電圧回路は最適ではなかった。
【０００７】
ここで、水晶振動子を駆動する基準パルス発生回路においては、発振を開始する電圧Ｖstartと発振が停止する電圧Ｖstopには、（２）式の関係がある。
Ｖstart＞Ｖstop ・・・（２）
従って、低い一定電圧を印加して動作させる場合は、発振開始のＶstart電圧より常に高い電圧を印加する必要があり、発振が停止する最低電圧のＶstop電圧に近い理想的な低消費電力を実現するためには限界があることが解る。
【０００８】
特許文献１、２は、低消費電力を実現したパルス発生回路であり、一定電流による駆動回路が使われている。周波数は３２．７６８ＫＨｚであり、電子時計用の基準クロックである。この特許文献１、２では、発振開始時点では消費電流が極めて少ないことを利用して、電源電圧の最大の電圧を印加することからスタートして、発振が開始するまでの過程において、消費電流の増大と共に自動的に発振回路に印加する電圧を徐々に小さくする回路方式を採用している。
【０００９】
また、特許文献１、２の回路方式は、一定電圧を印加する定電圧回路と異なり、電源電圧が印加されてから、発振回路が正常に発振するまでの過程において、最適な電圧を自動的に変化させて印加することが可能である。その為、安定に発振開始させるための特別な電流を必要とせず、低消費電力を実現する最適な回路である。
【００１０】
【特許文献１】特開昭５８−６６０６号公報
【特許文献２】米国特許番号第４６１８８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１、２のパルス発生回路は、他の従来技術には見られない定電流回路を用いて低消費電力化を実現しているものの、発振周波数は３２．７６８ＫＨｚと低周波用である。従って、回路の変更なしに発振周波数が数ＭＨｚ〜ＧＨｚの高周波用としては動作することが不可能である。すなわち、高周波用に適用した場合は、低周波の場合と異なり、回路自体が持つ遅延時間とパルス時間が近づくために、回路内部でパルスの位相が重なり合う不具合が発生して、安定したパルス発生回路を構成することが困難になる。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的は、発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のパルス発生回路は、定電圧回路を電源間に有し、電流制御素子と波形発生部とを直列に接続して前記定電圧回路と並列に接続したパルス発生回路であって、前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、前記水晶発振回路の発振波形と前記最終出力波形との位相差を調整する位相調整回路と、を並列に接続したものであることを特徴とする。
【００１４】
係る構成を採用することで、本発明のパルス発生回路は、発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力を低くすることが可能である。消費電力を低くすることができるので、本パルス発生回路を採用する携帯機器は、その電源を小さくすることが可能であり、結果として、携帯機器の小型・軽量化に貢献することとなる。なお、係る構成を採用するパルス発生回路は、従来技術には全く見あたらない。
【００１５】
請求項２に記載のように、前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、該出力デューティ回路からの出力を入力する分周回路と、を並列に接続したので、出力周波数が１５ＭＨｚ以下のパルス発生回路を容易に製作することが可能である。
【００１６】
請求項３に記載のように、前記定電流素子は、並列又は直列に接続した電流源を有し、該電流源に直列又は並列に接続したフューズを溶断することによって、前記波形発生部に流れる定電流値を調整するようにしたので、波形発生部に流れる定電流値を容易に調整することが可能である。なお、フューズはレーザ発振器からの光線によって容易に溶断することが可能である。
【００１７】
請求項４に記載のように、前記出力デューティ調整回路は、該出力デューティ調整回路の動作点を変化させるために、該出力デューティ調整回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整するようにしたので、水晶発振回路の出力が不安定な発振開始時点において、その出力が後段の回路に伝わらないようにすることができる。
【００１８】
請求項５に記載のように、前記定電圧回路は、該定電圧回路の温度特性を変化させるために、該定電圧回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整するようにしたので、定電圧回路からの出力電圧の温度特性を任意に調整することが可能となる。
【００１９】
請求項６に記載のように、前記水晶発振回路は、共振周波数を決める発振回路の容量に容量可変型ダイオードを用い、該容量可変型ダイオードに直列に接続したコンデンサとの接続点に、外部から抵抗を通して電圧を印加することにより希望の周波数を得るようにしたので、希望の発振周波数が容易に定まることとなる。
【００２０】
請求項７に記載のように、前記水晶発振回路は、共振周波数を決める発振回路の容量に、容量可変型ダイオードと、該容量可変型ダイオードと直列に接続したコンデンサとを用い、前記容量可変型ダイオードと直列に接続されたコンデンサは、フューズの溶断により、その値が変化できるようにしたので、水晶発振回路の発振周波数を、容易に定めることが可能となる。
【００２１】
請求項８に記載のように、前記水晶発振回路は、使用する水晶振動子の周波数又は等価抵抗に応じて、該水晶発振回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整するようにしたので、幅広い仕様の水晶振動子が使用可能になる。
【００２２】
請求項９に記載のように、前記位相調整回路は、出力バッファー回路の動作が前記水晶発振回路に与える影響を少なくするために、該位相調整回路の入力部と出力部との間にフューズを設け、該フューズを溶断することによって、位相を調整するインバータ及び遅延のための容量を設定するようにしたので、水晶発振回路の動作点がずれるような不具合は発生しないこととなる。
【発明の効果】
【００２３】
本発明のパルス発生回路によれは、電流制限素子に直列に、平滑回路、水晶発振回路、出力デューティ調整回路、位相調整回路を接続したので、発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力を低くすることが可能である。消費電力を低くすることができるので、本パルス発生回路を採用する携帯機器は、その電源を小さくすることが可能であり、結果として、携帯機器の小型・軽量化に貢献することとなる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。図１は、本発明のパルス発生回路の実施の形態に係るブロック構成図である。但し、（ａ）は電流制限素子が電源電圧側に接続されている場合について、（ｂ）は接地側に接続されている場合について示す。
【００２５】
本発明のパルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、定電圧回路１と並列に接続している。ここで、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。
【００２６】
定電圧回路１は、電源間、即ち接地線３と、電源線８との間に接続されており、その一定電圧の出力は電流制御素子７に入力される。定電圧回路１は、電流制限素子７が定電流源を作るために必要な回路である。
【００２７】
平滑回路２は、波形発生部９に印加された電圧波形を平滑化するためのものである。平滑回路２は、パルス発生回路の外部に、平滑容量を接続することも可能であるが、半導体に内蔵できる容量の範囲で、平滑機能を果たすことが可能である。従って、電流制限素子７に負荷として接続される出力デューティ調整回路５、位相調整回路６等が有する容量は、電圧波形を平滑化することに役立ち、不足分を平滑回路２が補うように構成しても良い。
【００２８】
レベルシフト回路１０は、波形発生部９の出力信号が、電流制限素子７によって、電源線８の電圧より低い電圧で駆動されているため、電源線８の電圧まで上げるための回路である。出力バッファー回路１２には、昨今のクロックの高周波化に伴い、通常のＣＭＯＳバッファーに加えて、ＥＭＩ対策及び高周波クロックの安定データ伝送のために差動出力のＬＶＤＳバッファー、ＬＶＰＥＣＬバッフアーも用いても良い。
【００２９】
以下、本発明のパルス発生回路の動作について詳述する。図２は、水晶発振回路４に印加される電源電圧値と、電流制限素子７により決められる定電流値との関係を示す。ここで、Ｖｄ３は電源電圧の最大値を表す。Ｖｄ２は、発振開始時の電圧、Ｖｄ１は安定発振時の電圧を表す。また、発振開始時の定電流値をＩＣ２、安定発振時の定電流値をＩＣ１としている。
【００３０】
水晶発振回路４の消費電力は、発振に必要な最低限の電力、すなわちＶｄ１・ＩＣ１になるように自動的に制御されている。従って、発振開始時は、安定発振時より高い電圧Ｖｄ２が必要であるが、水晶振動子の所定の周波数と振幅に達していないので、消費電流ＩＣ２は低くて済む。安定発振時の電源電圧値Ｖｄ１は、発振開始時の電源電圧値Ｖｄ２より低くなるが、消費電流ＩＣ１は高くなる。
【００３１】
この電源電圧値の変化を利用して、水晶発振回路４は、発振開始電圧の低減、発振開始時間の短縮化及び安定発振のために、水晶発振回路の負性抵抗の増大を図っている。特に、負性抵抗の増大は水晶発振器回路４の安定動作と製造コスト削減のためには大変重要な項目である。
【００３２】
なお、従来は一定電圧で駆動する方法のために、通常時にも大きな駆動電流を流して負性抵抗を増大していた。大きな駆動電流を流すことは、水晶発振回路４内の水晶発振子の長期安定性の点から問題であり、また、周波数シフトを起こす原因ともなる。これに対して、本発明では、通常時は低い駆動電力を流して動作させているが、何かの理由で発振が不安定になると消費電流が下がってくることを自動的に感知して、通常より高い電圧をかけることにより、不安定動作を脱する機能を有している。従って、駆動電流を負性抵抗増大のために大きくする必要はなく、低い駆動電流で高い負性抵抗が実現でき、かつ安定動作が可能になる。
【００３３】
また、水晶発振回路４の駆動電流は、図２の一定飽和値ＩＣ１で動作するが、発振回路自体の消費電流は常時変化している。純粋な電荷容量のない回路ではこのままでは正常発振はしないが、本発明の回路で正常に発振する理由は、波形発生部９内の回路が、電流制限素子７にかかる電流負荷を、一定にする機能を果たしていることによる。その上で、電流値を平滑にする平滑回路２が加わっているので、水晶発振回路４にかかる電圧は、正常発振時は一定の電流で、かつ一定の電圧で動作することになる。
【００３４】
以上のように、定電流駆動発振回路の効果は、一定電圧を印加する発振回路に比較して、駆動電圧を変化させることにより、発振開始を容易にし、また発振開始電圧の低減、負性抵抗の増大、消費電流の低減の全てを矛盾することなしに実現している。
【００３５】
以下、各回路の具体例について説明する。但し、一例であって、本発明はこれに限定されるものではない。図３は、定電流素子７を駆動するための定電圧回路１の一例を示す。定電圧回路１は、図１の電源線８から接地線３に向かっての一定電圧を、図３の接続点１５に発生する。図３に表されるＰチャネルエンハンスメントトランジスタ１４とＰチャネルディプリージョントランジスタ１３の各ソースを基板に接続して、各トランジスタのスレッショールド電圧をそれぞれＶＴ１、ＶＴ２とすると、接続点１５に発生する定電圧値Ｖｃは次式で表される。
Ｖｃ＝Ｖｄｄ−|ＶＴ１−ＶＴ２| ・・・（３）
但し、Ｖｄｄは電源線８の電圧を示す。
【００３６】
接続点１５の電圧は、温度特性を有するが、定電圧回路１を構成する各トランジスタのサイズを変えることにより、正の温度特性も負の温度特性も設定が可能である。図４は、温度特性が変化できる定電圧回路の例を示す。図３のＰチャネルエンハンスメントトタンジスター１４及びＰチャネルディプリージョントランジスタ１３に相当する、Ｐチャネルエンハンスメントトランジスタ１６、１７及びＰチャネルディプリージョントランジスタ１８、１９に、フューズ２２〜２５を接続し、レーザ発振器からのレーザ光線によって、所定のフューズを溶断することにより、各トランジスタのサイズを変更している。
【００３７】
図４の接続点２１の電圧は、電源電圧の変化に関わらず一定の電圧を出力するが、各トランジスタのサイズを変更することにより、温度により変化する電圧を発生することが可能である。
【００３８】
図５は、水晶発振回路４の一例を示す。Ｐチャネルトランジスタ２６、３７とＮチャネルトランジスタ２７、４０とから構成されるＣＭＯＳインバータにより水晶発振回路４が構成されている。ＣＭＯＳインバータの各トランジスタ２６、２７、３７、４０には、水晶振動子３０の周波数及び特性によってドランジスターのサイズをレーザにより変更するための、フューズ２８、２９、３８、３９が接続されている。ＣＭＯＳインバータのゲートとドレイン間には、フィルター特性と発振周波数のゲインを調整する為の帰還抵抗４７、４８が接続されており、抵抗値を可変とするためのフューズ４９、５０がそれぞれの帰還抵抗４７、４８に並列に接続されている。
【００３９】
ＣＭＯＳインバータには、ゲートとグランド間に発振回路のフィルター特性を決めるコンデンサ３２、４２が接続されている。図５の回路例では、電圧可変型水晶発振回路（ＶＣＸＯ）の例を示しているため、発振回路のコンデンサ３２、４２には、それぞれ直列に容量可変型ダイオード３６、４５が接続されており、それぞれの容量可変型ダイオード３６、４５には容量を可変する為のフューズ３１、３３、３５、４１、４３、４４が接続されている。
【００４０】
また。コンデンサ３２、４２と容量可変型ダイオード３６、４５の接続点には、電圧制御端子５１に接続された抵抗３４、４６が接続されており、この抵抗３４、４６により、制御端子５１の一定電圧による発振容量の制御を可能にしている。この抵抗３４、４６も周波数により値が異なるが、これもフューズよって変更可能に構成することができる。なお、通常の基準パルス発生回路の場合は、コンデンサ３２、４２の電極は直接接地される。
【００４１】
図６は、出力デューティ調整回路５の一例を示す。図６の接続点５２には、図５の水晶発振回路４の出力が入力される。通常、水晶発振回路４の出力は正弦波で出力される。この場合に、水晶発振回路４の駆動電圧のどの値により次段のインバータが反転するかにより、パルスのデューティ比が変わってくる。図６の出力デューティ調整回路５を構成するＰチャネルトランジスタ５３、５７及びＮチャネルトランジスタ５６、６０のサイズを、フューズ５４、５５、５８、５９により変更することにより、インバータ出力端子６１に出力するパルスのデューティ比を変えることが可能である。
【００４２】
図７は、位相調整回路６の一例を示す。図１のパルス発生回路の水晶発振回路４から出力バッファー回路１２までの間には、それぞれの機能を実現するための各回路が設定されている。従って、各回路をパルスが伝達される度に、遅れ時間が発生して各パルスの位相が順にずれていくこととなる。この為、水晶発振回路４で発生したパルスは、出力バッファー回路１２に達するまでに、位相が１８０度以上ずれる場合がある。水晶発振回路４での位相と出力バッファー回路１２での位相が１８０度又は３６０度ずれた場合は、水晶発振回路４と出力バッファー回路１２が同時にオン・オフする現象が発生してしまう。
【００４３】
この場合、水晶発振回路４と出力バッファー回路１２が、パルス発生回路の内で最も大きいトランジスタを採用しているので、水晶発振回路４と出力バッファー回路の貫通電流等の突入電流が電源線８に乗ってしまい、水晶発振回路４に電圧を印加する電源線にも悪影響を与えてしまう。最悪は、水晶発振回路４の動作点がずれてアンプ機能を失い、発振停止してしまうことがある。そこで、出力バッファー回路１２の動作が水晶発振回路４に与える影響を少なくするために、図７の入力端子６２と出力端子６９の間に、フューズ６６〜６８を接続し、所定のフューズを溶断することによりインバータ及び遅延の為の容量を変化して、位相が１８０度又は３６０度に近づかないように調整している。
【００４４】
図８は、レベルシフト回路の一例を示す。位相調整回路６の出力はレベルシフト回路１０に入力される。位相調整回路６は電流制限素子７に接続されているために、電源線８の電圧よりも低い電圧で駆動されている。出力回路１１は、外部との電気的な接続が必要になるために、電源線８の電圧まで駆動電圧を上げる必要がある。このため、図８の低い電圧に接続された接続点７０の入力信号を、Ｐチャネルトランジスタ７１とＮチャネルトランジスタ７２で構成されるインバータで反転信号を作り、電源線８の電圧に接続されたＰチャネルトランジスタ７４、７６とＮチャネルトランジスタ７５、７７で構成されるレベルシフト回路に入力する。この結果、レベルシフト回路の出力端子７８からは、電源線８の電圧まで振幅を持った信号が出力される。
【００４５】
図９は、電流制限素子７の回路の一例を示す。定電圧回路１の接続点１５の出力を、電流制限素子７のＰチャネルトランジスタ８０、８１、８２のゲート７９に接続する。Ｐチャネルトランジスタ８０、８１、８２には、それぞれフューズが接続されている。すなわち、並列に接続された個々のＰチャネルトランジスタの回路は、それぞれのＰチャネルトランジスタに接続しているフューズを溶断することで断つことが可能で、これにより所定の電流値が得られるように調整している。
【００４６】
電流制限素子７のゲート７９には、Ｐチャネルトランジスタ８０、８１、８２の各シュレッショールド電圧ＶＴと、ゲート７９の電圧ＶＧと、電流制限素子７に印加される電圧ＶＤＳが、（４）式の関係を保つ条件では、その電流値Ｉは（５）式となる。但し、Ｋはトランジスタのサイズに係る定数である。
ＶＤＳ＞ＶＧ−ＶＴ ・・・（４）
Ｉ＝Ｋ・（ＶＧ−ＶＴ）2 ・・・（５）
【００４７】
ＶＤＳ＜ＶＧ−ＶＴの条件では、電流値ＩはＶＤＳの値に比例する。従って、電流値Ｉが十分低い場合は、水晶発振回路４、その他、電流制限素子７に接続された回路は、電源線８の電圧に十分近い値になる。水晶発振回路４等で電流が消費されると（５）式で表される電流値になり、水晶発振回路４等に印加される電圧は電源線８の電圧よりも十分低い値になる。
【００４８】
図１０は、平滑回路２の一例を示す。電流制限素素子７に接続された水晶発振回路４、出力デューティ調整回路５、位相調整回路６等の波形発生部９の電源線８側の電流電圧波形は、各回路の消費する電流の変化により、微細な変動をしている。この変動は、水晶発振回路４等の動作にとっては好ましいことではない。その為、電流制限素子７には、水晶発振回路４だけではなく、出力デューティ調整回路５、位相調整回路６、分周回路等の負荷を接続することにより、それぞれの回路を構成する半導体に内蔵される容量を用いて、負荷変動の平均化を図っている。内蔵容量には基板とゲート間の容量やジャンクション容量が使われる。従って、平滑回路２はそれらの不足分を補う容量のコンデンサ８６で構成される。また、その容量を変更できるようにフューズ８５を備えている。
【図面の簡単な説明】
【００４９】
【図１】本発明のパルス発生回路の実施の形態に係るブロック構成図である。ただし、（ａ）は電流制限素子が電源電圧側に接続されている場合について、（ｂ）は接地側に接続されている場合について示す。
【図２】本発明に係り、水晶発振回路に印加される電源電圧値と電流制限素子の定電流値との関係を示す説明図である。
【図３】図１の定電圧回路の一例を示す回路図である。
【図４】図１の定電圧回路のその他の例を示す回路図である。
【図５】図１の水晶発振回路の一例を示す回路図である。
【図６】図１の出力デューティ調整回路の一例を示す回路図である。
【図７】図１の位相調整回路の一例を示す回路図である。
【図８】図１のレベルシフト回路の一例を示す回路図である。
【図９】図１の電流制限素子の一例を示す回路図である。
【図１０】図１の平滑回路の一例を示す回路図である。
【符号の説明】
【００５０】
１ 定電圧回路
２ 平滑回路
３ 接地線
４ 水晶発振回路
５ 出力デューティ調整回路
６ 位相調整回路
７ 電流制限素子
８ 電源線
９ 波形発生部
１０ レベルシフト回路
１１ 出力回路
１２ 出力バッファー回路
１３、１８、１９ Ｐチャネルディプリージョントランジスタ
１４、１６、１７ Ｐチャネルエンハンスメントトランジスタ
１５、２１、５２、７０ 接続点
２２、２３、２４、２５、２８、２９、３１、３３、３５、３８、３９、４１、４３、４４、４９、５０、５４、５５、５８、５９、６６，６７、６８、８５ フューズ
２６、３７、５３、５７、７１、７４、７６、８０、８１、８２ Ｐチャネルトランジスタ
２７、４０、５６、６０、７２、７５、７７ Ｎチャネルトランジスタ
３０ 水晶振動子
３２、４２、８６ コンデンサ
３４、４６ 抵抗
３６、４５ 容量可変型ダイオード
４７、４８ 帰還抵抗
５１ 電圧制御端子
６１ インバータ出力端子
６２ 入力端子
６９、７８ 出力端子
７９ ゲート
ＩＣ１ 安定発振時の定電流値
ＩＣ２ 発振開始時の定電流値
Ｖｄ１ 安定発振時の電源電圧値
Ｖｄ２ 発振開始時の電源電圧値
Ｖｄ３ 電源電圧の最大値
Ｖｄｄ 電源線８の電圧
【技術分野】
【０００１】
本発明は、パルス発生回路に関し、特に高周波用として適用可能であり、かつ消費電力が少ないパルス発生回路に関する。
【背景技術】
【０００２】
近年、携帯機器の普及により、携帯機器には小型・軽量化が要求されている。そのためには、電源の長寿命化と小型化を達成しなければならない。電源の長寿命化と小型化には、携帯機器の消費電力の低減が強く要求される。携帯機器で消費される電力の内で大きなものとして、表示、音声等の画像音声に関する電力と、データ処理するための駆動回路で消費する電力がある。
【０００３】
一般に、データ処理のための駆動回路のクロックとしては、水晶発振器が使われており、昨今の駆動回路の処理スピードの高速化の要求に伴い、クロックの高周波化が計られている。その為、データ処理のための駆動回路で消費する電力は、クロックで発生する周波数に比例して、大きくなっているのが現状である。
【０００４】
しかしながら、クロックを高周波化すると消費電力が大きくなり、そのために電源の容量を大きくする必要がある。電源の容量を大きくすることは、サイズを大きくすることであり、それ故に、携帯機器の小型・軽量化とクロックの高周波化は相反する要求になっている。更に、データ処理のための駆動回路の高機能化に伴い、駆動回路を構成する半導体には、微細プロセスが要求されている。この微細プロセスを実現するためには、電源の低電圧化は必須の条件になるが、低電圧化を計ることと、基準クロックを高周波化することとは、やはり相反する要求になっている。
【０００５】
データ処理のための駆動回路で消費する電流は、（１）式で表される。
Ｉ＝Ｆ・Ｃ・Ｖ ・・・（１）
ここで、Ｉは消費電流、Ｆは周波数、Ｃは駆動する回路の負荷容量、Ｖは駆動電圧を表す。（１）式より、一定の周波数で、低電力化を図るためには、駆動電圧Ｖを低くして、負荷容量Ｃを小さくすることが必要である。
【０００６】
上記の負荷容量Ｃは、半導体の微細化プロセスに依存するところが大きく、回路依存性は少ない。従って、如何にして駆動電圧Ｖを下げるかが、低電力化の課題になる。これまで、駆動電圧Ｖを下げるには、定電圧回路により低い一定の電圧を作り出し、この電圧を回路に印加していた。但し、定電圧回路を作るために一定の電力が必要なことと、低い一定電圧では基準パルスを安定して発生させることが困難なため、低消費電力を目的とする基準パルス発生回路には、定電圧回路は最適ではなかった。
【０００７】
ここで、水晶振動子を駆動する基準パルス発生回路においては、発振を開始する電圧Ｖstartと発振が停止する電圧Ｖstopには、（２）式の関係がある。
Ｖstart＞Ｖstop ・・・（２）
従って、低い一定電圧を印加して動作させる場合は、発振開始のＶstart電圧より常に高い電圧を印加する必要があり、発振が停止する最低電圧のＶstop電圧に近い理想的な低消費電力を実現するためには限界があることが解る。
【０００８】
特許文献１、２は、低消費電力を実現したパルス発生回路であり、一定電流による駆動回路が使われている。周波数は３２．７６８ＫＨｚであり、電子時計用の基準クロックである。この特許文献１、２では、発振開始時点では消費電流が極めて少ないことを利用して、電源電圧の最大の電圧を印加することからスタートして、発振が開始するまでの過程において、消費電流の増大と共に自動的に発振回路に印加する電圧を徐々に小さくする回路方式を採用している。
【０００９】
また、特許文献１、２の回路方式は、一定電圧を印加する定電圧回路と異なり、電源電圧が印加されてから、発振回路が正常に発振するまでの過程において、最適な電圧を自動的に変化させて印加することが可能である。その為、安定に発振開始させるための特別な電流を必要とせず、低消費電力を実現する最適な回路である。
【００１０】
【特許文献１】特開昭５８−６６０６号公報
【特許文献２】米国特許番号第４６１８８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１、２のパルス発生回路は、他の従来技術には見られない定電流回路を用いて低消費電力化を実現しているものの、発振周波数は３２．７６８ＫＨｚと低周波用である。従って、回路の変更なしに発振周波数が数ＭＨｚ〜ＧＨｚの高周波用としては動作することが不可能である。すなわち、高周波用に適用した場合は、低周波の場合と異なり、回路自体が持つ遅延時間とパルス時間が近づくために、回路内部でパルスの位相が重なり合う不具合が発生して、安定したパルス発生回路を構成することが困難になる。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的は、発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のパルス発生回路は、定電圧回路を電源間に有し、電流制御素子と波形発生部とを直列に接続して前記定電圧回路と並列に接続したパルス発生回路であって、前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、前記水晶発振回路の発振波形と前記最終出力波形との位相差を調整する位相調整回路と、を並列に接続したものであることを特徴とする。
【００１４】
係る構成を採用することで、本発明のパルス発生回路は、発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力を低くすることが可能である。消費電力を低くすることができるので、本パルス発生回路を採用する携帯機器は、その電源を小さくすることが可能であり、結果として、携帯機器の小型・軽量化に貢献することとなる。なお、係る構成を採用するパルス発生回路は、従来技術には全く見あたらない。
【００１５】
請求項２に記載のように、前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、該出力デューティ回路からの出力を入力する分周回路と、を並列に接続したので、出力周波数が１５ＭＨｚ以下のパルス発生回路を容易に製作することが可能である。
【００１６】
請求項３に記載のように、前記定電流素子は、並列又は直列に接続した電流源を有し、該電流源に直列又は並列に接続したフューズを溶断することによって、前記波形発生部に流れる定電流値を調整するようにしたので、波形発生部に流れる定電流値を容易に調整することが可能である。なお、フューズはレーザ発振器からの光線によって容易に溶断することが可能である。
【００１７】
請求項４に記載のように、前記出力デューティ調整回路は、該出力デューティ調整回路の動作点を変化させるために、該出力デューティ調整回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整するようにしたので、水晶発振回路の出力が不安定な発振開始時点において、その出力が後段の回路に伝わらないようにすることができる。
【００１８】
請求項５に記載のように、前記定電圧回路は、該定電圧回路の温度特性を変化させるために、該定電圧回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整するようにしたので、定電圧回路からの出力電圧の温度特性を任意に調整することが可能となる。
【００１９】
請求項６に記載のように、前記水晶発振回路は、共振周波数を決める発振回路の容量に容量可変型ダイオードを用い、該容量可変型ダイオードに直列に接続したコンデンサとの接続点に、外部から抵抗を通して電圧を印加することにより希望の周波数を得るようにしたので、希望の発振周波数が容易に定まることとなる。
【００２０】
請求項７に記載のように、前記水晶発振回路は、共振周波数を決める発振回路の容量に、容量可変型ダイオードと、該容量可変型ダイオードと直列に接続したコンデンサとを用い、前記容量可変型ダイオードと直列に接続されたコンデンサは、フューズの溶断により、その値が変化できるようにしたので、水晶発振回路の発振周波数を、容易に定めることが可能となる。
【００２１】
請求項８に記載のように、前記水晶発振回路は、使用する水晶振動子の周波数又は等価抵抗に応じて、該水晶発振回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整するようにしたので、幅広い仕様の水晶振動子が使用可能になる。
【００２２】
請求項９に記載のように、前記位相調整回路は、出力バッファー回路の動作が前記水晶発振回路に与える影響を少なくするために、該位相調整回路の入力部と出力部との間にフューズを設け、該フューズを溶断することによって、位相を調整するインバータ及び遅延のための容量を設定するようにしたので、水晶発振回路の動作点がずれるような不具合は発生しないこととなる。
【発明の効果】
【００２３】
本発明のパルス発生回路によれは、電流制限素子に直列に、平滑回路、水晶発振回路、出力デューティ調整回路、位相調整回路を接続したので、発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力を低くすることが可能である。消費電力を低くすることができるので、本パルス発生回路を採用する携帯機器は、その電源を小さくすることが可能であり、結果として、携帯機器の小型・軽量化に貢献することとなる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。図１は、本発明のパルス発生回路の実施の形態に係るブロック構成図である。但し、（ａ）は電流制限素子が電源電圧側に接続されている場合について、（ｂ）は接地側に接続されている場合について示す。
【００２５】
本発明のパルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、定電圧回路１と並列に接続している。ここで、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。
【００２６】
定電圧回路１は、電源間、即ち接地線３と、電源線８との間に接続されており、その一定電圧の出力は電流制御素子７に入力される。定電圧回路１は、電流制限素子７が定電流源を作るために必要な回路である。
【００２７】
平滑回路２は、波形発生部９に印加された電圧波形を平滑化するためのものである。平滑回路２は、パルス発生回路の外部に、平滑容量を接続することも可能であるが、半導体に内蔵できる容量の範囲で、平滑機能を果たすことが可能である。従って、電流制限素子７に負荷として接続される出力デューティ調整回路５、位相調整回路６等が有する容量は、電圧波形を平滑化することに役立ち、不足分を平滑回路２が補うように構成しても良い。
【００２８】
レベルシフト回路１０は、波形発生部９の出力信号が、電流制限素子７によって、電源線８の電圧より低い電圧で駆動されているため、電源線８の電圧まで上げるための回路である。出力バッファー回路１２には、昨今のクロックの高周波化に伴い、通常のＣＭＯＳバッファーに加えて、ＥＭＩ対策及び高周波クロックの安定データ伝送のために差動出力のＬＶＤＳバッファー、ＬＶＰＥＣＬバッフアーも用いても良い。
【００２９】
以下、本発明のパルス発生回路の動作について詳述する。図２は、水晶発振回路４に印加される電源電圧値と、電流制限素子７により決められる定電流値との関係を示す。ここで、Ｖｄ３は電源電圧の最大値を表す。Ｖｄ２は、発振開始時の電圧、Ｖｄ１は安定発振時の電圧を表す。また、発振開始時の定電流値をＩＣ２、安定発振時の定電流値をＩＣ１としている。
【００３０】
水晶発振回路４の消費電力は、発振に必要な最低限の電力、すなわちＶｄ１・ＩＣ１になるように自動的に制御されている。従って、発振開始時は、安定発振時より高い電圧Ｖｄ２が必要であるが、水晶振動子の所定の周波数と振幅に達していないので、消費電流ＩＣ２は低くて済む。安定発振時の電源電圧値Ｖｄ１は、発振開始時の電源電圧値Ｖｄ２より低くなるが、消費電流ＩＣ１は高くなる。
【００３１】
この電源電圧値の変化を利用して、水晶発振回路４は、発振開始電圧の低減、発振開始時間の短縮化及び安定発振のために、水晶発振回路の負性抵抗の増大を図っている。特に、負性抵抗の増大は水晶発振器回路４の安定動作と製造コスト削減のためには大変重要な項目である。
【００３２】
なお、従来は一定電圧で駆動する方法のために、通常時にも大きな駆動電流を流して負性抵抗を増大していた。大きな駆動電流を流すことは、水晶発振回路４内の水晶発振子の長期安定性の点から問題であり、また、周波数シフトを起こす原因ともなる。これに対して、本発明では、通常時は低い駆動電力を流して動作させているが、何かの理由で発振が不安定になると消費電流が下がってくることを自動的に感知して、通常より高い電圧をかけることにより、不安定動作を脱する機能を有している。従って、駆動電流を負性抵抗増大のために大きくする必要はなく、低い駆動電流で高い負性抵抗が実現でき、かつ安定動作が可能になる。
【００３３】
また、水晶発振回路４の駆動電流は、図２の一定飽和値ＩＣ１で動作するが、発振回路自体の消費電流は常時変化している。純粋な電荷容量のない回路ではこのままでは正常発振はしないが、本発明の回路で正常に発振する理由は、波形発生部９内の回路が、電流制限素子７にかかる電流負荷を、一定にする機能を果たしていることによる。その上で、電流値を平滑にする平滑回路２が加わっているので、水晶発振回路４にかかる電圧は、正常発振時は一定の電流で、かつ一定の電圧で動作することになる。
【００３４】
以上のように、定電流駆動発振回路の効果は、一定電圧を印加する発振回路に比較して、駆動電圧を変化させることにより、発振開始を容易にし、また発振開始電圧の低減、負性抵抗の増大、消費電流の低減の全てを矛盾することなしに実現している。
【００３５】
以下、各回路の具体例について説明する。但し、一例であって、本発明はこれに限定されるものではない。図３は、定電流素子７を駆動するための定電圧回路１の一例を示す。定電圧回路１は、図１の電源線８から接地線３に向かっての一定電圧を、図３の接続点１５に発生する。図３に表されるＰチャネルエンハンスメントトランジスタ１４とＰチャネルディプリージョントランジスタ１３の各ソースを基板に接続して、各トランジスタのスレッショールド電圧をそれぞれＶＴ１、ＶＴ２とすると、接続点１５に発生する定電圧値Ｖｃは次式で表される。
Ｖｃ＝Ｖｄｄ−|ＶＴ１−ＶＴ２| ・・・（３）
但し、Ｖｄｄは電源線８の電圧を示す。
【００３６】
接続点１５の電圧は、温度特性を有するが、定電圧回路１を構成する各トランジスタのサイズを変えることにより、正の温度特性も負の温度特性も設定が可能である。図４は、温度特性が変化できる定電圧回路の例を示す。図３のＰチャネルエンハンスメントトタンジスター１４及びＰチャネルディプリージョントランジスタ１３に相当する、Ｐチャネルエンハンスメントトランジスタ１６、１７及びＰチャネルディプリージョントランジスタ１８、１９に、フューズ２２〜２５を接続し、レーザ発振器からのレーザ光線によって、所定のフューズを溶断することにより、各トランジスタのサイズを変更している。
【００３７】
図４の接続点２１の電圧は、電源電圧の変化に関わらず一定の電圧を出力するが、各トランジスタのサイズを変更することにより、温度により変化する電圧を発生することが可能である。
【００３８】
図５は、水晶発振回路４の一例を示す。Ｐチャネルトランジスタ２６、３７とＮチャネルトランジスタ２７、４０とから構成されるＣＭＯＳインバータにより水晶発振回路４が構成されている。ＣＭＯＳインバータの各トランジスタ２６、２７、３７、４０には、水晶振動子３０の周波数及び特性によってドランジスターのサイズをレーザにより変更するための、フューズ２８、２９、３８、３９が接続されている。ＣＭＯＳインバータのゲートとドレイン間には、フィルター特性と発振周波数のゲインを調整する為の帰還抵抗４７、４８が接続されており、抵抗値を可変とするためのフューズ４９、５０がそれぞれの帰還抵抗４７、４８に並列に接続されている。
【００３９】
ＣＭＯＳインバータには、ゲートとグランド間に発振回路のフィルター特性を決めるコンデンサ３２、４２が接続されている。図５の回路例では、電圧可変型水晶発振回路（ＶＣＸＯ）の例を示しているため、発振回路のコンデンサ３２、４２には、それぞれ直列に容量可変型ダイオード３６、４５が接続されており、それぞれの容量可変型ダイオード３６、４５には容量を可変する為のフューズ３１、３３、３５、４１、４３、４４が接続されている。
【００４０】
また。コンデンサ３２、４２と容量可変型ダイオード３６、４５の接続点には、電圧制御端子５１に接続された抵抗３４、４６が接続されており、この抵抗３４、４６により、制御端子５１の一定電圧による発振容量の制御を可能にしている。この抵抗３４、４６も周波数により値が異なるが、これもフューズよって変更可能に構成することができる。なお、通常の基準パルス発生回路の場合は、コンデンサ３２、４２の電極は直接接地される。
【００４１】
図６は、出力デューティ調整回路５の一例を示す。図６の接続点５２には、図５の水晶発振回路４の出力が入力される。通常、水晶発振回路４の出力は正弦波で出力される。この場合に、水晶発振回路４の駆動電圧のどの値により次段のインバータが反転するかにより、パルスのデューティ比が変わってくる。図６の出力デューティ調整回路５を構成するＰチャネルトランジスタ５３、５７及びＮチャネルトランジスタ５６、６０のサイズを、フューズ５４、５５、５８、５９により変更することにより、インバータ出力端子６１に出力するパルスのデューティ比を変えることが可能である。
【００４２】
図７は、位相調整回路６の一例を示す。図１のパルス発生回路の水晶発振回路４から出力バッファー回路１２までの間には、それぞれの機能を実現するための各回路が設定されている。従って、各回路をパルスが伝達される度に、遅れ時間が発生して各パルスの位相が順にずれていくこととなる。この為、水晶発振回路４で発生したパルスは、出力バッファー回路１２に達するまでに、位相が１８０度以上ずれる場合がある。水晶発振回路４での位相と出力バッファー回路１２での位相が１８０度又は３６０度ずれた場合は、水晶発振回路４と出力バッファー回路１２が同時にオン・オフする現象が発生してしまう。
【００４３】
この場合、水晶発振回路４と出力バッファー回路１２が、パルス発生回路の内で最も大きいトランジスタを採用しているので、水晶発振回路４と出力バッファー回路の貫通電流等の突入電流が電源線８に乗ってしまい、水晶発振回路４に電圧を印加する電源線にも悪影響を与えてしまう。最悪は、水晶発振回路４の動作点がずれてアンプ機能を失い、発振停止してしまうことがある。そこで、出力バッファー回路１２の動作が水晶発振回路４に与える影響を少なくするために、図７の入力端子６２と出力端子６９の間に、フューズ６６〜６８を接続し、所定のフューズを溶断することによりインバータ及び遅延の為の容量を変化して、位相が１８０度又は３６０度に近づかないように調整している。
【００４４】
図８は、レベルシフト回路の一例を示す。位相調整回路６の出力はレベルシフト回路１０に入力される。位相調整回路６は電流制限素子７に接続されているために、電源線８の電圧よりも低い電圧で駆動されている。出力回路１１は、外部との電気的な接続が必要になるために、電源線８の電圧まで駆動電圧を上げる必要がある。このため、図８の低い電圧に接続された接続点７０の入力信号を、Ｐチャネルトランジスタ７１とＮチャネルトランジスタ７２で構成されるインバータで反転信号を作り、電源線８の電圧に接続されたＰチャネルトランジスタ７４、７６とＮチャネルトランジスタ７５、７７で構成されるレベルシフト回路に入力する。この結果、レベルシフト回路の出力端子７８からは、電源線８の電圧まで振幅を持った信号が出力される。
【００４５】
図９は、電流制限素子７の回路の一例を示す。定電圧回路１の接続点１５の出力を、電流制限素子７のＰチャネルトランジスタ８０、８１、８２のゲート７９に接続する。Ｐチャネルトランジスタ８０、８１、８２には、それぞれフューズが接続されている。すなわち、並列に接続された個々のＰチャネルトランジスタの回路は、それぞれのＰチャネルトランジスタに接続しているフューズを溶断することで断つことが可能で、これにより所定の電流値が得られるように調整している。
【００４６】
電流制限素子７のゲート７９には、Ｐチャネルトランジスタ８０、８１、８２の各シュレッショールド電圧ＶＴと、ゲート７９の電圧ＶＧと、電流制限素子７に印加される電圧ＶＤＳが、（４）式の関係を保つ条件では、その電流値Ｉは（５）式となる。但し、Ｋはトランジスタのサイズに係る定数である。
ＶＤＳ＞ＶＧ−ＶＴ ・・・（４）
Ｉ＝Ｋ・（ＶＧ−ＶＴ）2 ・・・（５）
【００４７】
ＶＤＳ＜ＶＧ−ＶＴの条件では、電流値ＩはＶＤＳの値に比例する。従って、電流値Ｉが十分低い場合は、水晶発振回路４、その他、電流制限素子７に接続された回路は、電源線８の電圧に十分近い値になる。水晶発振回路４等で電流が消費されると（５）式で表される電流値になり、水晶発振回路４等に印加される電圧は電源線８の電圧よりも十分低い値になる。
【００４８】
図１０は、平滑回路２の一例を示す。電流制限素素子７に接続された水晶発振回路４、出力デューティ調整回路５、位相調整回路６等の波形発生部９の電源線８側の電流電圧波形は、各回路の消費する電流の変化により、微細な変動をしている。この変動は、水晶発振回路４等の動作にとっては好ましいことではない。その為、電流制限素子７には、水晶発振回路４だけではなく、出力デューティ調整回路５、位相調整回路６、分周回路等の負荷を接続することにより、それぞれの回路を構成する半導体に内蔵される容量を用いて、負荷変動の平均化を図っている。内蔵容量には基板とゲート間の容量やジャンクション容量が使われる。従って、平滑回路２はそれらの不足分を補う容量のコンデンサ８６で構成される。また、その容量を変更できるようにフューズ８５を備えている。
【図面の簡単な説明】
【００４９】
【図１】本発明のパルス発生回路の実施の形態に係るブロック構成図である。ただし、（ａ）は電流制限素子が電源電圧側に接続されている場合について、（ｂ）は接地側に接続されている場合について示す。
【図２】本発明に係り、水晶発振回路に印加される電源電圧値と電流制限素子の定電流値との関係を示す説明図である。
【図３】図１の定電圧回路の一例を示す回路図である。
【図４】図１の定電圧回路のその他の例を示す回路図である。
【図５】図１の水晶発振回路の一例を示す回路図である。
【図６】図１の出力デューティ調整回路の一例を示す回路図である。
【図７】図１の位相調整回路の一例を示す回路図である。
【図８】図１のレベルシフト回路の一例を示す回路図である。
【図９】図１の電流制限素子の一例を示す回路図である。
【図１０】図１の平滑回路の一例を示す回路図である。
【符号の説明】
【００５０】
１ 定電圧回路
２ 平滑回路
３ 接地線
４ 水晶発振回路
５ 出力デューティ調整回路
６ 位相調整回路
７ 電流制限素子
８ 電源線
９ 波形発生部
１０ レベルシフト回路
１１ 出力回路
１２ 出力バッファー回路
１３、１８、１９ Ｐチャネルディプリージョントランジスタ
１４、１６、１７ Ｐチャネルエンハンスメントトランジスタ
１５、２１、５２、７０ 接続点
２２、２３、２４、２５、２８、２９、３１、３３、３５、３８、３９、４１、４３、４４、４９、５０、５４、５５、５８、５９、６６，６７、６８、８５ フューズ
２６、３７、５３、５７、７１、７４、７６、８０、８１、８２ Ｐチャネルトランジスタ
２７、４０、５６、６０、７２、７５、７７ Ｎチャネルトランジスタ
３０ 水晶振動子
３２、４２、８６ コンデンサ
３４、４６ 抵抗
３６、４５ 容量可変型ダイオード
４７、４８ 帰還抵抗
５１ 電圧制御端子
６１ インバータ出力端子
６２ 入力端子
６９、７８ 出力端子
７９ ゲート
ＩＣ１ 安定発振時の定電流値
ＩＣ２ 発振開始時の定電流値
Ｖｄ１ 安定発振時の電源電圧値
Ｖｄ２ 発振開始時の電源電圧値
Ｖｄ３ 電源電圧の最大値
Ｖｄｄ 電源線８の電圧
【特許請求の範囲】
【請求項１】
定電圧回路を電源間に有し、電流制御素子と波形発生部とを直列に接続して前記定電圧回路と並列に接続したパルス発生回路であって、
前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、前記水晶発振回路の発振波形と前記最終出力波形との位相差を調整する位相調整回路と、を並列に接続したものであることを特徴とするパルス発生回路。
【請求項２】
前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、該出力デューティ回路からの出力を入力する分周回路と、を並列に接続したものであることを特徴とする請求項１に記載のパルス発生回路。
【請求項３】
前記定電流素子は、並列又は直列に接続した電流源を有し、該電流源に直列又は並列に接続したフューズを溶断することによって、前記波形発生部に流れる定電流値を調整することを特徴とする請求項１又は２の何れか一に記載のパルス発生回路。
【請求項４】
前記出力デューティ調整回路は、該出力デューティ調整回路の動作点を変化させるために、該出力デューティ調整回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整することを特徴とする請求項１〜３の何れか一に記載のパルス発生回路。
【請求項５】
前記定電圧回路は、該定電圧回路の温度特性を変化させるために、該定電圧回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整することを特徴とする請求項１〜４の何れか一に記載のパルス発生回路。
【請求項６】
前記水晶発振回路は、共振周波数を決める発振回路の容量に、容量可変型ダイオードを用い、該容量可変型ダイオードに直列に接続したコンデンサとの接続点に、外部から抵抗を通して電圧を印加することにより希望の周波数を得ることを特徴とする請求項１〜５の何れか一に記載のパルス発生回路。
【請求項７】
前記水晶発振回路は、共振周波数を決める発振回路の容量に、容量可変型ダイオードと、該容量可変型ダイオードと直列に接続したコンデンサとを用い、前記容量可変型ダイオードと直列に接続されたコンデンサは、フューズの溶断により、その値が変化できることを特徴とする請求項１〜６に記載の基準パルス発生回路。
【請求項８】
前記水晶発振回路は、使用する水晶振動子の周波数又は等価抵抗に応じて、該水晶発振回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整することを特徴とする請求項１〜７の何れか一に記載のパルス発生回路。
【請求項９】
前記位相調整回路は、出力バッファー回路の動作が前記水晶発振回路に与える影響を少なくするために、該位相調整回路の入力部と出力部との間にフューズを設け、該フューズを溶断することによって、位相を調整するインバータ及び遅延のための容量を設定することを特徴とする請求項１又は３〜８の何れか一に記載のパルス発生回路。
【請求項１】
定電圧回路を電源間に有し、電流制御素子と波形発生部とを直列に接続して前記定電圧回路と並列に接続したパルス発生回路であって、
前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、前記水晶発振回路の発振波形と前記最終出力波形との位相差を調整する位相調整回路と、を並列に接続したものであることを特徴とするパルス発生回路。
【請求項２】
前記波形発生部は、平滑回路と、水晶発振回路と、該水晶発振回路からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路と、該出力デューティ回路からの出力を入力する分周回路と、を並列に接続したものであることを特徴とする請求項１に記載のパルス発生回路。
【請求項３】
前記定電流素子は、並列又は直列に接続した電流源を有し、該電流源に直列又は並列に接続したフューズを溶断することによって、前記波形発生部に流れる定電流値を調整することを特徴とする請求項１又は２の何れか一に記載のパルス発生回路。
【請求項４】
前記出力デューティ調整回路は、該出力デューティ調整回路の動作点を変化させるために、該出力デューティ調整回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整することを特徴とする請求項１〜３の何れか一に記載のパルス発生回路。
【請求項５】
前記定電圧回路は、該定電圧回路の温度特性を変化させるために、該定電圧回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整することを特徴とする請求項１〜４の何れか一に記載のパルス発生回路。
【請求項６】
前記水晶発振回路は、共振周波数を決める発振回路の容量に、容量可変型ダイオードを用い、該容量可変型ダイオードに直列に接続したコンデンサとの接続点に、外部から抵抗を通して電圧を印加することにより希望の周波数を得ることを特徴とする請求項１〜５の何れか一に記載のパルス発生回路。
【請求項７】
前記水晶発振回路は、共振周波数を決める発振回路の容量に、容量可変型ダイオードと、該容量可変型ダイオードと直列に接続したコンデンサとを用い、前記容量可変型ダイオードと直列に接続されたコンデンサは、フューズの溶断により、その値が変化できることを特徴とする請求項１〜６に記載の基準パルス発生回路。
【請求項８】
前記水晶発振回路は、使用する水晶振動子の周波数又は等価抵抗に応じて、該水晶発振回路を構成するトランジスタのチャネル幅又はチャネル長を、フューズを溶断することによって調整することを特徴とする請求項１〜７の何れか一に記載のパルス発生回路。
【請求項９】
前記位相調整回路は、出力バッファー回路の動作が前記水晶発振回路に与える影響を少なくするために、該位相調整回路の入力部と出力部との間にフューズを設け、該フューズを溶断することによって、位相を調整するインバータ及び遅延のための容量を設定することを特徴とする請求項１又は３〜８の何れか一に記載のパルス発生回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−９８７７６（Ｐ２００８−９８７７６Ａ）
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願番号】特願２００６−２７５５７２（Ｐ２００６−２７５５７２）
【出願日】平成１８年１０月６日（２００６．１０．６）
【出願人】（５０１０６８４６６）アナセム株式会社 (1)
【Ｆターム（参考）】
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願日】平成１８年１０月６日（２００６．１０．６）
【出願人】（５０１０６８４６６）アナセム株式会社 (1)
【Ｆターム（参考）】
[ Back to top ]