【課題】クロックのばらつきが引き起こすジッタを抑制することが可能なデューティ補正付き位相調整回路及びシリアライザを提供することを目的としている。
【解決手段】正クロック信号及び負クロック信号が入力され前記正クロック信号と前記負クロック信号のデューティ及び位相を調整した正クロック出力信号及び負クロック出力信号を出力する。 （もっと読む）

【課題】アナログ電圧を使用することなく、クロック信号を高精度且つ広範囲に遅延させる。
【解決手段】入力ノード１１０ａと出力ノード１１０ｂとの間に直列接続された複数のワンショットパルス生成回路２０１〜２０ｎを備える。ワンショットパルス生成回路２０１〜２０ｎのそれぞれは、入力されたクロック信号の一方のエッジに応答して、ワンショットパルスを生成する。ワンショットパルスのパルス幅は、カウント値ＲＣＮＴに基づいて可変である。これにより、カウント値ＲＣＮＴを変化させることによって、ディレイライン１１０の遅延量を広範囲且つ高精度に変化させることが可能となる。しかも、アナログ電圧を使用しないことから、アナログ電圧の生成回路やその安定化回路などを設ける必要もなくなり、回路設計が容易となる。 （もっと読む）

【課題】 入力波形が急峻な場合でも反転電位を用いずに容易にデューティを補正することができるＣＭＯＳインバータを提供する。
【解決手段】 ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１と、入力端子ＮＧと、出力端子ＮＤとを具備し、前記ＰＭＯＳトランジスタ側もしくは前記ＮＭＯＳトランジスタ側に接続されたスイッチを有している。前記スイッチがＰＭＯＳスイッチＰ２の場合には前記ＰＭＯＳトランジスタ側に接続され、前記スイッチがＮＭＯＳスイッチの場合には前記ＮＭＯＳトランジスタ側に接続される。入力端子ＮＧに入力信号を入力した後に、前記スイッチに設けられた制御端子Ｇ１に制御信号を前記入力信号とずらして入力することによって前記入力信号の電圧を保持させ出力信号のデューティ補正を行う。 （もっと読む）

【課題】 少なくとも１つのデジタル論理セルおよび少なくとも１つのスキュー調整セルを有するデジタル回路機構を備えた集積回路を提供すること。
【解決手段】 スキュー調整セルは、集積回路のデジタル回路機構における信号のスキューを所望の量に調整するように構成される。デジタル論理セルおよびスキュー調整セルはセル・ライブラリから選択される。 （もっと読む）

【課題】入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供する。
【解決手段】バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路１０は、出力信号ＳＯのデューティー比に応じて、入力信号ＳＩ´の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路１０は、出力信号ＳＯのデューティー比を目的デューティー比に変更した上で、その出力信号ＳＯを出力することができる。 （もっと読む）

【課題】クロック伝送回路３の電流消費量の増大を抑えつつ、リードデータのジッタを軽減する。
【解決手段】半導体装置１０は、アクティブ期間内に内部クロック信号ＬＣＬＫよりも周期の長い長周期クロック信号を供給し、アクティブ期間に続くリード期間内に内部クロック信号ＬＣＬＫを供給するクロック出力制御回路７３と、クロック出力制御回路７３から出力された内部クロック信号ＬＣＬＫ及び長周期クロック信号を伝送するクロック伝送回路３と、データ入出力端子１４と、クロック伝送回路３によって伝送された内部クロック信号ＬＣＬＫに同期して、データ入出力端子１４にリードデータを出力する入出力回路６４とを備える。 （もっと読む）

【課題】補正対象クロックより高速なクロックを準備することなく、デューティ補償を可能とする。
【解決手段】デューティ検出回路１０６と、検出されたデューティから制御信号を生成するデューティ補正信号生成回路１１０と、デューティ補正回路１０４とを有し、デューティ検出回路は、可変遅延回路１０５により遅延させて得られるサンプリングタイミングでクロックをサンプリングしてそのデューティを検出する。 （もっと読む）

【課題】入力クロック信号のパルス幅を安定して調整すること。
【解決手段】第１及び第２の電源間に設けられたパルス幅調整回路であって、ゲートに入力パルス信号ＩＮが入力される第１導電型の第１のトランジスタＰ１と、第１のトランジスタＰ１と第２の電源との間に設けられ、ゲートに入力パルス信号ＩＮが入力される第２導電型の第２のトランジスタＮ１と、第１のトランジスタＰ１と第１の電源との間に設けられ、ゲートに入力される第１の制御信号に応じて流れる電流が制御される第１導電型の第３のトランジスタＰ２と、第１のトランジスタＰ１と第１の電源との間に、第３のトランジスタＰ２と並列に設けられた第１の電流源回路１０２と、を備えるパルス幅調整回路。 （もっと読む）

【課題】出力されるクロック信号が発振することなく、デューティが一定になるようにクロック信号を補正することが可能なクロックデューティ補正回路を提供する。
【解決手段】クロックデューティ補正回路１００は、クロック信号発生部から出力されたクロック信号が入力され、当該クロック信号の波形の立ち上がりに合わせて波形が立ち上がり、信号の周期が一定となるワンショットパルス信号を生成するワンショットパルス信号生成部１１０と、ワンショットパルス信号生成部１１０の出力信号を反転するインバータ１１３と、インバータ１１３の出力信号を遅延させる第１遅延回路１１４と、インバータ１１３の出力信号と、第１遅延回路１１４の出力信号との論理積を演算し、出力されるクロック信号のデューティを一定にする論理積回路１１６とを備える。 （もっと読む）

【課題】伝送される信号の論理を保ち、かつ、デューティ崩れの蓄積、加算を解消することが可能な信号伝送回路、カラムＡ／Ｄ変換器、固体撮像素子およびカメラシステムを提供する。
【解決手段】主信号が伝送される主伝送ライン１１と、主伝送ライン１１に縦続接続されるように配置され、伝搬される信号の反転機能を有する複数のリピータ１３−１〜１３−ｘと、各リピータの出力側の主伝送ラインから分岐するように接続された副伝送ライン１４−１〜１４−ｘと、各副伝送ラインに接続され、信号が供給される下位回路１６−１〜１６−ｘと、を有し、副伝送ラインが、主信号の反転論理の信号がリピータから供給される副伝送ラインである場合には、その副伝送ラインに反転回路１５が配置されている。 （もっと読む）