電圧制御発振器
【課題】電源電圧に重畳されたノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供すること。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数を制御する電圧制御発振器に関する。
【背景技術】
【０００２】
近年、無線通信システムの基地局用シンセサイザーシステムがデジタル化されており、位相雑音の低減が重要となっている。特に、数ｋＨｚ〜数ＭＨｚまでのオフセット周波数の位相雑音は、雑音レベルが−１００ｄＢｃ／Ｈｚ以上と高く、その積分値への影響が大きいので低減が望まれている。また、携帯端末の基地局用シンセサイザーでは、製品の小型化とコスト削減のため、レギュレータ（電源回路）以外でのノイズ対策が必要とされ、電圧制御発振器での位相雑音に対する対策が望まれている。
【０００３】
位相雑音を低減した電圧制御発振器として、バラクタダイオードの浮遊容量を制御して位相雑音を低減した電圧制御発振器が提案されている（例えば、特許文献１参照）。かかる電圧制御発振器は、バラクタダイオードのバイアス電圧を制御し、バラクタダイオードのバイアス電圧の変化による周波数の変動と発振用トランジスタの浮遊容量の変化による発振周波数の変動とを相殺することにより、発振信号の周波数の変動を抑制して位相雑音を低減する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１６２６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の電圧制御発振器においては、電源電圧から侵入する低周波ノイズを簡単な構成で、かつ低コストで抑制することは困難であった。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、電源電圧に重畳された低周波ノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電圧制御発振器は、電源端子にコレクタが接続された発振用トランジスタと、前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、前記発振用トランジスタのベース・接地間に接続された共振回路と、前記発振用トランジスタのエミッタと前記第１の抵抗との接続点と前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、を具備することを特徴とする。
【０００８】
この構成によれば、電源電圧に重畳して発振用トランジスタのコレクタに入力するノイズと同一のノイズを結合ラインを経由して位相反転させずに発振用トランジスタのエミッタにフィードバックして相殺することができるので、電源電圧に重畳されたノイズによって発生する発振信号の位相雑音を低減することができる。
【０００９】
本発明は、上記電圧制御発振器において、前記発振用トランジスタのコレクタが接地用キャパシタを介して高周波的に接続され、前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続されたことを特徴とする。
【００１０】
この構成によれば、発振用トランジスタのコレクタに入力されるノイズの大きさに合わせてエミッタ側に伝送されるノイズの大きさを調整でき、発振信号中のノイズを効率良く低減することができる。
【００１１】
また本発明は、上記電圧制御発振器において、前記結合ライン上には、前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする。
【００１２】
この構成によれば、第１のキャパシタと第２のインダクタとで構成される直列共振回路の共振周波数を調整することにより、低減対象のノイズだけを発振用トランジスタのエミッタ側に伝送でき、効率良くノイズを低減できる。また、第２のインダクタと組み合わせることで、結合ライン上に単独で第１のキャパシタを設ける場合に比べて、第１のキャパシタの容量を小さくすることができ、回路の小型化を実現できる。
【００１３】
また本発明は、上記電圧制御発振器において、前記発振用トランジスタのエミッタと前記第１の抵抗との間に第２の抵抗が接続され、前記第１の抵抗と前記第２の抵抗との接続点に前記結合ラインの端部が接続されたことを特徴とする。
【００１４】
この構成によれば、発振用トランジスタのエミッタ側にフィードバックするノイズを第１の抵抗と第２の抵抗の比で調整することができ、効率良くノイズを低減できる。
【００１５】
また本発明は、上記電圧制御発振器において、前記発振用トランジスタのエミッタと前記第１の抵抗との間に第３のインダクタが接続され、前記第１の抵抗と前記第３のインダクタとの接続点に前記結合ラインの端部が接続されたことを特徴とする。
【００１６】
この構成によれば、発振用トランジスタのエミッタ側にフィードバックするノイズを第３のインダクタで調整でき、発振用トランジスタに流れる電流を第１の抵抗だけで調整でき、パラメータの調整が容易になる。
【００１７】
本発明の電圧制御発振器は、電源端子にコレクタが接続された発振用トランジスタと、前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、前記発振用トランジスタのベース・接地間に接続された共振回路と、前記発振用トランジスタのコレクタ・接地間に接続された接地用キャパシタと、前記発振用トランジスタのベース・エミッタ間に接続された第１の帰還キャパシタと、前記発振用トランジスタのエミッタ・接地間に接続された第２の帰還キャパシタと、前記第２の帰還キャパシタにカソードが接続されたバラクタダイオードと、前記バラクタダイオードのアノード・接地間に接続された第３の帰還キャパシタと、前記バラクタダイオードのアノードと前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、具備したことを特徴とする。
【００１８】
この構成によれば、第２の帰還キャパシタとグラウンドとの間にバラクタダイオードを設け、バラクタダイオードのアノードに電源電圧に重畳したノイズの一部を結合ライン経由で入力し、電源電圧に重畳するノイズ変動に応じた発振器自体の発振周波数変化を抑制する方向に共振回路の共振周波数を制御でき、電源電圧に重畳したノイズによる位相誤差を抑制することができる。
【００１９】
本発明は、上記電圧制御発振器において、前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続され、前記結合ライン上に前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする。
【００２０】
この構成によれば、第１のキャパシタと第２のインダクタとで直列共振回路を構成することができるので、相殺したいノイズだけを発振用トランジスタのエミッタ側にフィードバックできる。
【発明の効果】
【００２１】
本発明によれば、電源電圧に重畳された低周波ノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施の形態に係る電圧制御発振器の回路構成図である。
【図２】（ａ）は、本発明の第１の実施の形態に係る電圧制御発振器の位相ノイズの劣化幅の試験結果を示す図であり、（ｂ）は、本発明の第１の実施の形態に係る電圧制御発振器から結合ラインＬ１を除いた場合の位相ノイズの劣化幅の試験結果を示す図である。
【図３】本発明の第１の実施の形態の変形例に係る電圧制御発振器の回路構成図である。
【図４】本発明の第２の実施の形態に係る電圧制御発振器の回路構成図である。
【図５】（ａ）は、一般的な電圧制御発振器の電源電圧変動と発振周波数との関係を示す図である。（ｂ）、（ｃ）は、一般的なバラクタダイオードのアノードとカソードの電圧差の変化と容量及び共振周波数の変化を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、第１の実施の形態に係る電圧制御発振器の回路構成図である。
本実施の形態に係る電圧制御発振器１は、発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・ベース間に接続される第１の帰還キャパシタ１２と、発振用トランジスタ１１のエミッタ・コレクタ間に接続される第２の帰還キャパシタ１３と、発振用トランジスタ１１のコレクタ・ベース間に接続されるインダクタ１４とを備え、発振用トランジスタ１１のコレクタが高周波的に接地されたコレクタ接地型のコルピッツ発振回路として構成されている。但し、本発明は、コルピッツ型の発振回路に限定されるものではなく、発振用トランジスタを備えた発振回路であれば適用可能である。
【００２４】
発振用トランジスタ１１のコレクタは、ストリップラインで構成される第１のインダクタ１５を介して直流電源端子１６に接続されると共に、バイパスキャパシタ１７を介して高周波的に接地されている。第１のインダクタ１５の一端は、発振用トランジスタ１１のコレクタに接続され、他端が直流電源端子１６に接続されている。発振用トランジスタ１１のエミッタは、直流カットキャパシタ１８を介して出力端子１９に接続されると共に、２つの抵抗２０、２１を直列に介して接地されている。接地側の抵抗２１が第１の抵抗となり、エミッタ側の抵抗２０が第２の抵抗となる。
【００２５】
２つの抵抗２０，２１の接続点と第１のインダクタ１５の電源側端部との間にキャンセル用信号の結合ラインＬ１が接続されている。結合ラインＬ１は、電源側に設けられた第１のキャパシタ２２と、発振用トランジスタ１１のエミッタ側に設けられた第２のインダクタ２３とを備えており、電源電圧に重畳した低周波ノイズ（発振用トランジスタ１１で変調された時に希望波に対してノイズ成分となる信号成分）を共振周波数とする直列共振回路を形成している。
【００２６】
ここで、結合ラインＬ１は電源電圧に重畳するノイズ成分を分岐しキャンセル用信号として発振用トランジスタ１１のエミッタ側に結合できれば良いので、第１のキャパシタ２２があれば必ずしも第２のインダクタ２３は必要ではない。しかし、キャンセル用信号は低周波数の場合には第１のキャパシタ２２を大きな容量に設定する必要があり、サイズが大型化する。そこで、本実施の形態では第１のキャパシタ２２に第２のインダクタ２３を組み合わせ、第１のキャパシタ２２の容量を小さく抑えている。また、結合ラインＬ１に流れるキャンセル用信号と発振用トランジスタ１１のコレクタ側に流れる位相反転ノイズとをバランスさせるために、発振用トランジスタ１１のエミッタ側に接続された２つの抵抗２０、２１の抵抗値の大小を適切な比に調整する。抵抗２０が抵抗２１よりも大きいほど結合ラインＬ１の流れるキャンセル用信号が大きくなる。
【００２７】
発振用トランジスタ１１のベースは、分圧用抵抗２４及び第１のインダクタ１５を介して直流電源端子１６に接続されると共に、分圧用抵抗２５を介して接地されている。また、発振用トランジスタ１１のベースには、直流カットキャパシタ２６を介して共振回路２７が接続されている。
【００２８】
共振回路２７は、ストリップラインで構成されるインダクタ１４とキャパシタ２８とを並列接続してなる並列共振回路として構成されている。インダクタ１４の一端及びキャパシタ２８の一端が接続され、インダクタ１４の他端及びキャパシタ２８の他端はそれぞれ接地されている。また、共振回路２７のホット側は、キャパシタ２９を介してバラクタダイオード３０が接続されている。キャパシタ２９とバラクタダイオード３０のカソードとの接続点には、チョーク用インダクタ３１を介して電圧制御端子３２（Ｖｃｔｌ）が接続されている。また、電圧制御端子３２はバイパスキャパシタ３３を介して接地されている。
【００２９】
次に、本実施の形態に係る電圧制御発振器１の動作について説明する。
発振用トランジスタ１１のベースには、共振回路２７に印加された電圧制御信号Ｖｃｔｌに応じた共振周波数信号が印加される。発振用トランジスタ１１は、ベースに印加された共振周波数信号によって発振動作する。発振用トランジスタ１１のコレクタ・エミッタ間には、ベースに印加された共振周波数信号に応じた電流が流れ、エミッタ側に現れた発振信号が第１の帰還キャパシタ１２を介して発振用トランジスタ１１のベースに帰還されると共に、出力端子１９から出力される。
【００３０】
一方、電源側から電源電圧に重畳して入力するノイズ（例えば、レギュレータノイズ）は、発振用トランジスタ１１のコレクタ側と結合ラインＬ１側とに分岐される。発振用トランジスタ１１のコレクタ側へ分岐したノイズ信号は発振用トランジスタ１１のコレクタ・エミッタ間を通って位相反転される。また、結合ラインＬ１に分岐したノイズは結合ラインＬ１に形成した直列共振回路を通過し、ノイズ信号だけが結合ラインＬ１を通り、位相反転されずに発振用トランジスタ１１のエミッタ側に伝送される。
【００３１】
発振用トランジスタ１１のコレクタ−エミッタ間を通って位相反転したノイズ信号と、結合ラインＬ１を取って発振用トランジスタ１１のエミッタ側にバイパスさせたノイズ信号とを混合することによりノイズが相殺される。その結果、発振信号中に重畳されるノイズが抑制され、低周波ノイズによる影響が少ない安定した発振信号が出力端子１９から出力される。
【００３２】
次に、図１に示す回路構成の電圧制御発振器１を基本モデルとして、結合ラインＬ１を設けた場合と、結合ラインＬ１を設けなかった場合のノイズ低減効果についての実験結果について説明する。電源側にはノイズ源となるレギュレータを設けている。
【００３３】
図２（ａ）は、本実施の形態に係る電圧制御発振器１（結合ラインＬ１あり）の位相ノイズの劣化幅の試験結果を示す図であり、図２（ｂ）は、図１の電圧制御発振器１から結合ラインＬ１を除いた場合の位相ノイズの劣化幅の試験結果を示す図である。
【００３４】
図２（ａ）に示すように、本実施の形態によれば、レギュレータのない状態（Ａ）とレギュレータのある状態（Ｂ）とで位相ノイズの劣化幅が最大でも８ｄＢ前後に抑えることができている。一方、図２（ｂ）に示すように、結合ラインＬ１を除いた場合には、レギュレータのない状態（Ａ）とレギュレータのある状態（Ｃ）とで位相ノイズの劣化幅が最大で１７ｄＢ前後まで増大している。
【００３５】
以上のように、本実施の形態においては、電源電圧に重畳するノイズ（低周波ノイズ）を位相反転させずに発振用トランジスタ１１のエミッタ側に伝送するので、発振用トランジスタ１１から位相反転を伴って出力されるノイズを相殺でき、電源電圧から混入するノイズによる位相雑音を低減することができる。
【００３６】
なお、上記第１の実施の形態では、発振用トランジスタ１１のエミッタ側に接続した２つの抵抗２０，２１の比によって結合ラインＬ１を流れるキャンセル用信号と発振用トランジスタ１１のコレクタ−エミッタ間を流れるノイズのバランスを調整していた。この場合、抵抗２１を調整して、キャンセル用信号と発振用トランジスタ１１を流れる電流の双方を調整しなければならない。図３に示すように、発振用トランジスタ１１のエミッタ側に接続した２つの抵抗２０，２１のうちの１つである抵抗２０を、第３のインダクタ３４に代えても良い。このように構成すれば、第３のインダクタ３４で結合ラインＬ１を流れるキャンセル用信号を調整でき、抵抗２１では発振用トランジスタ１１を流れる電流のみを調整すればよくなるので、パラメータの調整が容易になる。
【００３７】
（第２の実施の形態）
次に本発明の第２の実施の形態に係る電圧制御発振器について説明する。
図４は第２の実施の形態に係る電圧制御発振器の回路構成図である。なお、前述した第１の実施の形態と同一部分には同一符号を付して、説明の重複を避ける。
【００３８】
本実施の形態に係る電圧制御発振器３では、第２の帰還キャパシタ１３とグラウンドとの間に、バラクタダイオード４１と第３の帰還キャパシタ４２からなる直列回路を接続している。バラクタダイオード４１のアノードと第３の帰還キャパシタ４２との接続点に、結合ラインＬ１の一端を接続している。また、バラクタダイオード４１のカソードには直流電圧Ｖｏが印加されている。バラクタダイオード４１のアノードの電位が不安定になることを防止するために、バラクタダイオード４１のアノードを抵抗４３を介してグランドに接続している。その他の構成は第１の実施の形態と同一である。
【００３９】
次に、本実施の形態に係る電圧制御発振器３の動作について説明する。ここでは、第１の実施の形態に係る電圧制御発振器１との動作の相違点について主に説明する。
【００４０】
電圧制御発振器３においては、電源電圧に重畳して入力するノイズは、発振用トランジスタ１１のコレクタ側に入力すると共に、一部が分岐して結合ラインＬ１経由でバラクタダイオード４１のアノードに印加される。バラクタダイオード４１はアノード印加電圧に応じて容量が変化する。第１から第３の帰還キャパシタ１２，１３，４２及びバラクタダイオード４１からなる合成容量は、共振回路２７のインダクタ１４に対して並列に接続される。したがって、バラクタダイオード４１の容量が変動すると、発振用トランジスタ１１のベースに印加される共振信号の周波数が変化する。
【００４１】
図５（ａ）は、一般的な電圧制御発振器の電源電圧変動と発振周波数との関係を示す図である。発振用トランジスタのベースに印加される電源電圧変動に対応して発振周波数が変動する。具体的には、電源電圧（ΔＶｃｃ)が増加方向に変動すると、発振周波数（ΔＦ）も追従して増加方向に変動する。したがって、電源電圧に重畳したノイズの影響で発振用トランジスタへのベース印加電圧が変化すれば、それに合わせて発振周波数も変化する。
【００４２】
本実施の形態は、電源電圧に重畳したノイズの影響によって発振用トランジスタ１１の発振周波数が増加する場合は、共振回路２７で生成される共振周波数を下げるように調整し、逆に発振用トランジスタ１１の発振周波数が低下する場合は、共振回路２７で生成される共振周波数を上げるように調整する。共振回路２７で生成される共振周波数を電源電圧に重畳したノイズに同期させるために、バラクタダイオード４１のアノードに結合ラインＬ１を経由して分岐ノイズを印加している。
【００４３】
図５（ｂ）に示すように、一般的なバラクタダイオードは、アノードとカソードの電圧差ΔＶが大きくなるのに応じて容量Ｃが減少し、電圧差ΔＶが小さくなるのに応じて容量Ｃが増大する。図４に示すバラクタダイオード４１は、結合ラインＬ１を介して入力するノイズが大きくなると電圧差ΔＶが小さくなり（容量増大）、ノイズが小さくなると電圧差ΔＶが大きくなる（容量減少）。
【００４４】
したがって、図５（ｃ）に示すように、結合ラインＬ１を介して入力するノイズが大きくなると電圧差ΔＶが小さくなり（容量増大）、共振回路２７の共振周波数ｄＦが低下する。また、結合ラインＬ１を介して入力するノイズが小さくなると電圧差ΔＶが大きくなり（容量減少）、共振回路２７の共振周波数ｄＦが増大する。
【００４５】
すなわち、電源電圧に重畳するノイズが高くなると、発振器自体の発振周波数は高くなろうとするが、共振回路２７の共振周波数が低下するので、発振器全体としては発振周波数が変動しないように動作する。
【００４６】
以上のように、本実施の形態に係る電圧制御発振器３によれば、第２の帰還キャパシタ１３とグラウンドとの間にバラクタダイオード４１を設け、バラクタダイオード４１のアノードに電源電圧に重畳したノイズの一部を結合ラインＬ１経由で入力し、電源電圧に重畳するノイズ変動に応じた発振器自体の発振周波数変化を抑制する方向に共振回路２７の共振周波数を制御したので、電源電圧に重畳したノイズによる位相誤差を抑制することができる。
【００４７】
本発明は上述した実施の形態及びその変形例に限定されるものではない。その他、本発明の要旨を逸脱しない範囲において種々変形実施可能である。
【符号の説明】
【００４８】
１、２、３ 電圧制御発振器
１１ 発振用トランジスタ
１２ 第１の帰還キャパシタ
１３ 第２の帰還キャパシタ
１４、３１ インダクタ
１５ 第１のインダクタ
１６ 直流電源端子
１７ バイパスキャパシタ
１８、２６、２８、２９、３３ キャパシタ
１９ 出力端子
２０、２１、４３ 抵抗
２２ 第１のキャパシタ
２３ 第２のインダクタ
２４、２５ 分圧用抵抗
Ｌ１ 結合ライン
２７ 共振回路
３０、４１ バラクタダイオード
３２ 電圧制御端子
３４ 第３のインダクタ
４２ 第３の帰還キャパシタ
【技術分野】
【０００１】
本発明は、発振周波数を制御する電圧制御発振器に関する。
【背景技術】
【０００２】
近年、無線通信システムの基地局用シンセサイザーシステムがデジタル化されており、位相雑音の低減が重要となっている。特に、数ｋＨｚ〜数ＭＨｚまでのオフセット周波数の位相雑音は、雑音レベルが−１００ｄＢｃ／Ｈｚ以上と高く、その積分値への影響が大きいので低減が望まれている。また、携帯端末の基地局用シンセサイザーでは、製品の小型化とコスト削減のため、レギュレータ（電源回路）以外でのノイズ対策が必要とされ、電圧制御発振器での位相雑音に対する対策が望まれている。
【０００３】
位相雑音を低減した電圧制御発振器として、バラクタダイオードの浮遊容量を制御して位相雑音を低減した電圧制御発振器が提案されている（例えば、特許文献１参照）。かかる電圧制御発振器は、バラクタダイオードのバイアス電圧を制御し、バラクタダイオードのバイアス電圧の変化による周波数の変動と発振用トランジスタの浮遊容量の変化による発振周波数の変動とを相殺することにより、発振信号の周波数の変動を抑制して位相雑音を低減する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１６２６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の電圧制御発振器においては、電源電圧から侵入する低周波ノイズを簡単な構成で、かつ低コストで抑制することは困難であった。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、電源電圧に重畳された低周波ノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電圧制御発振器は、電源端子にコレクタが接続された発振用トランジスタと、前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、前記発振用トランジスタのベース・接地間に接続された共振回路と、前記発振用トランジスタのエミッタと前記第１の抵抗との接続点と前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、を具備することを特徴とする。
【０００８】
この構成によれば、電源電圧に重畳して発振用トランジスタのコレクタに入力するノイズと同一のノイズを結合ラインを経由して位相反転させずに発振用トランジスタのエミッタにフィードバックして相殺することができるので、電源電圧に重畳されたノイズによって発生する発振信号の位相雑音を低減することができる。
【０００９】
本発明は、上記電圧制御発振器において、前記発振用トランジスタのコレクタが接地用キャパシタを介して高周波的に接続され、前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続されたことを特徴とする。
【００１０】
この構成によれば、発振用トランジスタのコレクタに入力されるノイズの大きさに合わせてエミッタ側に伝送されるノイズの大きさを調整でき、発振信号中のノイズを効率良く低減することができる。
【００１１】
また本発明は、上記電圧制御発振器において、前記結合ライン上には、前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする。
【００１２】
この構成によれば、第１のキャパシタと第２のインダクタとで構成される直列共振回路の共振周波数を調整することにより、低減対象のノイズだけを発振用トランジスタのエミッタ側に伝送でき、効率良くノイズを低減できる。また、第２のインダクタと組み合わせることで、結合ライン上に単独で第１のキャパシタを設ける場合に比べて、第１のキャパシタの容量を小さくすることができ、回路の小型化を実現できる。
【００１３】
また本発明は、上記電圧制御発振器において、前記発振用トランジスタのエミッタと前記第１の抵抗との間に第２の抵抗が接続され、前記第１の抵抗と前記第２の抵抗との接続点に前記結合ラインの端部が接続されたことを特徴とする。
【００１４】
この構成によれば、発振用トランジスタのエミッタ側にフィードバックするノイズを第１の抵抗と第２の抵抗の比で調整することができ、効率良くノイズを低減できる。
【００１５】
また本発明は、上記電圧制御発振器において、前記発振用トランジスタのエミッタと前記第１の抵抗との間に第３のインダクタが接続され、前記第１の抵抗と前記第３のインダクタとの接続点に前記結合ラインの端部が接続されたことを特徴とする。
【００１６】
この構成によれば、発振用トランジスタのエミッタ側にフィードバックするノイズを第３のインダクタで調整でき、発振用トランジスタに流れる電流を第１の抵抗だけで調整でき、パラメータの調整が容易になる。
【００１７】
本発明の電圧制御発振器は、電源端子にコレクタが接続された発振用トランジスタと、前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、前記発振用トランジスタのベース・接地間に接続された共振回路と、前記発振用トランジスタのコレクタ・接地間に接続された接地用キャパシタと、前記発振用トランジスタのベース・エミッタ間に接続された第１の帰還キャパシタと、前記発振用トランジスタのエミッタ・接地間に接続された第２の帰還キャパシタと、前記第２の帰還キャパシタにカソードが接続されたバラクタダイオードと、前記バラクタダイオードのアノード・接地間に接続された第３の帰還キャパシタと、前記バラクタダイオードのアノードと前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、具備したことを特徴とする。
【００１８】
この構成によれば、第２の帰還キャパシタとグラウンドとの間にバラクタダイオードを設け、バラクタダイオードのアノードに電源電圧に重畳したノイズの一部を結合ライン経由で入力し、電源電圧に重畳するノイズ変動に応じた発振器自体の発振周波数変化を抑制する方向に共振回路の共振周波数を制御でき、電源電圧に重畳したノイズによる位相誤差を抑制することができる。
【００１９】
本発明は、上記電圧制御発振器において、前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続され、前記結合ライン上に前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする。
【００２０】
この構成によれば、第１のキャパシタと第２のインダクタとで直列共振回路を構成することができるので、相殺したいノイズだけを発振用トランジスタのエミッタ側にフィードバックできる。
【発明の効果】
【００２１】
本発明によれば、電源電圧に重畳された低周波ノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施の形態に係る電圧制御発振器の回路構成図である。
【図２】（ａ）は、本発明の第１の実施の形態に係る電圧制御発振器の位相ノイズの劣化幅の試験結果を示す図であり、（ｂ）は、本発明の第１の実施の形態に係る電圧制御発振器から結合ラインＬ１を除いた場合の位相ノイズの劣化幅の試験結果を示す図である。
【図３】本発明の第１の実施の形態の変形例に係る電圧制御発振器の回路構成図である。
【図４】本発明の第２の実施の形態に係る電圧制御発振器の回路構成図である。
【図５】（ａ）は、一般的な電圧制御発振器の電源電圧変動と発振周波数との関係を示す図である。（ｂ）、（ｃ）は、一般的なバラクタダイオードのアノードとカソードの電圧差の変化と容量及び共振周波数の変化を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、第１の実施の形態に係る電圧制御発振器の回路構成図である。
本実施の形態に係る電圧制御発振器１は、発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・ベース間に接続される第１の帰還キャパシタ１２と、発振用トランジスタ１１のエミッタ・コレクタ間に接続される第２の帰還キャパシタ１３と、発振用トランジスタ１１のコレクタ・ベース間に接続されるインダクタ１４とを備え、発振用トランジスタ１１のコレクタが高周波的に接地されたコレクタ接地型のコルピッツ発振回路として構成されている。但し、本発明は、コルピッツ型の発振回路に限定されるものではなく、発振用トランジスタを備えた発振回路であれば適用可能である。
【００２４】
発振用トランジスタ１１のコレクタは、ストリップラインで構成される第１のインダクタ１５を介して直流電源端子１６に接続されると共に、バイパスキャパシタ１７を介して高周波的に接地されている。第１のインダクタ１５の一端は、発振用トランジスタ１１のコレクタに接続され、他端が直流電源端子１６に接続されている。発振用トランジスタ１１のエミッタは、直流カットキャパシタ１８を介して出力端子１９に接続されると共に、２つの抵抗２０、２１を直列に介して接地されている。接地側の抵抗２１が第１の抵抗となり、エミッタ側の抵抗２０が第２の抵抗となる。
【００２５】
２つの抵抗２０，２１の接続点と第１のインダクタ１５の電源側端部との間にキャンセル用信号の結合ラインＬ１が接続されている。結合ラインＬ１は、電源側に設けられた第１のキャパシタ２２と、発振用トランジスタ１１のエミッタ側に設けられた第２のインダクタ２３とを備えており、電源電圧に重畳した低周波ノイズ（発振用トランジスタ１１で変調された時に希望波に対してノイズ成分となる信号成分）を共振周波数とする直列共振回路を形成している。
【００２６】
ここで、結合ラインＬ１は電源電圧に重畳するノイズ成分を分岐しキャンセル用信号として発振用トランジスタ１１のエミッタ側に結合できれば良いので、第１のキャパシタ２２があれば必ずしも第２のインダクタ２３は必要ではない。しかし、キャンセル用信号は低周波数の場合には第１のキャパシタ２２を大きな容量に設定する必要があり、サイズが大型化する。そこで、本実施の形態では第１のキャパシタ２２に第２のインダクタ２３を組み合わせ、第１のキャパシタ２２の容量を小さく抑えている。また、結合ラインＬ１に流れるキャンセル用信号と発振用トランジスタ１１のコレクタ側に流れる位相反転ノイズとをバランスさせるために、発振用トランジスタ１１のエミッタ側に接続された２つの抵抗２０、２１の抵抗値の大小を適切な比に調整する。抵抗２０が抵抗２１よりも大きいほど結合ラインＬ１の流れるキャンセル用信号が大きくなる。
【００２７】
発振用トランジスタ１１のベースは、分圧用抵抗２４及び第１のインダクタ１５を介して直流電源端子１６に接続されると共に、分圧用抵抗２５を介して接地されている。また、発振用トランジスタ１１のベースには、直流カットキャパシタ２６を介して共振回路２７が接続されている。
【００２８】
共振回路２７は、ストリップラインで構成されるインダクタ１４とキャパシタ２８とを並列接続してなる並列共振回路として構成されている。インダクタ１４の一端及びキャパシタ２８の一端が接続され、インダクタ１４の他端及びキャパシタ２８の他端はそれぞれ接地されている。また、共振回路２７のホット側は、キャパシタ２９を介してバラクタダイオード３０が接続されている。キャパシタ２９とバラクタダイオード３０のカソードとの接続点には、チョーク用インダクタ３１を介して電圧制御端子３２（Ｖｃｔｌ）が接続されている。また、電圧制御端子３２はバイパスキャパシタ３３を介して接地されている。
【００２９】
次に、本実施の形態に係る電圧制御発振器１の動作について説明する。
発振用トランジスタ１１のベースには、共振回路２７に印加された電圧制御信号Ｖｃｔｌに応じた共振周波数信号が印加される。発振用トランジスタ１１は、ベースに印加された共振周波数信号によって発振動作する。発振用トランジスタ１１のコレクタ・エミッタ間には、ベースに印加された共振周波数信号に応じた電流が流れ、エミッタ側に現れた発振信号が第１の帰還キャパシタ１２を介して発振用トランジスタ１１のベースに帰還されると共に、出力端子１９から出力される。
【００３０】
一方、電源側から電源電圧に重畳して入力するノイズ（例えば、レギュレータノイズ）は、発振用トランジスタ１１のコレクタ側と結合ラインＬ１側とに分岐される。発振用トランジスタ１１のコレクタ側へ分岐したノイズ信号は発振用トランジスタ１１のコレクタ・エミッタ間を通って位相反転される。また、結合ラインＬ１に分岐したノイズは結合ラインＬ１に形成した直列共振回路を通過し、ノイズ信号だけが結合ラインＬ１を通り、位相反転されずに発振用トランジスタ１１のエミッタ側に伝送される。
【００３１】
発振用トランジスタ１１のコレクタ−エミッタ間を通って位相反転したノイズ信号と、結合ラインＬ１を取って発振用トランジスタ１１のエミッタ側にバイパスさせたノイズ信号とを混合することによりノイズが相殺される。その結果、発振信号中に重畳されるノイズが抑制され、低周波ノイズによる影響が少ない安定した発振信号が出力端子１９から出力される。
【００３２】
次に、図１に示す回路構成の電圧制御発振器１を基本モデルとして、結合ラインＬ１を設けた場合と、結合ラインＬ１を設けなかった場合のノイズ低減効果についての実験結果について説明する。電源側にはノイズ源となるレギュレータを設けている。
【００３３】
図２（ａ）は、本実施の形態に係る電圧制御発振器１（結合ラインＬ１あり）の位相ノイズの劣化幅の試験結果を示す図であり、図２（ｂ）は、図１の電圧制御発振器１から結合ラインＬ１を除いた場合の位相ノイズの劣化幅の試験結果を示す図である。
【００３４】
図２（ａ）に示すように、本実施の形態によれば、レギュレータのない状態（Ａ）とレギュレータのある状態（Ｂ）とで位相ノイズの劣化幅が最大でも８ｄＢ前後に抑えることができている。一方、図２（ｂ）に示すように、結合ラインＬ１を除いた場合には、レギュレータのない状態（Ａ）とレギュレータのある状態（Ｃ）とで位相ノイズの劣化幅が最大で１７ｄＢ前後まで増大している。
【００３５】
以上のように、本実施の形態においては、電源電圧に重畳するノイズ（低周波ノイズ）を位相反転させずに発振用トランジスタ１１のエミッタ側に伝送するので、発振用トランジスタ１１から位相反転を伴って出力されるノイズを相殺でき、電源電圧から混入するノイズによる位相雑音を低減することができる。
【００３６】
なお、上記第１の実施の形態では、発振用トランジスタ１１のエミッタ側に接続した２つの抵抗２０，２１の比によって結合ラインＬ１を流れるキャンセル用信号と発振用トランジスタ１１のコレクタ−エミッタ間を流れるノイズのバランスを調整していた。この場合、抵抗２１を調整して、キャンセル用信号と発振用トランジスタ１１を流れる電流の双方を調整しなければならない。図３に示すように、発振用トランジスタ１１のエミッタ側に接続した２つの抵抗２０，２１のうちの１つである抵抗２０を、第３のインダクタ３４に代えても良い。このように構成すれば、第３のインダクタ３４で結合ラインＬ１を流れるキャンセル用信号を調整でき、抵抗２１では発振用トランジスタ１１を流れる電流のみを調整すればよくなるので、パラメータの調整が容易になる。
【００３７】
（第２の実施の形態）
次に本発明の第２の実施の形態に係る電圧制御発振器について説明する。
図４は第２の実施の形態に係る電圧制御発振器の回路構成図である。なお、前述した第１の実施の形態と同一部分には同一符号を付して、説明の重複を避ける。
【００３８】
本実施の形態に係る電圧制御発振器３では、第２の帰還キャパシタ１３とグラウンドとの間に、バラクタダイオード４１と第３の帰還キャパシタ４２からなる直列回路を接続している。バラクタダイオード４１のアノードと第３の帰還キャパシタ４２との接続点に、結合ラインＬ１の一端を接続している。また、バラクタダイオード４１のカソードには直流電圧Ｖｏが印加されている。バラクタダイオード４１のアノードの電位が不安定になることを防止するために、バラクタダイオード４１のアノードを抵抗４３を介してグランドに接続している。その他の構成は第１の実施の形態と同一である。
【００３９】
次に、本実施の形態に係る電圧制御発振器３の動作について説明する。ここでは、第１の実施の形態に係る電圧制御発振器１との動作の相違点について主に説明する。
【００４０】
電圧制御発振器３においては、電源電圧に重畳して入力するノイズは、発振用トランジスタ１１のコレクタ側に入力すると共に、一部が分岐して結合ラインＬ１経由でバラクタダイオード４１のアノードに印加される。バラクタダイオード４１はアノード印加電圧に応じて容量が変化する。第１から第３の帰還キャパシタ１２，１３，４２及びバラクタダイオード４１からなる合成容量は、共振回路２７のインダクタ１４に対して並列に接続される。したがって、バラクタダイオード４１の容量が変動すると、発振用トランジスタ１１のベースに印加される共振信号の周波数が変化する。
【００４１】
図５（ａ）は、一般的な電圧制御発振器の電源電圧変動と発振周波数との関係を示す図である。発振用トランジスタのベースに印加される電源電圧変動に対応して発振周波数が変動する。具体的には、電源電圧（ΔＶｃｃ)が増加方向に変動すると、発振周波数（ΔＦ）も追従して増加方向に変動する。したがって、電源電圧に重畳したノイズの影響で発振用トランジスタへのベース印加電圧が変化すれば、それに合わせて発振周波数も変化する。
【００４２】
本実施の形態は、電源電圧に重畳したノイズの影響によって発振用トランジスタ１１の発振周波数が増加する場合は、共振回路２７で生成される共振周波数を下げるように調整し、逆に発振用トランジスタ１１の発振周波数が低下する場合は、共振回路２７で生成される共振周波数を上げるように調整する。共振回路２７で生成される共振周波数を電源電圧に重畳したノイズに同期させるために、バラクタダイオード４１のアノードに結合ラインＬ１を経由して分岐ノイズを印加している。
【００４３】
図５（ｂ）に示すように、一般的なバラクタダイオードは、アノードとカソードの電圧差ΔＶが大きくなるのに応じて容量Ｃが減少し、電圧差ΔＶが小さくなるのに応じて容量Ｃが増大する。図４に示すバラクタダイオード４１は、結合ラインＬ１を介して入力するノイズが大きくなると電圧差ΔＶが小さくなり（容量増大）、ノイズが小さくなると電圧差ΔＶが大きくなる（容量減少）。
【００４４】
したがって、図５（ｃ）に示すように、結合ラインＬ１を介して入力するノイズが大きくなると電圧差ΔＶが小さくなり（容量増大）、共振回路２７の共振周波数ｄＦが低下する。また、結合ラインＬ１を介して入力するノイズが小さくなると電圧差ΔＶが大きくなり（容量減少）、共振回路２７の共振周波数ｄＦが増大する。
【００４５】
すなわち、電源電圧に重畳するノイズが高くなると、発振器自体の発振周波数は高くなろうとするが、共振回路２７の共振周波数が低下するので、発振器全体としては発振周波数が変動しないように動作する。
【００４６】
以上のように、本実施の形態に係る電圧制御発振器３によれば、第２の帰還キャパシタ１３とグラウンドとの間にバラクタダイオード４１を設け、バラクタダイオード４１のアノードに電源電圧に重畳したノイズの一部を結合ラインＬ１経由で入力し、電源電圧に重畳するノイズ変動に応じた発振器自体の発振周波数変化を抑制する方向に共振回路２７の共振周波数を制御したので、電源電圧に重畳したノイズによる位相誤差を抑制することができる。
【００４７】
本発明は上述した実施の形態及びその変形例に限定されるものではない。その他、本発明の要旨を逸脱しない範囲において種々変形実施可能である。
【符号の説明】
【００４８】
１、２、３ 電圧制御発振器
１１ 発振用トランジスタ
１２ 第１の帰還キャパシタ
１３ 第２の帰還キャパシタ
１４、３１ インダクタ
１５ 第１のインダクタ
１６ 直流電源端子
１７ バイパスキャパシタ
１８、２６、２８、２９、３３ キャパシタ
１９ 出力端子
２０、２１、４３ 抵抗
２２ 第１のキャパシタ
２３ 第２のインダクタ
２４、２５ 分圧用抵抗
Ｌ１ 結合ライン
２７ 共振回路
３０、４１ バラクタダイオード
３２ 電圧制御端子
３４ 第３のインダクタ
４２ 第３の帰還キャパシタ
【特許請求の範囲】
【請求項１】
電源端子にコレクタが接続された発振用トランジスタと、
前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、
前記発振用トランジスタのベース・接地間に接続された共振回路と、
前記発振用トランジスタのエミッタと前記第１の抵抗との接続点と前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、
を具備することを特徴とする電圧制御発振器。
【請求項２】
前記発振用トランジスタのコレクタが接地用キャパシタを介して高周波的に接続され、
前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続されたことを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
前記結合ライン上には、前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする請求項１又は請求項２記載の電圧制御発振器。
【請求項４】
前記発振用トランジスタのエミッタと前記第１の抵抗との間に第２の抵抗が接続され、前記第１の抵抗と前記第２の抵抗との接続点に前記結合ラインの端部が接続されたことを特徴とする請求項１から請求項３のいずれかに記載の電圧制御発振器。
【請求項５】
前記発振用トランジスタのエミッタと前記第１の抵抗との間に第３のインダクタが接続され、前記第１の抵抗と前記第３のインダクタとの接続点に前記結合ラインの端部が接続されたことを特徴とする請求項１から請求項３のいずれかに記載の電圧制御発振器。
【請求項６】
電源端子にコレクタが接続された発振用トランジスタと、
前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、
前記発振用トランジスタのベース・接地間に接続された共振回路と、
前記発振用トランジスタのコレクタ・接地間に接続された接地用キャパシタと、
前記発振用トランジスタのベース・エミッタ間に接続された第１の帰還キャパシタと、
前記発振用トランジスタのエミッタ・接地間に接続された第２の帰還キャパシタと、
前記第２の帰還キャパシタにカソードが接続されたバラクタダイオードと、
前記バラクタダイオードのアノード・接地間に接続された第３の帰還キャパシタと、
前記バラクタダイオードのアノードと前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、
具備したことを特徴とする電圧制御発振器。
【請求項７】
前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続され、前記結合ライン上に前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする請求項６記載の電圧制御発振器。
【請求項１】
電源端子にコレクタが接続された発振用トランジスタと、
前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、
前記発振用トランジスタのベース・接地間に接続された共振回路と、
前記発振用トランジスタのエミッタと前記第１の抵抗との接続点と前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、
を具備することを特徴とする電圧制御発振器。
【請求項２】
前記発振用トランジスタのコレクタが接地用キャパシタを介して高周波的に接続され、
前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続されたことを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
前記結合ライン上には、前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする請求項１又は請求項２記載の電圧制御発振器。
【請求項４】
前記発振用トランジスタのエミッタと前記第１の抵抗との間に第２の抵抗が接続され、前記第１の抵抗と前記第２の抵抗との接続点に前記結合ラインの端部が接続されたことを特徴とする請求項１から請求項３のいずれかに記載の電圧制御発振器。
【請求項５】
前記発振用トランジスタのエミッタと前記第１の抵抗との間に第３のインダクタが接続され、前記第１の抵抗と前記第３のインダクタとの接続点に前記結合ラインの端部が接続されたことを特徴とする請求項１から請求項３のいずれかに記載の電圧制御発振器。
【請求項６】
電源端子にコレクタが接続された発振用トランジスタと、
前記発振用トランジスタのエミッタ・接地間に接続された第１の抵抗と、
前記発振用トランジスタのベース・接地間に接続された共振回路と、
前記発振用トランジスタのコレクタ・接地間に接続された接地用キャパシタと、
前記発振用トランジスタのベース・エミッタ間に接続された第１の帰還キャパシタと、
前記発振用トランジスタのエミッタ・接地間に接続された第２の帰還キャパシタと、
前記第２の帰還キャパシタにカソードが接続されたバラクタダイオードと、
前記バラクタダイオードのアノード・接地間に接続された第３の帰還キャパシタと、
前記バラクタダイオードのアノードと前記電源端子とを接続する結合ライン上に設けられた第１のキャパシタと、
具備したことを特徴とする電圧制御発振器。
【請求項７】
前記電源端子と前記接地用キャパシタとの間に第１のインダクタが接続され、前記結合ライン上に前記第１のキャパシタと直列に第２のインダクタが接続されたことを特徴とする請求項６記載の電圧制御発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２８３６４６（Ｐ２０１０−２８３６４６Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３５９５６（Ｐ２００９−１３５９５６）
【出願日】平成２１年６月５日（２００９．６．５）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月５日（２００９．６．５）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]