マイクロ波発振回路およびその実装方法
【課題】 スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能なマイクロ波発振回路の提供。
【解決手段】 マイクロ波発振回路１００は、上部基板１と、その表面に設けられる第１表層パターン２と、第１表層パターン上に設けられ第１表層パターンと電気的接続される可変容量素子３と、上部基板の表面の第１表層パターンとは異なる位置に設けられる第２表層パターン４と、第２表層パターン上に設けられ第２表層パターンと電気的接続される発振素子５と、上部基板の裏面に設けられる第１および第２裏面パターン６，７と、下部基板８と、下部基板の表面に設けられる第３表層パターン９と、下部基板の裏面に設けられる第３裏面パターン１０とを含む。
【解決手段】 マイクロ波発振回路１００は、上部基板１と、その表面に設けられる第１表層パターン２と、第１表層パターン上に設けられ第１表層パターンと電気的接続される可変容量素子３と、上部基板の表面の第１表層パターンとは異なる位置に設けられる第２表層パターン４と、第２表層パターン上に設けられ第２表層パターンと電気的接続される発振素子５と、上部基板の裏面に設けられる第１および第２裏面パターン６，７と、下部基板８と、下部基板の表面に設けられる第３表層パターン９と、下部基板の裏面に設けられる第３裏面パターン１０とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波発振回路およびその実装方法に関し、特にマイクロストリップライン共振器を備えるマイクロ波発振回路およびその実装方法に関する。
【背景技術】
【０００２】
低コストでハイパフォーマンスなマイクロ波発振回路が求められる場合に、基板の製造コストを抑え、特性のよい部品および基板を使用しなければならない。基板面積を大きくかつ多層にすれば、回路設計も容易であるが、コストアップになってしまう。そこで、関連技術ではマイクロ波帯の良好な高周波特性が求められる部品およびエリアのみ、高周波特性に優れた基板を用いる方法がとられている。
【０００３】
一方、本発明の関連技術の一例として、マイクロ波発振器の一例が特許文献１に開示されている。これは、ＦＲ４多層基板Ａ上の外層基板上の外装パターンに電気部品を搭載し、その上に電気部品と干渉しないように窓を空けた基板Ｂを重ねる。そして、上部基板ＢのＦＲ４多層基板Ａと接触する側にマイクロストリップラインの導体パターンを形成する。そして、マイクロストリップラインの導体パターンの端部の一部と多層基板の内層パターンの一部とでコンデンサを形成するように容量結合させる。さらに、上部基板Ｂの上に金属製ケースＣを重ね、ビスにより固定する。このようにしてマイクロ波発振器を構成するというものである。
【０００４】
また、このマイクロ波発振器では下部基板における部品と上部基板と単板コンデンサを形成する内層パターンとをスルーホールにて接続していた。また、ＦＲ４多層基板上で単板コンデンサを形成している。
【０００５】
また、その他の関連技術の例として、基板上に共振器を立体配置するマイクロ波発振器が開示されている（たとえば、特許文献２参照）。
【０００６】
また、その他の例として、圧電体膜の上部電極および下部電極で容量リアクタンスを形成する薄膜バルク波共振器が開示されている（たとえば、特許文献３参照）。
【０００７】
また、その他の例として、基板の一方の面に発振素子を設け、両面に導体パターンを設け、この導体パターンでキャパシタンスを構成する発振回路が開示されている（たとえば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１７４１８７号公報
【特許文献２】特開２００６−１２９２０２号公報
【特許文献３】特開２００８−２４４９４３号公報
【特許文献４】特開平０２−１９０００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
関連技術では、電気部品とコンデンサを形成するプリントパターンを、一例として、スルーホールにて接続している。そのスルーホールは、多層基板の場合１層目と２層目のパターンのみを接続したい場合には、他の層までビアが貫通していると、マイクロ波回路特有のオープンスタブのように見えてしまい発振特性の劣化を招くという欠点がある。また、ブラインドビア等を用いて１，２層目のみの接続を行った場合には、スルーホールを形成することにより、プリント基板の製造コストアップへとつながるという欠点がある。
【００１０】
また、関連技術では、発振器はＰＬＬ（Phase Locked Loop ）制御回路を用いて周波数安定度を保つが、２つの基板を貼り合わせた構造を採用しており、このような構造では基板の線膨張率の違いから半田のクラックを引き起こし、外的な振動や衝撃などの応力等により、ＰＬＬのループが外れ、周波数が飛んでしまう等、周波数安定度に欠けるという欠点がある。
【００１１】
また、特許文献１に記載の発明では、電気部品と干渉しないように基板Ｂに窓を空けているが、窓を空ける手間がかかるという欠点がある。また、同発明ではＦＲ４基板上で単体コンデンサを形成しているが、ＦＲ４は誘電率の温度特性が大きく、使用できる発振周波数範囲が狭くなるという欠点がある。また、同発明では部品ばらつきや基板厚のばらつきにより中心周波数がずれた場合、周波数調整が困難という欠点がある。一方、上記特許文献２〜４のいずれにも上記課題を解決する手段は開示されていない。
【００１２】
そこで、本発明の目的は、スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能なマイクロ波発振回路およびその実装方法を提供することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するために、本発明によるマイクロ波発振回路は、上部基板と、前記上部基板の表面に設けられる第１表層パターンと、前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、前記上部基板の裏面に設けられる第１および第２裏面パターンと、下部基板と、前記下部基板の表面に設けられる第３表層パターンと、前記下部基板の裏面に設けられる第３裏面パターンとを含み、前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とする。
【００１４】
また、本発明によるマイクロ波発振回路の実装方法は、上部基板と、前記上部基板の表面に設けられる第１表層パターンと、前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、前記上部基板の裏面に設けられる第１および第２裏面パターンと、下部基板と、前記下部基板の表面に設けられる第３表層パターンと、前記下部基板の裏面に設けられる第３裏面パターンとを含むマイクロ波発振回路の実装方法であって、前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、上記構成を含むことにより、スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るマイクロ波発振回路の動作原理を説明するための構成図である。
【図２】本発明に係るマイクロ波発振回路の一例の回路図である。
【図３】上部基板１と下部基板８を実装後の状態を示す模式図である。
【図４】基板を上から見たときの透過図である。
【図５】基板を上から見たときの透過図である。
【図６】基板を上から見たときの透過図である。
【図７】実装状態の他の一例を示す図である。
【図８】実装状態の他の一例を示す図である。
【図９】第２実施形態における上部基板１と下部基板８を実装後の状態を示す模式図である。
【図１０】第３実施形態における上部基板１と下部基板８を分割した状態を示す模式図である。
【図１１】両基板を実装後の状態を示す模式図である。
【発明を実施するための形態】
【００１７】
まず、実施の形態の説明に入る前に、本発明の動作原理について説明する。図１は本発明に係るマイクロ波発振回路の動作原理を説明するための構成図である。同図を参照すると、本発明に係るマイクロ波発振回路１００は、上部基板１と、第１表層パターン２と、可変容量素子３と、第２表層パターン４と、発振素子５と、第１裏面パターン６と、第２裏面パターン７と、下部基板８と、第３表層パターン９と、第３裏面パターン１０とを含んで構成される。
【００１８】
第１表層パターン２は上部基板１の表面に設けられる。可変容量素子３は第１表層パターン２上に設けられ第１表層パターン２と電気的接続される。第２表層パターン４は、上部基板１の表面の第１表層パターン２とは異なる位置に設けられる。発振素子５は第２表層パターン４上に設けられ第２表層パターン４と電気的接続される。第１および第２裏面パターン６，７は上部基板１の裏面に設けられる。第３表層パターン９は下部基板８の表面に設けられる。第３裏面パターン１０は下部基板８の裏面に設けられる。
【００１９】
そして、第３表層パターン９の両端部が第１および第２表層パターン２，４の一部とそれぞれ容量結合し、第１裏面パターン６は第１表層パターン２と第３表層パターン９とが重なり合う位置に、第２裏面パターン７は第２表層パターン４と第３表層パターン９とが重なり合う位置にそれぞれ設けられ、かつ第１および第２裏面パターン６，７と第３表層パターン９とが接続される。
【００２０】
本発明によれば、部品と単板コンデンサを形成するパターン（第３表層パターン９）を下部基板８の表面に設けている。単板コンデンサの他方のパターンは、上部基板１の表面にパターン（第１表層パターン２および第２表層パターン４）で形成されており、上部基板１の誘電体部分がコンデンサの誘電体部分に相当する。このような構造にすることにより、関連技術における部品とパターンとを接続するのに必要であった発振特性の劣化を招くスルーホールや通常のスルーホールより高コストのブラインドピアが不要となり、特性良好で低コストのマイクロ波発振回路を形成することが可能となる。
【００２１】
また、関連技術における発振共振器用基板の実装方法として、通常半田が使用されるが、貼り合わせる２つの基板の線膨張係数の違いにより、半田クラックや振動によるマイクロフォニック雑音に弱く、周波数安定度に欠けるという欠点があった。しかし、本発明では第１および第２裏面パターン６，７を介して上部基板１と下部基板８とを接続する構成であるため、クラックに強くかつマイクロフォニック雑音に強い実装構造の提供が可能となる。
【００２２】
また、可変容量素子および発振素子を含む電気部品を搭載する基板１を基板８の上部に接続する構成であるため、基板に窓を空ける必要がないという効果を奏する。
【００２３】
また、関連技術では（たとえば、特許文献１参照）、ＦＲ４で単板コンデンサを形成していた。ＦＲ４は誘電率の温度特性が比較的大きく、使用できる発振周波数範囲が比較的狭かった。しかし、本発明では、たとえ、下部基板８に誘電体ＦＲ４を用いたとしても、単体コンデンサを形成しているのは、上部基板１の表面の第１、第２表層パターン２、４および下部基板８の表面の第３表層パターン９であり、温度依存性については上部基板１の誘電体が支配的である。
【００２４】
上部基板１は通常、マイクロ波帯にて高いＱ値が望めるＰＴＦＥ（テフロン（登録商標））や、ＰＰＥ、Ｒｏｇｅｒ材、アルミナ等の低tan δ基板を用いており、温度特性も良好である。よって使用可能な発振周波数範囲を関連技術に比べ広くすることが可能となる。
【００２５】
また、本発明は第１および第２裏面パターン６，７を介して上部基板１と下部基板８とを接続する構成であるため、上部基板１と下部基板８との重ね合わせをずらせることにより、単板コンデンサ（第１、第２表層パターン２，４および第３表層パターン９で構成されるコンデンサ）の容量を変化させることが可能である。これにより、発振器の中心周波数の調整が可能となる。
【００２６】
以下、本発明の実施の形態について添付図面を参照しながら説明する。まず、本発明の第１実施形態について説明する。図２は本発明に係るマイクロ波発振回路の一例の回路図である。同図では一例としてコルピッツ回路を示している。同図を参照すると、本発明に係るマイクロ波発振回路１０１は、バラクタダイオード１１と、コイル１２と、バイアス端子１３と、コンデンサ１４と、コンデンサ１５，１６と、マイクロストリップライン共振器１７と、抵抗１８〜２０と、発振トランジスタ２１と、コイル２２と、コンデンサ２３と、バイアス端子２４と、マイクロストリップライン２５，２６とを含んで構成される。
【００２７】
バイアス端子１３はバラクタダイオード１１のバイアス端子、バイアス端子２４は発振トランジスタ２１のバイアス端子である。コイル１２およびコンデンサ１４はバラクタダイオード１１へバイアス供給するためのＲＦ(Radio Frequency) チョークの役割を行う。また、コイル２２およびコンデンサ２３は発振トランジスタ２１へバイアス供給するためのＲＦチョークの役割を行う。
【００２８】
発振部分の回路構成として、発振トランジスタ２１は、効率よく発振するように設けられたマイクロストリップライン２５，２６のオープンスタブから構成されており、ベースおよびエミッタに接続された抵抗１８〜２０によりバイアス条件が決定される。
【００２９】
発振トランジスタ２１のベース側にはコンデンサ１６を介してマイクロストリップライン共振器１７とコンデンサ１５が接続されている。また、コンデンサ１５の先にはバラクタダイオード１１が接続され、バイアス端子１３より供給されたバイアスにより容量を変化させ、マイクロストリップライン共振器１７の長さを変えることにより、発振周波数を変化させる。
【００３０】
ここで、コンデンサ１５，１６は図１の上部基板１の表層パターン２，４と、下部基板８の表層パターン９の一部にて形成される単板コンデンサである。マイクロストリップライン共振器１７は下部基板８の表層パターン９である。
【００３１】
図３は上部基板１と下部基板８を実装後の状態を示す模式図である。なお、同図において図１と同様の構成部分には同一番号を付し、その説明を省略する。また、図４〜図６は基板を上から見たときの透過図であり、上部基板１と下部基板８および実装状態での図を示している。
【００３２】
具体的には、図４は上部基板１を上から見た例、図５は下部基板８を上から見た例、図６は実装状態の一例をそれぞれ示している。なお、図６にて下部基板８の表層パターン９の位置を破線で示しているが、同図では下部基板８の表層パターン９の位置と上部基板１の第１、第２表層パターン２、４の位置とが一致していることを示している。
【００３３】
図３を参照すると、上部基板１の第１および第２裏面パターン６，７と、下部基板８の第３表層パターン９は、一例として、弾性接着剤により接続されている。弾性接着剤は、通常外的な振動や衝動等の応力等を吸収する働きがあり、マイクロフォニック雑音による周波数飛び（ジャンプ）を防ぐことができ、周波数安定度に優れている構造である。
【００３４】
図７は実装状態の他の一例を示す図である。なお、図６と同様の構成部分には同一番号を付し、その説明を省略する。部品ばらつきや基板厚のばらつきにより、発振周波数の中心周波数がずれてしまったときは、図７に示すように、上部基板１と下部基板８とをずらせて接続することにより、上部基板１の表面の第１、第２表層パターン２、４と、下部基板８の表面の第３表層パターン９との重なり合う面積を変化させる。これにより、単板コンデンサの容量が変化して、中心周波数の調整が可能となる。
【００３５】
図８は実装状態の他の一例を示す図である。なお、図６と同様の構成部分には同一番号を付し、その説明を省略する。また、図８では第４表層パターン３１が第１表層パターン２に接続されている例を示している。また、中心周波数の調整は、上部基板１の表面の第１、第２表層パターン２、４のいずれか、あるいは両方のパターン面積を広げあるいは狭めて行うことも可能である。図８は、上部基板１の表面の第１表層パターン２を広げた場合を示し、下部基板８の表面の第３表層パターン９との重なり合う面積を増加している。第４表層パターン３１は第１表層パターン２と接続されている。
【００３６】
また、第１実施形態では発振トランジスタ５およびバラクタダイオード３等の電気部品を搭載した基板１を基板８の上に接続したため、特許文献１に記載の発明のように基板に窓を空ける必要がない。
【００３７】
また、高周波特性が必要な単体コンデンサ部分と、マイクロストリップライン共振器部分にのみ高価な基板を用いるようにすれば、トータルコストは低減される。
【００３８】
また、部品ばらつきや基板厚ばらつきにより中心周波数がずれた場合は、関連技術では基板を排気処理していたが、本発明によれば調整により再使用が可能となる。
【００３９】
以上説明したように本発明の第1 実施形態によれば、スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能となるという効果を奏する。
【００４０】
次に、本発明の第２実施形態について説明する。図９は第２実施形態における上部基板１と下部基板８を実装後の状態を示す模式図である。なお、同図において図３と同様の構成部分には同一番号を付し、その説明を省略する。図９を参照すると、上部基板１の第１および第２裏面パターン６，７（図３参照）が削除されている。これにより、基板の製造コストをより安価にしている。また、実装状態でも、図３の場合は上部基板１の第１裏面パターン６と第２裏面パターン７との間にパターンの厚さ分の隙間が開いていたが、第２実施形態ではこの隙間をなくすことが可能である。
【００４１】
以上説明したように本発明の第２実施形態によれば、基板の製造コストの低減および裏面パターン６、７間の隙間をなくすことが可能となる。
【００４２】
次に、本発明の第３実施形態について説明する。図１０は第３実施形態における上部基板１と下部基板８を分割した状態を示す模式図、図１１は両基板を実装後の状態を示す模式図である。なお、図１０および図１１において図９と同様の構成部分には同一番号を付し、その説明を省略する。
【００４３】
図１０を参照すると、下部基板８から第３裏面パターン１０（図９参照）が削除されている。また、下部基板８の幅は上部基板１上の可変容量素子３と発振素子５と間に収まるよう設定されている。第３実施形態では、発振トランジスタ２１やバラクタダイオード１１等の部品（すなわち、発振素子５および可変容量素子３等）を搭載した基板１を下側に配置し、マイクロストリップライン共振器１７（第３表層パターン９）を搭載した基板８を上側に配置している。
【００４４】
そして、図１１に示すように、基板１上の可変容量素子３と発振素子５との間に基板８が接続される。なお、単板コンデンサは、基板１の第１および第２表層パターン２、４と、基板８の第３表層パターン９とで構成される。
【００４５】
以上説明したように本発明の第３実施形態によれば、電気部品を搭載した基板１をマイクロストリップライン共振器１７を搭載した基板８の下側に配置した場合でも、基板に窓を設ける必要がないという効果を奏する。
【符号の説明】
【００４６】
１ 上部基板
２ 第１表層パターン
３ 可変容量素子
４ 第２表層パターン
５ 発振素子
６ 第１裏面パターン
７ 第２裏面パターン
８ 下部基板
９ 第３表層パターン
１０ 第３裏面パターン
１１ バラクタダイオード
１２、２２ コイル
１３、２４ バイアス端子
１４〜１６、２３ コンデンサ
１７ マイクロストリップライン共振器
１８〜２０ 抵抗
２１ 発振トランジスタ
２５、２６ マイクロストリップライン
３１ 第４表層パターン
１００ マイクロ波発振回路
１０１ マイクロ波発振回路
【技術分野】
【０００１】
本発明は、マイクロ波発振回路およびその実装方法に関し、特にマイクロストリップライン共振器を備えるマイクロ波発振回路およびその実装方法に関する。
【背景技術】
【０００２】
低コストでハイパフォーマンスなマイクロ波発振回路が求められる場合に、基板の製造コストを抑え、特性のよい部品および基板を使用しなければならない。基板面積を大きくかつ多層にすれば、回路設計も容易であるが、コストアップになってしまう。そこで、関連技術ではマイクロ波帯の良好な高周波特性が求められる部品およびエリアのみ、高周波特性に優れた基板を用いる方法がとられている。
【０００３】
一方、本発明の関連技術の一例として、マイクロ波発振器の一例が特許文献１に開示されている。これは、ＦＲ４多層基板Ａ上の外層基板上の外装パターンに電気部品を搭載し、その上に電気部品と干渉しないように窓を空けた基板Ｂを重ねる。そして、上部基板ＢのＦＲ４多層基板Ａと接触する側にマイクロストリップラインの導体パターンを形成する。そして、マイクロストリップラインの導体パターンの端部の一部と多層基板の内層パターンの一部とでコンデンサを形成するように容量結合させる。さらに、上部基板Ｂの上に金属製ケースＣを重ね、ビスにより固定する。このようにしてマイクロ波発振器を構成するというものである。
【０００４】
また、このマイクロ波発振器では下部基板における部品と上部基板と単板コンデンサを形成する内層パターンとをスルーホールにて接続していた。また、ＦＲ４多層基板上で単板コンデンサを形成している。
【０００５】
また、その他の関連技術の例として、基板上に共振器を立体配置するマイクロ波発振器が開示されている（たとえば、特許文献２参照）。
【０００６】
また、その他の例として、圧電体膜の上部電極および下部電極で容量リアクタンスを形成する薄膜バルク波共振器が開示されている（たとえば、特許文献３参照）。
【０００７】
また、その他の例として、基板の一方の面に発振素子を設け、両面に導体パターンを設け、この導体パターンでキャパシタンスを構成する発振回路が開示されている（たとえば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１７４１８７号公報
【特許文献２】特開２００６−１２９２０２号公報
【特許文献３】特開２００８−２４４９４３号公報
【特許文献４】特開平０２−１９０００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
関連技術では、電気部品とコンデンサを形成するプリントパターンを、一例として、スルーホールにて接続している。そのスルーホールは、多層基板の場合１層目と２層目のパターンのみを接続したい場合には、他の層までビアが貫通していると、マイクロ波回路特有のオープンスタブのように見えてしまい発振特性の劣化を招くという欠点がある。また、ブラインドビア等を用いて１，２層目のみの接続を行った場合には、スルーホールを形成することにより、プリント基板の製造コストアップへとつながるという欠点がある。
【００１０】
また、関連技術では、発振器はＰＬＬ（Phase Locked Loop ）制御回路を用いて周波数安定度を保つが、２つの基板を貼り合わせた構造を採用しており、このような構造では基板の線膨張率の違いから半田のクラックを引き起こし、外的な振動や衝撃などの応力等により、ＰＬＬのループが外れ、周波数が飛んでしまう等、周波数安定度に欠けるという欠点がある。
【００１１】
また、特許文献１に記載の発明では、電気部品と干渉しないように基板Ｂに窓を空けているが、窓を空ける手間がかかるという欠点がある。また、同発明ではＦＲ４基板上で単体コンデンサを形成しているが、ＦＲ４は誘電率の温度特性が大きく、使用できる発振周波数範囲が狭くなるという欠点がある。また、同発明では部品ばらつきや基板厚のばらつきにより中心周波数がずれた場合、周波数調整が困難という欠点がある。一方、上記特許文献２〜４のいずれにも上記課題を解決する手段は開示されていない。
【００１２】
そこで、本発明の目的は、スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能なマイクロ波発振回路およびその実装方法を提供することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するために、本発明によるマイクロ波発振回路は、上部基板と、前記上部基板の表面に設けられる第１表層パターンと、前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、前記上部基板の裏面に設けられる第１および第２裏面パターンと、下部基板と、前記下部基板の表面に設けられる第３表層パターンと、前記下部基板の裏面に設けられる第３裏面パターンとを含み、前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とする。
【００１４】
また、本発明によるマイクロ波発振回路の実装方法は、上部基板と、前記上部基板の表面に設けられる第１表層パターンと、前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、前記上部基板の裏面に設けられる第１および第２裏面パターンと、下部基板と、前記下部基板の表面に設けられる第３表層パターンと、前記下部基板の裏面に設けられる第３裏面パターンとを含むマイクロ波発振回路の実装方法であって、前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、上記構成を含むことにより、スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るマイクロ波発振回路の動作原理を説明するための構成図である。
【図２】本発明に係るマイクロ波発振回路の一例の回路図である。
【図３】上部基板１と下部基板８を実装後の状態を示す模式図である。
【図４】基板を上から見たときの透過図である。
【図５】基板を上から見たときの透過図である。
【図６】基板を上から見たときの透過図である。
【図７】実装状態の他の一例を示す図である。
【図８】実装状態の他の一例を示す図である。
【図９】第２実施形態における上部基板１と下部基板８を実装後の状態を示す模式図である。
【図１０】第３実施形態における上部基板１と下部基板８を分割した状態を示す模式図である。
【図１１】両基板を実装後の状態を示す模式図である。
【発明を実施するための形態】
【００１７】
まず、実施の形態の説明に入る前に、本発明の動作原理について説明する。図１は本発明に係るマイクロ波発振回路の動作原理を説明するための構成図である。同図を参照すると、本発明に係るマイクロ波発振回路１００は、上部基板１と、第１表層パターン２と、可変容量素子３と、第２表層パターン４と、発振素子５と、第１裏面パターン６と、第２裏面パターン７と、下部基板８と、第３表層パターン９と、第３裏面パターン１０とを含んで構成される。
【００１８】
第１表層パターン２は上部基板１の表面に設けられる。可変容量素子３は第１表層パターン２上に設けられ第１表層パターン２と電気的接続される。第２表層パターン４は、上部基板１の表面の第１表層パターン２とは異なる位置に設けられる。発振素子５は第２表層パターン４上に設けられ第２表層パターン４と電気的接続される。第１および第２裏面パターン６，７は上部基板１の裏面に設けられる。第３表層パターン９は下部基板８の表面に設けられる。第３裏面パターン１０は下部基板８の裏面に設けられる。
【００１９】
そして、第３表層パターン９の両端部が第１および第２表層パターン２，４の一部とそれぞれ容量結合し、第１裏面パターン６は第１表層パターン２と第３表層パターン９とが重なり合う位置に、第２裏面パターン７は第２表層パターン４と第３表層パターン９とが重なり合う位置にそれぞれ設けられ、かつ第１および第２裏面パターン６，７と第３表層パターン９とが接続される。
【００２０】
本発明によれば、部品と単板コンデンサを形成するパターン（第３表層パターン９）を下部基板８の表面に設けている。単板コンデンサの他方のパターンは、上部基板１の表面にパターン（第１表層パターン２および第２表層パターン４）で形成されており、上部基板１の誘電体部分がコンデンサの誘電体部分に相当する。このような構造にすることにより、関連技術における部品とパターンとを接続するのに必要であった発振特性の劣化を招くスルーホールや通常のスルーホールより高コストのブラインドピアが不要となり、特性良好で低コストのマイクロ波発振回路を形成することが可能となる。
【００２１】
また、関連技術における発振共振器用基板の実装方法として、通常半田が使用されるが、貼り合わせる２つの基板の線膨張係数の違いにより、半田クラックや振動によるマイクロフォニック雑音に弱く、周波数安定度に欠けるという欠点があった。しかし、本発明では第１および第２裏面パターン６，７を介して上部基板１と下部基板８とを接続する構成であるため、クラックに強くかつマイクロフォニック雑音に強い実装構造の提供が可能となる。
【００２２】
また、可変容量素子および発振素子を含む電気部品を搭載する基板１を基板８の上部に接続する構成であるため、基板に窓を空ける必要がないという効果を奏する。
【００２３】
また、関連技術では（たとえば、特許文献１参照）、ＦＲ４で単板コンデンサを形成していた。ＦＲ４は誘電率の温度特性が比較的大きく、使用できる発振周波数範囲が比較的狭かった。しかし、本発明では、たとえ、下部基板８に誘電体ＦＲ４を用いたとしても、単体コンデンサを形成しているのは、上部基板１の表面の第１、第２表層パターン２、４および下部基板８の表面の第３表層パターン９であり、温度依存性については上部基板１の誘電体が支配的である。
【００２４】
上部基板１は通常、マイクロ波帯にて高いＱ値が望めるＰＴＦＥ（テフロン（登録商標））や、ＰＰＥ、Ｒｏｇｅｒ材、アルミナ等の低tan δ基板を用いており、温度特性も良好である。よって使用可能な発振周波数範囲を関連技術に比べ広くすることが可能となる。
【００２５】
また、本発明は第１および第２裏面パターン６，７を介して上部基板１と下部基板８とを接続する構成であるため、上部基板１と下部基板８との重ね合わせをずらせることにより、単板コンデンサ（第１、第２表層パターン２，４および第３表層パターン９で構成されるコンデンサ）の容量を変化させることが可能である。これにより、発振器の中心周波数の調整が可能となる。
【００２６】
以下、本発明の実施の形態について添付図面を参照しながら説明する。まず、本発明の第１実施形態について説明する。図２は本発明に係るマイクロ波発振回路の一例の回路図である。同図では一例としてコルピッツ回路を示している。同図を参照すると、本発明に係るマイクロ波発振回路１０１は、バラクタダイオード１１と、コイル１２と、バイアス端子１３と、コンデンサ１４と、コンデンサ１５，１６と、マイクロストリップライン共振器１７と、抵抗１８〜２０と、発振トランジスタ２１と、コイル２２と、コンデンサ２３と、バイアス端子２４と、マイクロストリップライン２５，２６とを含んで構成される。
【００２７】
バイアス端子１３はバラクタダイオード１１のバイアス端子、バイアス端子２４は発振トランジスタ２１のバイアス端子である。コイル１２およびコンデンサ１４はバラクタダイオード１１へバイアス供給するためのＲＦ(Radio Frequency) チョークの役割を行う。また、コイル２２およびコンデンサ２３は発振トランジスタ２１へバイアス供給するためのＲＦチョークの役割を行う。
【００２８】
発振部分の回路構成として、発振トランジスタ２１は、効率よく発振するように設けられたマイクロストリップライン２５，２６のオープンスタブから構成されており、ベースおよびエミッタに接続された抵抗１８〜２０によりバイアス条件が決定される。
【００２９】
発振トランジスタ２１のベース側にはコンデンサ１６を介してマイクロストリップライン共振器１７とコンデンサ１５が接続されている。また、コンデンサ１５の先にはバラクタダイオード１１が接続され、バイアス端子１３より供給されたバイアスにより容量を変化させ、マイクロストリップライン共振器１７の長さを変えることにより、発振周波数を変化させる。
【００３０】
ここで、コンデンサ１５，１６は図１の上部基板１の表層パターン２，４と、下部基板８の表層パターン９の一部にて形成される単板コンデンサである。マイクロストリップライン共振器１７は下部基板８の表層パターン９である。
【００３１】
図３は上部基板１と下部基板８を実装後の状態を示す模式図である。なお、同図において図１と同様の構成部分には同一番号を付し、その説明を省略する。また、図４〜図６は基板を上から見たときの透過図であり、上部基板１と下部基板８および実装状態での図を示している。
【００３２】
具体的には、図４は上部基板１を上から見た例、図５は下部基板８を上から見た例、図６は実装状態の一例をそれぞれ示している。なお、図６にて下部基板８の表層パターン９の位置を破線で示しているが、同図では下部基板８の表層パターン９の位置と上部基板１の第１、第２表層パターン２、４の位置とが一致していることを示している。
【００３３】
図３を参照すると、上部基板１の第１および第２裏面パターン６，７と、下部基板８の第３表層パターン９は、一例として、弾性接着剤により接続されている。弾性接着剤は、通常外的な振動や衝動等の応力等を吸収する働きがあり、マイクロフォニック雑音による周波数飛び（ジャンプ）を防ぐことができ、周波数安定度に優れている構造である。
【００３４】
図７は実装状態の他の一例を示す図である。なお、図６と同様の構成部分には同一番号を付し、その説明を省略する。部品ばらつきや基板厚のばらつきにより、発振周波数の中心周波数がずれてしまったときは、図７に示すように、上部基板１と下部基板８とをずらせて接続することにより、上部基板１の表面の第１、第２表層パターン２、４と、下部基板８の表面の第３表層パターン９との重なり合う面積を変化させる。これにより、単板コンデンサの容量が変化して、中心周波数の調整が可能となる。
【００３５】
図８は実装状態の他の一例を示す図である。なお、図６と同様の構成部分には同一番号を付し、その説明を省略する。また、図８では第４表層パターン３１が第１表層パターン２に接続されている例を示している。また、中心周波数の調整は、上部基板１の表面の第１、第２表層パターン２、４のいずれか、あるいは両方のパターン面積を広げあるいは狭めて行うことも可能である。図８は、上部基板１の表面の第１表層パターン２を広げた場合を示し、下部基板８の表面の第３表層パターン９との重なり合う面積を増加している。第４表層パターン３１は第１表層パターン２と接続されている。
【００３６】
また、第１実施形態では発振トランジスタ５およびバラクタダイオード３等の電気部品を搭載した基板１を基板８の上に接続したため、特許文献１に記載の発明のように基板に窓を空ける必要がない。
【００３７】
また、高周波特性が必要な単体コンデンサ部分と、マイクロストリップライン共振器部分にのみ高価な基板を用いるようにすれば、トータルコストは低減される。
【００３８】
また、部品ばらつきや基板厚ばらつきにより中心周波数がずれた場合は、関連技術では基板を排気処理していたが、本発明によれば調整により再使用が可能となる。
【００３９】
以上説明したように本発明の第1 実施形態によれば、スルーホールを削減してプリント基板の製造コストアップを防ぎ、基板の線膨張率の違いによる発振周波数ずれを防ぎ、基板に窓を空ける必要がなく、発振周波数範囲が狭くなるのを防ぎ、かつ中心周波数の調整が可能となるという効果を奏する。
【００４０】
次に、本発明の第２実施形態について説明する。図９は第２実施形態における上部基板１と下部基板８を実装後の状態を示す模式図である。なお、同図において図３と同様の構成部分には同一番号を付し、その説明を省略する。図９を参照すると、上部基板１の第１および第２裏面パターン６，７（図３参照）が削除されている。これにより、基板の製造コストをより安価にしている。また、実装状態でも、図３の場合は上部基板１の第１裏面パターン６と第２裏面パターン７との間にパターンの厚さ分の隙間が開いていたが、第２実施形態ではこの隙間をなくすことが可能である。
【００４１】
以上説明したように本発明の第２実施形態によれば、基板の製造コストの低減および裏面パターン６、７間の隙間をなくすことが可能となる。
【００４２】
次に、本発明の第３実施形態について説明する。図１０は第３実施形態における上部基板１と下部基板８を分割した状態を示す模式図、図１１は両基板を実装後の状態を示す模式図である。なお、図１０および図１１において図９と同様の構成部分には同一番号を付し、その説明を省略する。
【００４３】
図１０を参照すると、下部基板８から第３裏面パターン１０（図９参照）が削除されている。また、下部基板８の幅は上部基板１上の可変容量素子３と発振素子５と間に収まるよう設定されている。第３実施形態では、発振トランジスタ２１やバラクタダイオード１１等の部品（すなわち、発振素子５および可変容量素子３等）を搭載した基板１を下側に配置し、マイクロストリップライン共振器１７（第３表層パターン９）を搭載した基板８を上側に配置している。
【００４４】
そして、図１１に示すように、基板１上の可変容量素子３と発振素子５との間に基板８が接続される。なお、単板コンデンサは、基板１の第１および第２表層パターン２、４と、基板８の第３表層パターン９とで構成される。
【００４５】
以上説明したように本発明の第３実施形態によれば、電気部品を搭載した基板１をマイクロストリップライン共振器１７を搭載した基板８の下側に配置した場合でも、基板に窓を設ける必要がないという効果を奏する。
【符号の説明】
【００４６】
１ 上部基板
２ 第１表層パターン
３ 可変容量素子
４ 第２表層パターン
５ 発振素子
６ 第１裏面パターン
７ 第２裏面パターン
８ 下部基板
９ 第３表層パターン
１０ 第３裏面パターン
１１ バラクタダイオード
１２、２２ コイル
１３、２４ バイアス端子
１４〜１６、２３ コンデンサ
１７ マイクロストリップライン共振器
１８〜２０ 抵抗
２１ 発振トランジスタ
２５、２６ マイクロストリップライン
３１ 第４表層パターン
１００ マイクロ波発振回路
１０１ マイクロ波発振回路
【特許請求の範囲】
【請求項１】
上部基板と、
前記上部基板の表面に設けられる第１表層パターンと、
前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、
前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、
前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、
前記上部基板の裏面に設けられる第１および第２裏面パターンと、
下部基板と、
前記下部基板の表面に設けられる第３表層パターンと、
前記下部基板の裏面に設けられる第３裏面パターンとを含み、
前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とするマイクロ波発振回路。
【請求項２】
前記第１および第２裏面パターンが前記上部基板から削除され、前記上部基板の裏面と前記下部基板の第３表層パターンとが接続されることを特徴とする請求項１記載のマイクロ波発振回路。
【請求項３】
前記上部基板が下部に、前記下部基板が上部に、それぞれ接続変更されることを特徴とする請求項２記載のマイクロ波発振回路。
【請求項４】
前記上部基板および前記下部基板の接続に弾性接着剤が使用されることを特徴とする請求項１から３のいずれかに記載のマイクロ波発振回路。
【請求項５】
前記第３表層パターンはマイクロストリップライン共振器を構成することを特徴とする請求項１から４のいずれかに記載のマイクロ波発振回路。
【請求項６】
前記下部基板は前記上部基板よりも誘電率の温度特性が大きい誘電体で構成されることを特徴とする請求項１から５のいずれかに記載のマイクロ波発振回路。
【請求項７】
コルピッツ発振回路であることを特徴とする請求項１から６のいずれかに記載のマイクロ波発振回路。
【請求項８】
上部基板と、前記上部基板の表面に設けられる第１表層パターンと、前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、前記上部基板の裏面に設けられる第１および第２裏面パターンと、下部基板と、前記下部基板の表面に設けられる第３表層パターンと、前記下部基板の裏面に設けられる第３裏面パターンとを含むマイクロ波発振回路の実装方法であって、
前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とするマイクロ波発振回路の実装方法。
【請求項９】
前記第１および第２裏面パターンが前記上部基板から削除され、前記上部基板の裏面と前記下部基板の第３表層パターンとが接続されることを特徴とする請求項８記載のマイクロ波発振回路の実装方法。
【請求項１０】
前記上部基板が下部に、前記下部基板が上部に、それぞれ接続変更されることを特徴とする請求項９記載のマイクロ波発振回路の実装方法。
【請求項１１】
前記上部基板および前記下部基板の接続に弾性接着剤が使用されることを特徴とする請求項８から１０のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１２】
前記第３表層パターンはマイクロストリップライン共振器を構成することを特徴とする請求項８から１１のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１３】
前記下部基板は前記上部基板よりも誘電率の温度特性が大きい誘電体で構成されることを特徴とする請求項８から１２のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１４】
コルピッツ発振回路であることを特徴とする請求項８から１３のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１】
上部基板と、
前記上部基板の表面に設けられる第１表層パターンと、
前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、
前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、
前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、
前記上部基板の裏面に設けられる第１および第２裏面パターンと、
下部基板と、
前記下部基板の表面に設けられる第３表層パターンと、
前記下部基板の裏面に設けられる第３裏面パターンとを含み、
前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とするマイクロ波発振回路。
【請求項２】
前記第１および第２裏面パターンが前記上部基板から削除され、前記上部基板の裏面と前記下部基板の第３表層パターンとが接続されることを特徴とする請求項１記載のマイクロ波発振回路。
【請求項３】
前記上部基板が下部に、前記下部基板が上部に、それぞれ接続変更されることを特徴とする請求項２記載のマイクロ波発振回路。
【請求項４】
前記上部基板および前記下部基板の接続に弾性接着剤が使用されることを特徴とする請求項１から３のいずれかに記載のマイクロ波発振回路。
【請求項５】
前記第３表層パターンはマイクロストリップライン共振器を構成することを特徴とする請求項１から４のいずれかに記載のマイクロ波発振回路。
【請求項６】
前記下部基板は前記上部基板よりも誘電率の温度特性が大きい誘電体で構成されることを特徴とする請求項１から５のいずれかに記載のマイクロ波発振回路。
【請求項７】
コルピッツ発振回路であることを特徴とする請求項１から６のいずれかに記載のマイクロ波発振回路。
【請求項８】
上部基板と、前記上部基板の表面に設けられる第１表層パターンと、前記第１表層パターン上に設けられ前記第１表層パターンと電気的接続される可変容量素子と、前記上部基板の表面の前記第１表層パターンとは異なる位置に設けられる第２表層パターンと、前記第２表層パターン上に設けられ前記第２表層パターンと電気的接続される発振素子と、前記上部基板の裏面に設けられる第１および第２裏面パターンと、下部基板と、前記下部基板の表面に設けられる第３表層パターンと、前記下部基板の裏面に設けられる第３裏面パターンとを含むマイクロ波発振回路の実装方法であって、
前記第３表層パターンの両端部が前記第１および第２表層パターンの一部とそれぞれ容量結合し、前記第１裏面パターンは前記第１表層パターンと前記第３表層パターンとが重なり合う位置に、前記第２裏面パターンは前記第２表層パターンと前記第３表層パターンとが重なり合う位置にそれぞれ設けられ、かつ前記第１および第２裏面パターンと前記第３表層パターンとが接続されることを特徴とするマイクロ波発振回路の実装方法。
【請求項９】
前記第１および第２裏面パターンが前記上部基板から削除され、前記上部基板の裏面と前記下部基板の第３表層パターンとが接続されることを特徴とする請求項８記載のマイクロ波発振回路の実装方法。
【請求項１０】
前記上部基板が下部に、前記下部基板が上部に、それぞれ接続変更されることを特徴とする請求項９記載のマイクロ波発振回路の実装方法。
【請求項１１】
前記上部基板および前記下部基板の接続に弾性接着剤が使用されることを特徴とする請求項８から１０のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１２】
前記第３表層パターンはマイクロストリップライン共振器を構成することを特徴とする請求項８から１１のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１３】
前記下部基板は前記上部基板よりも誘電率の温度特性が大きい誘電体で構成されることを特徴とする請求項８から１２のいずれかに記載のマイクロ波発振回路の実装方法。
【請求項１４】
コルピッツ発振回路であることを特徴とする請求項８から１３のいずれかに記載のマイクロ波発振回路の実装方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１０１１３２（Ｐ２０１１−１０１１３２Ａ）
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願番号】特願２００９−２５３５６８（Ｐ２００９−２５３５６８）
【出願日】平成２１年１１月５日（２００９．１１．５）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願日】平成２１年１１月５日（２００９．１１．５）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]