コンパレータ回路
【課題】モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することのできるコンパレータ回路を提供する。
【解決手段】実施形態のコンパレータ回路は、基準電圧生成部１が、設定電流に相当する基準電圧Ｖｒｅｆを生成し、比較部２が、モータ駆動電流に応じて変化する検出電圧Ｖｒｓと基準電圧Ｖｒｅｆとを比較する。このコンパレータ回路は、比較制御部３が、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられたときの一定期間、比較制御信号ＣＮＴを出力し、電圧変更制御部４が、比較制御信号ＣＮＴが出力されたときに、基準電圧Ｖｒｅｆの電圧値を変更する。
【解決手段】実施形態のコンパレータ回路は、基準電圧生成部１が、設定電流に相当する基準電圧Ｖｒｅｆを生成し、比較部２が、モータ駆動電流に応じて変化する検出電圧Ｖｒｓと基準電圧Ｖｒｅｆとを比較する。このコンパレータ回路は、比較制御部３が、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられたときの一定期間、比較制御信号ＣＮＴを出力し、電圧変更制御部４が、比較制御信号ＣＮＴが出力されたときに、基準電圧Ｖｒｅｆの電圧値を変更する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、コンパレータ回路に関する。
【背景技術】
【０００２】
モータを駆動する回路として、Ｈブリッジ回路が用いられることが多い。Ｈブリッジ回路による駆動の場合、Ｈブリッジ回路を構成する４つのトランジスタのオン／オフの組み合わせにより、モータのコイルへ流す電流の増減が制御される。
【０００３】
コイルへ流す電流の制御には３つのモードがある。すなわち、コイルへ流す電流を増加させるＣｈａｒｇｅモード、コイルへ流す電流を緩やかに減少させるＳｌｏｗ減衰モード、コイルへ流す電流を急速に減少させるＦａｓｔ減衰モード、の３つである。
【０００４】
このモードの切り替えのために、コイルへ流れる電流が設定電流と比較される。この比較に、コンパレータ回路が用いられる。
【０００５】
コンパレータ回路は、Ｈブリッジ回路の負荷電流を検出する検出抵抗の端子電圧（検出電圧）と、設定電流に相当する基準電圧と、を比較する。コンパレータ回路は、ＣｈａｒｇｅモードによりＨブリッジ回路の負荷電流が増加し、上述の検出電圧が基準電圧に達すると、検出信号を出力する。
【０００６】
ところが、上述のモード切り替えでは、Ｆａｓｔ減衰モードからＣｈａｒｇｅモードへの切り替えの際、Ｈブリッジ回路でＧＮＤから電源ＶＭ方向へ電流を流してコイルのエネルギー（電流）を放電していた状態（Ｆａｓｔ減衰モード）から、電源ＶＭからＧＮＤ方向に電流を流してコイルへエネルギー（電流）を充電する状態（Ｃｈａｒｇｅモード）に反転するため、コイルの逆起電力によるノイズが発生する。このノイズが大きいと、コンパレータ回路は、検出電圧が基準電圧に達したと判定して、検出信号を出力する。その場合、上述のモードが、ＣｈａｒｇｅモードからＳｌｏｗ減衰モードへ切り替わり、コイルへ流す電流が設定電流に到達しない、という誤動作が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２２６９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明が解決しようとする課題は、モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することのできるコンパレータ回路を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態のコンパレータ回路は、基準電圧生成部が、基準電圧を生成し、比較部が、モータ駆動電流に応じて変化する検出電圧と基準電圧とを比較する。このコンパレータ回路は、比較制御部が、前記モータ駆動電流の制御モードの切り替え時の一定期間、比較制御信号を出力し、電圧変更制御部が、前記比較制御信号が出力されたときに、前記基準電圧の電圧値を変更する。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係るコンパレータ回路の構成の例を示すブロック図。
【図２】比較制御部の構成および動作の概念を示す図。
【図３】第１の実施形態のコンパレータ回路の基準電圧生成部および電圧変更制御部の構成および動作の概念を示す図。
【図４】第１の実施形態のコンパレータ回路の動作の例を示す波形図。
【図５】比較制御信号の出力期間をプログラマブルに設定できる比較制御部の構成の概念を示す図。
【図６】本発明の第２の実施形態に係るコンパレータ回路の構成の例を示すブロック図。
【図７】本発明の第３の実施形態に係るコンパレータ回路の構成の例を示すブロック図。
【図８】第３の実施形態のコンパレータ回路の電圧変更制御部の構成の概念およびレベル設定部との関係を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るコンパレータ回路の構成の例を示すブロック図である。本実施形態のコンパレータ回路は、モータのコイルＬへ流すＨブリッジ回路１００の出力電流と設定電流との比較を行う回路である。
【００１３】
ここで、Ｈブリッジ回路１００は、直列に接続されたＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２と、直列に接続されたＰＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ４とが、並列に接続され、それぞれの直列トランジスタの接続点間にモータのコイルＬが接続されている。
【００１４】
ＭＯＳトランジスタＭ１〜Ｍ４のオン／オフは、駆動制御部２００により制御される。駆動制御部２００は、コイルＬへ流す電流を、Ｃｈａｒｇｅモード、Ｓｌｏｗ減衰モード、Ｆａｓｔ減衰モードの３つのモードで制御する。
【００１５】
Ｃｈａｒｇｅモードでは、駆動制御部２００は、例えば、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ４とをオンさせて、電源ＶＭからコイルＬへ電流を流し込む。
【００１６】
Ｓｌｏｗ減衰モードでは、駆動制御部２００は、ＮＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ４とをオンさせて、コイルＬとＨブリッジ回路１００の間で電流を回生する。
【００１７】
Ｆａｓｔ減衰モードでは、駆動制御部２００は、例えば、ＮＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３とをオンさせて、コイルＬのエネルギーを電源ＶＭへ戻す。
【００１８】
本実施形態では、電源ＶＭとＨブリッジ回路１００との間に検知抵抗Ｒｓを接続し、Ｈブリッジ回路１００の出力電流を、検知抵抗Ｒｓにおける電圧降下に変換して検出する。この検知抵抗Ｒｓの端子電圧を検出電圧Ｖｒｓとする。
【００１９】
図１に示すコンパレータ回路は、設定電流に相当する基準電圧Ｖｒｅｆを生成する基準電圧生成部１と、モータ駆動電流に応じて変化する検出電圧Ｖｒｓと基準電圧Ｖｒｅｆとを比較する比較部２と、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられたときの一定期間、比較制御信号ＣＮＴを出力する比較制御部３と、比較制御信号ＣＮＴが出力されたときに、基準電圧Ｖｒｅｆの電圧値を変更する電圧変更制御部４と、を備える。
【００２０】
ここで、モータ駆動電流の制御モードがＣｈａｒｇｅモードであるとき、駆動制御部２００から、Ｃｈａｒｇｅモードを示すモード信号ＣＭが出力されるものとする。また、Ｃｈａｒｇｅモードのとき、モード信号ＣＭのレベルが‘Ｌｏｗ’レベルになるものとする。
【００２１】
図２に、比較制御部３の構成および動作の概念を示す。
【００２２】
図２（ａ）は、比較制御部３の構成の概念を示す回路図である。
【００２３】
比較制御部３は、例えば、駆動制御部２００から入力されるモード信号ＣＭを遅延させる遅延回路３１と、モード信号ＣＭと遅延回路３１の出力とが入力されるＯＲゲート３２と、を有する。ＯＲゲート３２の出力が、比較制御信号ＣＮＴとなる。
【００２４】
図２（ｂ）に、図２（ａ）に示した回路の動作波形を示す。
【００２５】
遅延回路３１の遅延時間をｄＴとすると、遅延回路３１の出力は、モード信号ＣＭを時間ｄＴ分遅延させた信号となる。そのため、ＯＲゲート３２の出力である比較制御信号ＣＮＴは、モード信号ＣＭの立ち下がりから時間ｄＴ分遅延して立ち下がる遅延回路３１の立ち下がりから、モード信号ＣＭの立ち上がりまでの期間、‘Ｌｏｗ’レベルとなる信号となる。
【００２６】
したがって、比較制御信号ＣＮＴは、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられた後のｄＴ期間は‘Ｈｉｇｈ’レベルである信号となる。
【００２７】
図３は、基準電圧生成部１および電圧変更制御部４の構成および動作の概念を示す図である。
【００２８】
図３（ａ）は、基準電圧生成部１および電圧変更制御部４の構成の概念を示す図である。
【００２９】
基準電圧生成部１は、例えば、抵抗Ｒ１１と抵抗Ｒ１２による分圧回路として構成されうるものである。この分圧回路で電源ＶＭの電圧を分圧した電圧が基準電圧Ｖｒｅｆとして出力される。
【００３０】
電圧変更制御部４は、例えば、直列に接続された抵抗Ｒ４１とＮＭＯＳトランジスタＭ４１が、基準電圧生成部１の抵抗Ｒ１２に並列に接続される構成をとるものである。ＮＭＯＳトランジスタＭ４１のオン／オフは、比較制御部３から出力される比較制御信号ＣＮＴにより制御される。
【００３１】
図３（ｂ）に、基準電圧生成部１および電圧変更制御部４の動作の概念を示す。
【００３２】
比較制御信号ＣＮＴが‘Ｌｏｗ’レベルであるときはＮＭＯＳトランジスタＭ４１がオフしており、基準電圧生成部１から出力される基準電圧Ｖｒｅｆは、抵抗Ｒ１１と抵抗Ｒ１２による通常の分圧電圧となる。ここでは、この分圧電圧をＶｒｅｆ１と表す。
【００３３】
一方、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときは、ＮＭＯＳトランジスタＭ４１がオンし、基準電圧生成部１の抵抗Ｒ１２に抵抗Ｒ４１が並列に接続される状態となる。これにより、基準電圧生成部１の分圧比が変化し、基準電圧Ｖｒｅｆは、分圧電圧Ｖｒｅｆ１よりも低い、分圧電圧Ｖｒｅｆ２となる。
【００３４】
したがって、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるｄＴ期間は、基準電圧生成部１から出力される基準電圧ＶｒｅｆはＶｒｅｆ２である。
【００３５】
図４は、本実施形態のコンパレータ回路の動作の例を示す波形図である。
【００３６】
モータ駆動電流の制御モードが、Ｓｌｏｗ減衰モード、Ｆａｓｔ減衰モード、Ｃｈａｒｇｅモードと変化すると、Ｈブリッジ回路１００の出力電流は、Ｓｌｏｗ減衰モードでは緩やかに減少し、Ｆａｓｔ減衰モードでは急速に減少し、Ｃｈａｒｇｅモードでは増加する。このとき、Ｆａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するとき、Ｈブリッジ回路１００に接続されるコイルへのエネルギー（電流）の放電状態と充電状態が反転するため、Ｈブリッジ回路１００の出力電流（検出電圧）には、コイルＬの逆起電力によるノイズが発生する。
【００３７】
したがって、Ｈブリッジ回路１００に接続される検知抵抗Ｒｓの端子電圧である検出電圧Ｖｒｓも、このノイズの影響を受け、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化した直後に大きく低下する。
【００３８】
これに対して、本実施形態では、駆動制御部２００から出力されるモード信号ＣＭが、Ｃｈａｒｇｅモードを示す‘Ｌｏｗ’レベルに変化した後の一定期間ｄＴの間、比較制御信号ＣＮＴは‘Ｈｉｇｈ’レベルであり、基準電圧Ｖｒｅｆの値は、通常のＶｒｅｆ１よりも低いＶｒｅｆ２である。
【００３９】
これにより、Ｈブリッジ回路１００の出力電流に発生するノイズにより検出電圧ＶｒｓがＶｒｅｆ１より下がっても、このノイズの発生期間、基準電圧Ｖｒｅｆの値が通常よりも低いＶｒｅｆ２であるため、比較部２は、検出電圧Ｖｒｓが基準電圧Ｖｒｅｆを超えたと判定することがなく、比較部２の出力信号ＣＭＰは、この期間も変化しない。
【００４０】
すなわち、本実施形態のコンパレータ回路は、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズに対して、Ｈブリッジ回路１００の出力電流が設定電流に達したと誤判定することがない。
【００４１】
なお、比較制御部３の代わりに図５に示す比較制御部３Ａを用いることにより、期間ｄＴをプログラマブルに設定することもできる。
【００４２】
図５（ａ）は、比較制御部３Ａの構成の概念を示す図である。
【００４３】
比較制御部３Ａは、モード信号ＣＭが入力されて複数のタップのそれぞれから異なる遅延時間の信号を出力するタップ付き遅延回路３１Ａと、期間ｄＴをプログラマブルに設定するための時間幅設定データが格納されるレジスタ３３と、レジスタ３３に格納された時間幅設定データに応じてタップ付き遅延回路３１Ａのタップを選択するセレクタ３４と、モード信号ＣＭとセレクタ３４の出力とが入力されるＯＲゲート３２と、を有する。ＮＯＲゲート３２の出力が、比較制御信号ＣＮＴとなる。
【００４４】
図５（ｂ）に、図５（ａ）に示した回路の動作波形を示す。
【００４５】
セレクタ３４の出力信号のモード信号ＣＭに対する遅延時間は、レジスタ３４に格納された時間幅設定データに応じて、例えば、ｄＴ１、ｄＴ２、ｄＴ３と変化する。これにより、このセレクタ３４の出力信号とモード信号ＣＭが入力されるＯＲゲート３２の出力である比較制御信号ＣＮＴの‘Ｈｉｇｈ’レベルの期間も、ｄＴ１、ｄＴ２、ｄＴ３と変化する。
【００４６】
この比較制御部３Ａを用いることにより、Ｈブリッジ回路１００の出力電流に発生するノイズの発生期間に応じて、比較制御信号ＣＮＴの‘Ｈｉｇｈ’レベル期間を設定することができる。比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルである期間、基準電圧Ｖｒｅｆの値はＶｒｅｆ２へ低下する。そのため、例えばモータの特性の違い等によってノイズの発生期間が長く、検出電圧Ｖｒｓの低下期間が長くなるような場合も、比較部２は、検出電圧Ｖｒｓが基準電圧Ｖｒｅｆを超えたと判定することはない。
【００４７】
このような本実施形態によれば、モータ駆動電流の制御モードがＣｈａｒｇｅモードに変化した後の一定期間、基準電圧Ｖｒｅｆの値を、通常のＶｒｅｆ１よりも低いＶｒｅｆ２に設定することができる。これにより、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズによってＨブリッジ回路１００の出力電流が増大したときに、設定電流に達したと誤判定することを防止することができる。
【００４８】
また、比較制御部３Ａを用いることにより、基準電圧Ｖｒｅｆの値をＶｒｅｆ２とする期間をプログラマブルに設定することもできる。
【００４９】
（第２の実施形態）
図６は、本発明の第２の実施形態に係るコンパレータ回路の構成の例を示すブロック図である。
【００５０】
図６に示す回路が図１に示した回路と異なる点は、図１の比較部２を、出力制御機能付きの比較部２Ａとした点である。
【００５１】
比較部２Ａへは、出力制御信号として、比較制御部３から出力される比較制御信号ＣＮＴが入力される。比較部２Ａは、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルである期間、比較結果の出力を停止する。
【００５２】
このような本実施形態によれば、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズが想定以上に大きく、検出電圧Ｖｒｓが基準電圧値Ｖｒｅｆ２を超えることがあっても、比較部２Ａから誤った判定信号が出力されることを防止することができる。
【００５３】
なお、本実施形態においても、比較制御部３の代わりに図５に示す比較制御部３Ａを用いることができる。
【００５４】
（第３の実施形態）
図７は、本発明の第３の実施形態に係るコンパレータ回路の構成の例を示すブロック図である。
【００５５】
図７に示す回路が図１に示した回路と異なる点は、レベル設定部５を追加した点と、電圧変更制御部４を電圧変更制御部４Ａとした点である。
【００５６】
レベル設定部５は、電圧変更制御部４Ａで変更する基準電圧Ｖｒｅｆの電圧値を設定する。
【００５７】
電圧変更制御部４Ａは、レベル設定部５に応じて、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときに基準電圧生成部１から出力される基準電圧Ｖｒｅｆの電圧値を変化させる。
【００５８】
図８に、電圧変更制御部４Ａの構成の概念およびレベル設定部５との関係を示す。
【００５９】
図８（ａ）に示すように、電圧変更制御部４Ａは、例えば、ｎ対の、直列に接続された抵抗（Ｒ４１〜Ｒ４ｎ）とＮＭＯＳトランジスタ（Ｍ４１〜Ｍ４ｎ）が、基準電圧生成部１の抵抗Ｒ１２に並列に接続される構成を有し、スイッチ制御部４１が、ＮＭＯＳトランジスタＭ４１〜Ｍ４ｎのオン／オフを制御する。
【００６０】
スイッチ制御部４１は、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときに、ＮＭＯＳトランジスタＭ４１〜Ｍ４ｎのうち、レベル設定部５により指定されたＮＭＯＳトランジスタのみをオンさせる。
【００６１】
これにより、基準電圧生成部１の抵抗Ｒ１２に並列に接続される抵抗の抵抗値が変化し、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときに基準電圧生成部１から出力される基準電圧Ｖｒｅｆの電圧値Ｖｒｅｆ２が変化する。図８（ｂ）に、その変化の様子を示す。
【００６２】
このような本実施形態によれば、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズの大きさに合わせて、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときの基準電圧Ｖｒｅｆの電圧値Ｖｒｅｆ２を設定することができる。
【００６３】
なお、本実施形態においても、比較制御部３の代わりに比較制御部３Ａを用いることができる。また、比較部２の代わりに出力制御機能付きの比較部２Ａを用いることもできる。
【００６４】
以上説明した少なくとも１つの実施形態のコンパレータ回路によれば、モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することができる。
【００６５】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６６】
１ 基準電圧生成部
２、２Ａ 比較部
３、３Ａ 比較制御部
４、４Ａ 電圧変更制御部
５ レベル設定部
３１ 遅延回路
３１Ａ タップ付き遅延回路
３２ ＯＲゲート
３３ レジスタ
３４ セレクタ
Ｒ１１、Ｒ１２、Ｒ４１〜Ｒ４ｎ 抵抗
Ｍ４１〜Ｍ４ｎ ＮＭＯＳトランジスタ
【技術分野】
【０００１】
本発明の実施形態は、コンパレータ回路に関する。
【背景技術】
【０００２】
モータを駆動する回路として、Ｈブリッジ回路が用いられることが多い。Ｈブリッジ回路による駆動の場合、Ｈブリッジ回路を構成する４つのトランジスタのオン／オフの組み合わせにより、モータのコイルへ流す電流の増減が制御される。
【０００３】
コイルへ流す電流の制御には３つのモードがある。すなわち、コイルへ流す電流を増加させるＣｈａｒｇｅモード、コイルへ流す電流を緩やかに減少させるＳｌｏｗ減衰モード、コイルへ流す電流を急速に減少させるＦａｓｔ減衰モード、の３つである。
【０００４】
このモードの切り替えのために、コイルへ流れる電流が設定電流と比較される。この比較に、コンパレータ回路が用いられる。
【０００５】
コンパレータ回路は、Ｈブリッジ回路の負荷電流を検出する検出抵抗の端子電圧（検出電圧）と、設定電流に相当する基準電圧と、を比較する。コンパレータ回路は、ＣｈａｒｇｅモードによりＨブリッジ回路の負荷電流が増加し、上述の検出電圧が基準電圧に達すると、検出信号を出力する。
【０００６】
ところが、上述のモード切り替えでは、Ｆａｓｔ減衰モードからＣｈａｒｇｅモードへの切り替えの際、Ｈブリッジ回路でＧＮＤから電源ＶＭ方向へ電流を流してコイルのエネルギー（電流）を放電していた状態（Ｆａｓｔ減衰モード）から、電源ＶＭからＧＮＤ方向に電流を流してコイルへエネルギー（電流）を充電する状態（Ｃｈａｒｇｅモード）に反転するため、コイルの逆起電力によるノイズが発生する。このノイズが大きいと、コンパレータ回路は、検出電圧が基準電圧に達したと判定して、検出信号を出力する。その場合、上述のモードが、ＣｈａｒｇｅモードからＳｌｏｗ減衰モードへ切り替わり、コイルへ流す電流が設定電流に到達しない、という誤動作が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２２６９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明が解決しようとする課題は、モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することのできるコンパレータ回路を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態のコンパレータ回路は、基準電圧生成部が、基準電圧を生成し、比較部が、モータ駆動電流に応じて変化する検出電圧と基準電圧とを比較する。このコンパレータ回路は、比較制御部が、前記モータ駆動電流の制御モードの切り替え時の一定期間、比較制御信号を出力し、電圧変更制御部が、前記比較制御信号が出力されたときに、前記基準電圧の電圧値を変更する。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係るコンパレータ回路の構成の例を示すブロック図。
【図２】比較制御部の構成および動作の概念を示す図。
【図３】第１の実施形態のコンパレータ回路の基準電圧生成部および電圧変更制御部の構成および動作の概念を示す図。
【図４】第１の実施形態のコンパレータ回路の動作の例を示す波形図。
【図５】比較制御信号の出力期間をプログラマブルに設定できる比較制御部の構成の概念を示す図。
【図６】本発明の第２の実施形態に係るコンパレータ回路の構成の例を示すブロック図。
【図７】本発明の第３の実施形態に係るコンパレータ回路の構成の例を示すブロック図。
【図８】第３の実施形態のコンパレータ回路の電圧変更制御部の構成の概念およびレベル設定部との関係を示す図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るコンパレータ回路の構成の例を示すブロック図である。本実施形態のコンパレータ回路は、モータのコイルＬへ流すＨブリッジ回路１００の出力電流と設定電流との比較を行う回路である。
【００１３】
ここで、Ｈブリッジ回路１００は、直列に接続されたＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２と、直列に接続されたＰＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ４とが、並列に接続され、それぞれの直列トランジスタの接続点間にモータのコイルＬが接続されている。
【００１４】
ＭＯＳトランジスタＭ１〜Ｍ４のオン／オフは、駆動制御部２００により制御される。駆動制御部２００は、コイルＬへ流す電流を、Ｃｈａｒｇｅモード、Ｓｌｏｗ減衰モード、Ｆａｓｔ減衰モードの３つのモードで制御する。
【００１５】
Ｃｈａｒｇｅモードでは、駆動制御部２００は、例えば、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ４とをオンさせて、電源ＶＭからコイルＬへ電流を流し込む。
【００１６】
Ｓｌｏｗ減衰モードでは、駆動制御部２００は、ＮＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ４とをオンさせて、コイルＬとＨブリッジ回路１００の間で電流を回生する。
【００１７】
Ｆａｓｔ減衰モードでは、駆動制御部２００は、例えば、ＮＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３とをオンさせて、コイルＬのエネルギーを電源ＶＭへ戻す。
【００１８】
本実施形態では、電源ＶＭとＨブリッジ回路１００との間に検知抵抗Ｒｓを接続し、Ｈブリッジ回路１００の出力電流を、検知抵抗Ｒｓにおける電圧降下に変換して検出する。この検知抵抗Ｒｓの端子電圧を検出電圧Ｖｒｓとする。
【００１９】
図１に示すコンパレータ回路は、設定電流に相当する基準電圧Ｖｒｅｆを生成する基準電圧生成部１と、モータ駆動電流に応じて変化する検出電圧Ｖｒｓと基準電圧Ｖｒｅｆとを比較する比較部２と、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられたときの一定期間、比較制御信号ＣＮＴを出力する比較制御部３と、比較制御信号ＣＮＴが出力されたときに、基準電圧Ｖｒｅｆの電圧値を変更する電圧変更制御部４と、を備える。
【００２０】
ここで、モータ駆動電流の制御モードがＣｈａｒｇｅモードであるとき、駆動制御部２００から、Ｃｈａｒｇｅモードを示すモード信号ＣＭが出力されるものとする。また、Ｃｈａｒｇｅモードのとき、モード信号ＣＭのレベルが‘Ｌｏｗ’レベルになるものとする。
【００２１】
図２に、比較制御部３の構成および動作の概念を示す。
【００２２】
図２（ａ）は、比較制御部３の構成の概念を示す回路図である。
【００２３】
比較制御部３は、例えば、駆動制御部２００から入力されるモード信号ＣＭを遅延させる遅延回路３１と、モード信号ＣＭと遅延回路３１の出力とが入力されるＯＲゲート３２と、を有する。ＯＲゲート３２の出力が、比較制御信号ＣＮＴとなる。
【００２４】
図２（ｂ）に、図２（ａ）に示した回路の動作波形を示す。
【００２５】
遅延回路３１の遅延時間をｄＴとすると、遅延回路３１の出力は、モード信号ＣＭを時間ｄＴ分遅延させた信号となる。そのため、ＯＲゲート３２の出力である比較制御信号ＣＮＴは、モード信号ＣＭの立ち下がりから時間ｄＴ分遅延して立ち下がる遅延回路３１の立ち下がりから、モード信号ＣＭの立ち上がりまでの期間、‘Ｌｏｗ’レベルとなる信号となる。
【００２６】
したがって、比較制御信号ＣＮＴは、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられた後のｄＴ期間は‘Ｈｉｇｈ’レベルである信号となる。
【００２７】
図３は、基準電圧生成部１および電圧変更制御部４の構成および動作の概念を示す図である。
【００２８】
図３（ａ）は、基準電圧生成部１および電圧変更制御部４の構成の概念を示す図である。
【００２９】
基準電圧生成部１は、例えば、抵抗Ｒ１１と抵抗Ｒ１２による分圧回路として構成されうるものである。この分圧回路で電源ＶＭの電圧を分圧した電圧が基準電圧Ｖｒｅｆとして出力される。
【００３０】
電圧変更制御部４は、例えば、直列に接続された抵抗Ｒ４１とＮＭＯＳトランジスタＭ４１が、基準電圧生成部１の抵抗Ｒ１２に並列に接続される構成をとるものである。ＮＭＯＳトランジスタＭ４１のオン／オフは、比較制御部３から出力される比較制御信号ＣＮＴにより制御される。
【００３１】
図３（ｂ）に、基準電圧生成部１および電圧変更制御部４の動作の概念を示す。
【００３２】
比較制御信号ＣＮＴが‘Ｌｏｗ’レベルであるときはＮＭＯＳトランジスタＭ４１がオフしており、基準電圧生成部１から出力される基準電圧Ｖｒｅｆは、抵抗Ｒ１１と抵抗Ｒ１２による通常の分圧電圧となる。ここでは、この分圧電圧をＶｒｅｆ１と表す。
【００３３】
一方、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときは、ＮＭＯＳトランジスタＭ４１がオンし、基準電圧生成部１の抵抗Ｒ１２に抵抗Ｒ４１が並列に接続される状態となる。これにより、基準電圧生成部１の分圧比が変化し、基準電圧Ｖｒｅｆは、分圧電圧Ｖｒｅｆ１よりも低い、分圧電圧Ｖｒｅｆ２となる。
【００３４】
したがって、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるｄＴ期間は、基準電圧生成部１から出力される基準電圧ＶｒｅｆはＶｒｅｆ２である。
【００３５】
図４は、本実施形態のコンパレータ回路の動作の例を示す波形図である。
【００３６】
モータ駆動電流の制御モードが、Ｓｌｏｗ減衰モード、Ｆａｓｔ減衰モード、Ｃｈａｒｇｅモードと変化すると、Ｈブリッジ回路１００の出力電流は、Ｓｌｏｗ減衰モードでは緩やかに減少し、Ｆａｓｔ減衰モードでは急速に減少し、Ｃｈａｒｇｅモードでは増加する。このとき、Ｆａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するとき、Ｈブリッジ回路１００に接続されるコイルへのエネルギー（電流）の放電状態と充電状態が反転するため、Ｈブリッジ回路１００の出力電流（検出電圧）には、コイルＬの逆起電力によるノイズが発生する。
【００３７】
したがって、Ｈブリッジ回路１００に接続される検知抵抗Ｒｓの端子電圧である検出電圧Ｖｒｓも、このノイズの影響を受け、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化した直後に大きく低下する。
【００３８】
これに対して、本実施形態では、駆動制御部２００から出力されるモード信号ＣＭが、Ｃｈａｒｇｅモードを示す‘Ｌｏｗ’レベルに変化した後の一定期間ｄＴの間、比較制御信号ＣＮＴは‘Ｈｉｇｈ’レベルであり、基準電圧Ｖｒｅｆの値は、通常のＶｒｅｆ１よりも低いＶｒｅｆ２である。
【００３９】
これにより、Ｈブリッジ回路１００の出力電流に発生するノイズにより検出電圧ＶｒｓがＶｒｅｆ１より下がっても、このノイズの発生期間、基準電圧Ｖｒｅｆの値が通常よりも低いＶｒｅｆ２であるため、比較部２は、検出電圧Ｖｒｓが基準電圧Ｖｒｅｆを超えたと判定することがなく、比較部２の出力信号ＣＭＰは、この期間も変化しない。
【００４０】
すなわち、本実施形態のコンパレータ回路は、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズに対して、Ｈブリッジ回路１００の出力電流が設定電流に達したと誤判定することがない。
【００４１】
なお、比較制御部３の代わりに図５に示す比較制御部３Ａを用いることにより、期間ｄＴをプログラマブルに設定することもできる。
【００４２】
図５（ａ）は、比較制御部３Ａの構成の概念を示す図である。
【００４３】
比較制御部３Ａは、モード信号ＣＭが入力されて複数のタップのそれぞれから異なる遅延時間の信号を出力するタップ付き遅延回路３１Ａと、期間ｄＴをプログラマブルに設定するための時間幅設定データが格納されるレジスタ３３と、レジスタ３３に格納された時間幅設定データに応じてタップ付き遅延回路３１Ａのタップを選択するセレクタ３４と、モード信号ＣＭとセレクタ３４の出力とが入力されるＯＲゲート３２と、を有する。ＮＯＲゲート３２の出力が、比較制御信号ＣＮＴとなる。
【００４４】
図５（ｂ）に、図５（ａ）に示した回路の動作波形を示す。
【００４５】
セレクタ３４の出力信号のモード信号ＣＭに対する遅延時間は、レジスタ３４に格納された時間幅設定データに応じて、例えば、ｄＴ１、ｄＴ２、ｄＴ３と変化する。これにより、このセレクタ３４の出力信号とモード信号ＣＭが入力されるＯＲゲート３２の出力である比較制御信号ＣＮＴの‘Ｈｉｇｈ’レベルの期間も、ｄＴ１、ｄＴ２、ｄＴ３と変化する。
【００４６】
この比較制御部３Ａを用いることにより、Ｈブリッジ回路１００の出力電流に発生するノイズの発生期間に応じて、比較制御信号ＣＮＴの‘Ｈｉｇｈ’レベル期間を設定することができる。比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルである期間、基準電圧Ｖｒｅｆの値はＶｒｅｆ２へ低下する。そのため、例えばモータの特性の違い等によってノイズの発生期間が長く、検出電圧Ｖｒｓの低下期間が長くなるような場合も、比較部２は、検出電圧Ｖｒｓが基準電圧Ｖｒｅｆを超えたと判定することはない。
【００４７】
このような本実施形態によれば、モータ駆動電流の制御モードがＣｈａｒｇｅモードに変化した後の一定期間、基準電圧Ｖｒｅｆの値を、通常のＶｒｅｆ１よりも低いＶｒｅｆ２に設定することができる。これにより、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズによってＨブリッジ回路１００の出力電流が増大したときに、設定電流に達したと誤判定することを防止することができる。
【００４８】
また、比較制御部３Ａを用いることにより、基準電圧Ｖｒｅｆの値をＶｒｅｆ２とする期間をプログラマブルに設定することもできる。
【００４９】
（第２の実施形態）
図６は、本発明の第２の実施形態に係るコンパレータ回路の構成の例を示すブロック図である。
【００５０】
図６に示す回路が図１に示した回路と異なる点は、図１の比較部２を、出力制御機能付きの比較部２Ａとした点である。
【００５１】
比較部２Ａへは、出力制御信号として、比較制御部３から出力される比較制御信号ＣＮＴが入力される。比較部２Ａは、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルである期間、比較結果の出力を停止する。
【００５２】
このような本実施形態によれば、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズが想定以上に大きく、検出電圧Ｖｒｓが基準電圧値Ｖｒｅｆ２を超えることがあっても、比較部２Ａから誤った判定信号が出力されることを防止することができる。
【００５３】
なお、本実施形態においても、比較制御部３の代わりに図５に示す比較制御部３Ａを用いることができる。
【００５４】
（第３の実施形態）
図７は、本発明の第３の実施形態に係るコンパレータ回路の構成の例を示すブロック図である。
【００５５】
図７に示す回路が図１に示した回路と異なる点は、レベル設定部５を追加した点と、電圧変更制御部４を電圧変更制御部４Ａとした点である。
【００５６】
レベル設定部５は、電圧変更制御部４Ａで変更する基準電圧Ｖｒｅｆの電圧値を設定する。
【００５７】
電圧変更制御部４Ａは、レベル設定部５に応じて、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときに基準電圧生成部１から出力される基準電圧Ｖｒｅｆの電圧値を変化させる。
【００５８】
図８に、電圧変更制御部４Ａの構成の概念およびレベル設定部５との関係を示す。
【００５９】
図８（ａ）に示すように、電圧変更制御部４Ａは、例えば、ｎ対の、直列に接続された抵抗（Ｒ４１〜Ｒ４ｎ）とＮＭＯＳトランジスタ（Ｍ４１〜Ｍ４ｎ）が、基準電圧生成部１の抵抗Ｒ１２に並列に接続される構成を有し、スイッチ制御部４１が、ＮＭＯＳトランジスタＭ４１〜Ｍ４ｎのオン／オフを制御する。
【００６０】
スイッチ制御部４１は、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときに、ＮＭＯＳトランジスタＭ４１〜Ｍ４ｎのうち、レベル設定部５により指定されたＮＭＯＳトランジスタのみをオンさせる。
【００６１】
これにより、基準電圧生成部１の抵抗Ｒ１２に並列に接続される抵抗の抵抗値が変化し、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときに基準電圧生成部１から出力される基準電圧Ｖｒｅｆの電圧値Ｖｒｅｆ２が変化する。図８（ｂ）に、その変化の様子を示す。
【００６２】
このような本実施形態によれば、モータ駆動電流の制御モードがＦａｓｔ減衰モードからＣｈａｒｇｅモードへ変化するときに発生するノイズの大きさに合わせて、比較制御信号ＣＮＴが‘Ｈｉｇｈ’レベルであるときの基準電圧Ｖｒｅｆの電圧値Ｖｒｅｆ２を設定することができる。
【００６３】
なお、本実施形態においても、比較制御部３の代わりに比較制御部３Ａを用いることができる。また、比較部２の代わりに出力制御機能付きの比較部２Ａを用いることもできる。
【００６４】
以上説明した少なくとも１つの実施形態のコンパレータ回路によれば、モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することができる。
【００６５】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６６】
１ 基準電圧生成部
２、２Ａ 比較部
３、３Ａ 比較制御部
４、４Ａ 電圧変更制御部
５ レベル設定部
３１ 遅延回路
３１Ａ タップ付き遅延回路
３２ ＯＲゲート
３３ レジスタ
３４ セレクタ
Ｒ１１、Ｒ１２、Ｒ４１〜Ｒ４ｎ 抵抗
Ｍ４１〜Ｍ４ｎ ＮＭＯＳトランジスタ
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成部と、
モータ駆動電流に応じて変化する検出電圧と前記基準電圧とを比較する比較部と、
前記モータ駆動電流の制御モードの切り替え時の一定期間、比較制御信号を出力する比較制御部と、
前記比較制御信号が出力されたときに、前記基準電圧の電圧値を変更する電圧変更制御部と
を備えることを特徴とするコンパレータ回路。
【請求項２】
前記電圧変更制御部が、
前記制御モードの切り替えにより発生する前記検出電圧の変動の電圧変化方向に合わせて、前記基準電圧の電圧値を変更する
ことを特徴とする請求項１に記載のコンパレータ回路。
【請求項３】
前記比較部が、
前記一定期間、比較結果の出力を停止する
ことを特徴とする請求項２に記載のコンパレータ回路。
【請求項４】
前記比較制御部は、
前記一定期間の時間幅がプログラマブルに設定される
ことを特徴とする請求項１乃至３のいずれか１項に記載のコンパレータ回路。
【請求項５】
前記基準電圧の変更レベルを設定するレベル設定部をさらに備える
ことを特徴とする請求項１乃至４いずれか１項に記載のコンパレータ回路。
【請求項１】
基準電圧を生成する基準電圧生成部と、
モータ駆動電流に応じて変化する検出電圧と前記基準電圧とを比較する比較部と、
前記モータ駆動電流の制御モードの切り替え時の一定期間、比較制御信号を出力する比較制御部と、
前記比較制御信号が出力されたときに、前記基準電圧の電圧値を変更する電圧変更制御部と
を備えることを特徴とするコンパレータ回路。
【請求項２】
前記電圧変更制御部が、
前記制御モードの切り替えにより発生する前記検出電圧の変動の電圧変化方向に合わせて、前記基準電圧の電圧値を変更する
ことを特徴とする請求項１に記載のコンパレータ回路。
【請求項３】
前記比較部が、
前記一定期間、比較結果の出力を停止する
ことを特徴とする請求項２に記載のコンパレータ回路。
【請求項４】
前記比較制御部は、
前記一定期間の時間幅がプログラマブルに設定される
ことを特徴とする請求項１乃至３のいずれか１項に記載のコンパレータ回路。
【請求項５】
前記基準電圧の変更レベルを設定するレベル設定部をさらに備える
ことを特徴とする請求項１乃至４いずれか１項に記載のコンパレータ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−１２８７５（Ｐ２０１３−１２８７５Ａ）
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願番号】特願２０１１−１４３８２０（Ｐ２０１１−１４３８２０）
【出願日】平成２３年６月２９日（２０１１．６．２９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願日】平成２３年６月２９日（２０１１．６．２９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]