【課題】コンパレータ回路において、従来技術に比較して高速で消費電力を低下させる。
【解決手段】入力される２つの入力電圧に応じて、第１及び第２のＭＯＳトランジスタからなる入力差動対のいずれか１つのＭＯＳトランジスタにおいて、当該１つのＭＯＳトランジスタとスイッチトランジスタとを含むループにより適応バイアス電流を発生する入力差動対及び適応バイアス電流発生回路と、上記適応バイアス電流に対応する電流を検出してラッチ論理を変化させた後、上記スイッチトランジスタをオンからオフに切り換えることにより上記適応バイアス電流を遮断するラッチ回路とを備える。 （もっと読む）

【課題】ローレベル出力電圧を０Ｖ、あるいは所望の電圧に精度よく設定でき、温度変化やプルアップ抵抗の抵抗値の変化によるローレベル出力電圧の変動が小さいコンパレータ回路を提供する。
【解決手段】オープンドレイン型またはオープンコレクタ型のコンパレータ２と、一端がコンパレータ２の出力端子５に電気的に接続され、他端が正電源Ｖ₊₂に電気的に接続されるプルアップ抵抗ＲＬと、反転入力端子１１がコンパレータ２の出力端子５に電気的に接続され、出力端子１２がコンパレータ２の出力段トランジスタ８のソース端子またはエミッタ端子に電気的に接続された反転増幅器１０と、を備えたものである。 （もっと読む）

【課題】定電流型ヒステリシスコンパレータと電圧型ヒステリシスコンパレータの２つの機能を有し、回路規模を削減できるコンパレータ回路を提供する。
【解決手段】定電流の供給可能な定電流源１２と、入力端子ＩＮ１及びＩＮ２から与えられる信号を比較するコンパレータ１１と、一端が接地された抵抗Ｒ１と、一端が抵抗Ｒ１の他端、定電流源１２及び入力端子ＩＮ２に接続された抵抗Ｒ２と、抵抗Ｒ２の他端に電源電圧ＶＤＤを印加可能なスイッチＳ１と、一端が定電流源１２に接続され、他端が出力ドライバ１３に接続された抵抗Ｒ３と、コンパレータ１１の出力に基づいて抵抗Ｒ３の前記他端を接地するか否か切り替えるスイッチＳ２と、スイッチＳ１及び定電流源１２のオン・オフ制御を行い、定電流源１２をオンさせる時はスイッチＳ１をオフし、スイッチＳ１をオンする時は定電流源１２をオフする制御部１０と、を備える。 （もっと読む）

【課題】複数のしきい値電圧を簡易に調節する。
【解決手段】電圧比較回路１００は、複数の入力電圧Ｖｉｎ１〜Ｖｉｎｎを、それぞれに設定されたしきい値電圧Ｖｔｈ１〜Ｖｔｈｎと比較し、大小関係を判定する。複数の分圧抵抗対ＲＰ１〜ＲＰｎは、複数の入力電圧Ｖｉｎ１〜Ｖｉｎｎを、それぞれに設定された分圧比ｒ１〜ｒｎで分圧し、複数の分割電圧Ｖｄ１〜Ｖｄｎを生成する。基準電圧源１０は、調節可能な基準電圧Ｖｒｅｆを生成する。複数のコンパレータＣＭＰ１〜ＣＭＰｎは、基準電圧Ｖｒｅｆを、複数の分圧抵抗対ＲＰ１〜ＲＰｎにより生成された複数の分割電圧Ｖｄ１〜Ｖｄｎとそれぞれ比較する。複数のコンパレータＣＭＰ１〜ＣＭＰｎの入力段にそれぞれ設けられた複数の差動対を、半導体基板上に隣接して配置する。 （もっと読む）

【課題】０と１を含む２つの数列間のハミング重みを比較する方法及びその回路、また、２つのデジタル数間の大きさを比較する方法及びその回路が簡単に実現する。
【解決手段】第１数列に含まれる１の数を計数し、第２数列に含まれる１の数を計数して、前記第１数列に含まれる１の数と前記第２数列に含まれる１の数との比率を出力する回路と、前記比率を予め設定した閾値で前記第１数列と前期第２数列間のハミング重みの大小を判別可能とする。 （もっと読む）

【課題】入力電圧範囲を広く取ることを可能とする差動増幅回路の提供。
【解決手段】入力端子に入力対が共通に接続され、出力対が負荷素子（Ｍ２、Ｍ４）対に共通に接続された第１導電型の第１の差動対（Ｍ３、Ｍ５）と、第２導電型の第２の差動対（Ｍ７、Ｍ９）と、第１の電源（ＶＤＤ）と出力端子（Ｏ）間に接続された第１の出力トランジスタ（Ｍ１１）と、第２の電源と前記出力端子（Ｏ）間に接続された第２の出力トランジスタ（Ｍ１２）と、を備え、前記第１、第２の差動対の各第１の出力電流（Ｉ５、Ｉ１０）に、前記第1、第２の差動対の各第２の出力の電流（Ｉ７、Ｉ１０）をカレントミラー（Ｍ６、Ｍ８）、（Ｍ１，Ｍ２）で夫々折り返した電流（Ｉ６、Ｉ１）を加算した値の電流（Ｉ４、Ｉ９）を、前記第１、第２の差動対の各第１の出力に接続する負荷素子（Ｍ４、Ｍ９）に夫々流す構成としている。 （もっと読む）

【課題】簡単な回路構成でヒステリシス機能およびオフセット機能付きのコンパレータを実現でき、ＭＯＳＦＥＴのＬ(ゲート長)またはＷ(ゲート幅)、あるいはその両方を変えることができるようにする。
【解決手段】入力段に差動増幅回路Ｍ１，Ｍ２，Ｍ３，Ｍ４を備えたコンパレータにおいて、前記差動増幅回路Ｍ１〜Ｍ４の一方の入力回路に用いられているＭＯＳＦＥＴ（Ｍ３またはＭ４）のゲート長あるいはゲート幅、または該ゲート長とゲート幅の両方を前記コンパレータの出力の状態により変更することによって、入力にヒステリシス特性を持たせる。 （もっと読む）

【課題】波形整形用コンパレータのしきい値を変更する。
【解決手段】入力端１０からの入力信号は、コンデンサ１２を介し、コンパレータ１４に供給され、ここでしきい値と比較され波形整形される。このコンパレータ１４には、しきい値として、アナログスイッチ６４または６６の出力が供給され、平滑端子３２に平滑容量３４が接続されている場合には、この平滑端子３２に得られる入力信号の中点電位が供給され、平滑端子３２がグランド電位になっているときには基準電圧ＶＲＥＦが供給される。この切換は、平滑端子３２の電位に応じて切換制御回路３６が自動的に行う。 （もっと読む）

【課題】比較器を提供する。
【解決手段】本発明は、第一の入力端子と第二の入力端子、第一の出力端子と第二の出力端子、第一の入力インバータと第二の入力インバータ、第一のロードインバータと第二のロードインバータ、及び、第一のロードインバータと第二のロードインバータの入力端子にそれぞれ第一のバイアス電圧と第二のバイアス電圧を印加するバイアス制御回路を含む比較器を提供する。 （もっと読む）

【課題】少数の素子からなる基準電圧変更部を回路の内部に追加することで、入力ノイズに対して安定的な電圧比較回路を設計できるとともに、ヒステリシス電圧の大きさを正確に設定でき、抵抗値の変化を通してヒステリシス電圧の大きさを簡単に変更できるヒステリシス特性を有する電圧比較回路を提供する。
【解決手段】基準電圧Ｖｒｅｆと入力電圧Ｖｉｎとを互いに比較してハイレベルまたはローレベルの信号を出力する比較部４００と、前記比較部４００からローレベルの出力信号が発生するとき、前記基準電圧Ｖｒｅｆを変更する基準電圧変更部４１１を含んでヒステリシス特性を有する電圧比較回路を構成する。 （もっと読む）

【課題】制御電圧の電圧変化に誤動作なく速やかに応答して正帰還（ラッチ）動作を開始ができ、且つ入力電圧の差動増幅動作への復帰が速く高速動作を行なえるようにする。
【解決手段】電圧比較器は、外部から入力される差動入力電圧Ｖｉｎｐ、Ｖｉｎｎを差動電流に変換して出力する差動入力回路１０１と、出力電圧Ｖｏｕｔｎ、Ｖｏｕｔｐを正帰還増幅するラッチ回路１０３と、差動入力回路１０１とラッチ回路１０３との間に接続され、第１の制御電圧Ｖｃを各ゲートに受けるＭＯＳトランジスタ１０、１１を含む第２のスイッチ回路１０５と、該第２のスイッチ回路１０５とラッチ回路１０３との間に接続され、第１の制御電圧Ｖｃ１と逆極性の第２の制御電圧Ｖｃ２をゲートに受けるＰＭＯＳトランジスタ１２を含む第３のスイッチ回路１０６とを有している。 （もっと読む）